JPS62109137A - Data processing system - Google Patents
Data processing systemInfo
- Publication number
- JPS62109137A JPS62109137A JP60249038A JP24903885A JPS62109137A JP S62109137 A JPS62109137 A JP S62109137A JP 60249038 A JP60249038 A JP 60249038A JP 24903885 A JP24903885 A JP 24903885A JP S62109137 A JPS62109137 A JP S62109137A
- Authority
- JP
- Japan
- Prior art keywords
- debug
- circuit
- flip
- flops
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロゾログラムにょシ制御されるデータ処
理システムに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microzologram-controlled data processing system.
マイクロプログラムにより制御されるデータ処理システ
ムでは、システム評価時のオンラインデバグにおいてマ
イクロプログラム中のある箇所にデパグ用コマンドを設
けてデバグ処理を行う必要がある場合がある。In a data processing system controlled by a microprogram, in online debugging during system evaluation, it may be necessary to provide a debugging command at a certain location in the microprogram to perform debugging processing.
一般にこの様な必要性に対しては2種々のデバグ機能に
それぞれ対応するマイクロコマンドが1つづつ用意され
、目的とするデバグ機能に対するマイクロコマンドを使
用する事にょシブバグ処理を可能としていた。Generally, in response to such a need, one microcommand corresponding to each of two types of debugging functions is prepared, and it is possible to process bugs by using the microcommands corresponding to the desired debugging functions.
上述した従来のデパグ処理方式では、マイクロゾログラ
ム中の同じ箇所で複数のデパグ機能を使用する場合、目
的とするデバグ機能が変わる毎にマイクロコマンドを変
更する必要が出て来ると云う欠点があった。The conventional debug processing method described above has the disadvantage that when multiple debug functions are used at the same location in a microzologram, it is necessary to change the microcommand each time the target debug function changes. Ta.
本発明によるデータ処理システムは、マイクロプログラ
ムにより制御されるデータ処理システムにおいて、マイ
クロプログラム中のある特定のコマンドによりそのコマ
ンドで示される状態を記憶する第1の記憶手段と、シス
テム動作中に外部からハードウェアで任意に設定した状
態を記憶する第2の記憶手段と、前記第1及び第2の記
憶手段で記憶しているそれぞれの状態から機能変換し。A data processing system according to the present invention is a data processing system controlled by a microprogram, and includes a first storage means for storing a state indicated by a specific command in the microprogram; A second storage means stores a state arbitrarily set by hardware, and functions are converted from the respective states stored in the first and second storage means.
既存の種々のデパダ機能の内のいづれかの機能を選択し
作動させるための信号を生成する手段とを設け、マイク
ロプログラム中の任意の箇所で外部から任意に設定した
モードにより種々のデパグ処理ができることを特徴とす
る。Means for generating a signal for selecting and activating one of the various existing depada functions is provided, and various depag processes can be performed at any point in the microprogram according to a mode arbitrarily set from the outside. It is characterized by
以下2本発明の実施例について図面を参照して詳細に説
明する。Hereinafter, two embodiments of the present invention will be described in detail with reference to the drawings.
第1図は本発明によるデータ処理システムの一実施例の
構成を示したプロ、り図である。第1図において、1は
処理装置、2は主記憶である。主記憶2はプログラム及
びデータを格納するメモリであシ、5はマイクロプログ
ラムを示す。処理装置1において、4はマイクロプログ
ラムを格納する制御記憶、3は主記憶2に格納されたプ
ログラムを順次読み出して、該プログラムを実行する演
算回路を示す。演算回路3は制御記憶4によって制御さ
れる。FIG. 1 is a professional diagram showing the configuration of an embodiment of a data processing system according to the present invention. In FIG. 1, 1 is a processing device and 2 is a main memory. Main memory 2 is a memory for storing programs and data, and 5 indicates a microprogram. In the processing device 1, reference numeral 4 indicates a control memory that stores microprograms, and 3 indicates an arithmetic circuit that sequentially reads programs stored in the main memory 2 and executes the programs. Arithmetic circuit 3 is controlled by control memory 4 .
14はマイクロコマンドであシ、フリップ70ッデ6,
7はこのマイクロコマンド14によ)セットされる。8
,9は同じくフリップフロップであシ、外部スイッチ1
5内のSWl 1 SW2によりそれぞれセットされる
。10はフリツプフロツプ6〜9の信号を入力としてデ
パグ機能を開始させる信号を生成するデバグ機能開始信
号生成回路である。14 is a micro command, flip 70 dd 6,
7) is set by this microcommand 14. 8
, 9 are also flip-flops, and external switch 1
SWl 1 and SW2 in 5 are respectively set. Reference numeral 10 denotes a debug function start signal generating circuit which receives the signals from flip-flops 6 to 9 as input and generates a signal for starting the debug function.
11.12は既存のデバグ機能開始信号azbとデパグ
機能開始信号生成回路10から生成されたデパグ機能開
始信号c、dの論理和をとるオアゲートであシ、ここで
論理和された信号でデパグ回路13に起動がかかる。本
実施例の場合、デバグ機能は2種類あシ、それぞれオア
ダート11゜12からの信号で起動がかかる。11.12 is an OR gate that takes the logical sum of the existing debugging function start signal azb and the debugging function start signals c and d generated from the debugging function start signal generation circuit 10, and the ORed signal is used to generate the debugging circuit. It takes 13 to start. In the case of this embodiment, there are two types of debugging functions, each of which is activated by a signal from the ordarts 11 and 12.
第2図は第1図の動作を説明するための真理値表である
。第2図は、既存のデパダ機能開始信号a、bがオフの
場合の例を示している。又2図中の*は、デパダ回路1
3によりブバグ機能1とデバグ機能2のうちどちらが有
効となるかが決まることを示している。FIG. 2 is a truth table for explaining the operation of FIG. 1. FIG. 2 shows an example where the existing depada function start signals a and b are off. Also, * in Figure 2 indicates Depada circuit 1
3 indicates that which of the bug function 1 and debug function 2 is enabled is determined.
以上の説明よシ、同じマイクロコマンドを使って異なる
デパグ機能の選択を外部から簡単に行うことが可能とな
る。また、従来のデパグ処理にも何ら影響を与えること
はない。As explained above, it becomes possible to easily select different debugging functions from the outside using the same microcommand. Furthermore, there is no effect on conventional debugging processing.
尚2本実施例では繁雑さを避けるために2本発明に直接
関係のない回路については、その記述を省略した。In this embodiment, to avoid complexity, descriptions of circuits not directly related to the present invention are omitted.
以上の説明で明らかなように9本発明によれば。 As is clear from the above description, according to the present invention.
マイクロプログラム中のある特定のコマンドによりその
コマンドで示された状態を記憶する第1の記憶手段と、
システム動作中に外部からハードウェアで任意に設定し
た状態を記憶する第2の記憶手段と、これら第1及び第
2の記憶手段で記憶しているそれぞれの状態から機能変
換し、既存の種種のデパグ機能の内のいずれかの機能を
選択し作動させるための信号を生成する手段とを設ける
ことにより、マイクロプログラムの任意の箇所で外部か
らハードウェアで設定した任意のモードにより種々のデ
パグ機能が使えることを可能とし、容易で且つ効率の良
いデパグ処理ができるという効果がある。a first storage means for storing a state indicated by a specific command in the microprogram;
A second storage means stores the state arbitrarily set by hardware from the outside while the system is operating, and the function is converted from the respective states stored in the first and second storage means, and By providing a means for generating a signal for selecting and activating one of the debugging functions, various debugging functions can be activated in any mode set externally by hardware at any point in the microprogram. This has the effect of enabling easy and efficient debugging processing.
第1図は本発明によるデータ処理システムの一実施例の
構成を示したプロ、り図、第2図は第1図の動作を説明
するための真理値表である。
1・・・処理装置、2・・・主記憶、3・・・演算回路
、4・・・制御記憶、5・・・マイクロプログラム、6
〜9・・・フリップ70ッゾ、10・・・デパグ機能開
始信号生成回路、11.12・・・オアダート、13・
・・デバグ回路、14・・・マイクロコマン)’、15
・・・外部スイッチ0FIG. 1 is a diagram showing the configuration of an embodiment of a data processing system according to the present invention, and FIG. 2 is a truth table for explaining the operation of FIG. DESCRIPTION OF SYMBOLS 1... Processing device, 2... Main memory, 3... Arithmetic circuit, 4... Control memory, 5... Micro program, 6
~9...Flip 70zz, 10...Debug function start signal generation circuit, 11.12...Or dirt, 13.
...Debug circuit, 14...Microcomman)', 15
...external switch 0
Claims (1)
ステムにおいて、マイクロプログラム中のある特定のコ
マンドにより該コマンドで示された状態を記憶する第1
の記憶手段と、システム動作中に外部からハードウェア
で任意に設定した状態を記憶する第2の記憶手段と、前
記第1及び第2の記憶手段で記憶しているそれぞれの状
態から機能変換し、既存の種々のデバグ機能の内のいず
れかの機能を選択し作動させるための信号を生成する手
段とを有することを特徴とするデータ処理システム。1. In a data processing system controlled by a microprogram, a first method for storing a state indicated by a specific command in the microprogram;
a second storage means for storing a state arbitrarily set by hardware from the outside while the system is operating, and a function conversion function from each state stored in the first and second storage means. , means for generating a signal for selecting and activating any one of various existing debug functions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60249038A JPS62109137A (en) | 1985-11-08 | 1985-11-08 | Data processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60249038A JPS62109137A (en) | 1985-11-08 | 1985-11-08 | Data processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62109137A true JPS62109137A (en) | 1987-05-20 |
Family
ID=17187074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60249038A Pending JPS62109137A (en) | 1985-11-08 | 1985-11-08 | Data processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62109137A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011073456A (en) * | 2010-12-20 | 2011-04-14 | Canon Inc | Printing apparatus and management method of the same |
-
1985
- 1985-11-08 JP JP60249038A patent/JPS62109137A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011073456A (en) * | 2010-12-20 | 2011-04-14 | Canon Inc | Printing apparatus and management method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2655615B2 (en) | Information processing device | |
JPS62109137A (en) | Data processing system | |
JPH0556347A (en) | Picture processor | |
JP2919841B2 (en) | Testing method for data processing equipment | |
JPS6167148A (en) | Microcomputer | |
JP2979653B2 (en) | Information processing device | |
JPS61282946A (en) | Programmable controller | |
JPS60124746A (en) | Data processing unit | |
JPS5850046A (en) | Information processing device | |
JPH01136251A (en) | Self-diagnosing system | |
JPS58129561A (en) | State log storing system | |
SU638962A1 (en) | Microprogramme-control device | |
JPH04152432A (en) | Pipeline | |
JPS63116244A (en) | Self-diagnosing system | |
JPS61241843A (en) | Information processor | |
JPS5971556A (en) | Data collection system | |
JPS6045827B2 (en) | test pattern generator | |
JPH01300321A (en) | Information processor | |
JPH0212436A (en) | Semiconductor device | |
JPS61201346A (en) | Control method for microprogram | |
JPH02224123A (en) | Information processor | |
JPH0527661A (en) | Simulator capable of optical reproduction | |
JPS63226778A (en) | Memory device | |
JPS63129426A (en) | Timer module for data flow type computer | |
JPH04340628A (en) | Fuzzy inference process compile system |