JPS62100664A - Waveform display unit - Google Patents
Waveform display unitInfo
- Publication number
- JPS62100664A JPS62100664A JP24006785A JP24006785A JPS62100664A JP S62100664 A JPS62100664 A JP S62100664A JP 24006785 A JP24006785 A JP 24006785A JP 24006785 A JP24006785 A JP 24006785A JP S62100664 A JPS62100664 A JP S62100664A
- Authority
- JP
- Japan
- Prior art keywords
- output
- main scanning
- counter
- display
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Digital Computer Display Output (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は例えばスペクトルアナライザの表示器に用い
られる波形表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a waveform display device used, for example, in a display of a spectrum analyzer.
従来のこの種の波形表示装置においては表示器の主走査
(水平走査)上の各点において、表示すべき波形の各点
が何番目の主走査線、つま#)副走査(垂直走査)の何
れの位置しこあるかを示すデータとして波形メモリに記
憶しておき、各主走査ごとにその波形メモリの全アドレ
スをドツトクロックごとに順次読出し、その読出したデ
ータとその時の主走査線の番号(副走査上の位置)と比
較し7ながら波形表示信号を得ていた。In a conventional waveform display device of this kind, at each point on the main scanning (horizontal scanning) of the display, each point of the waveform to be displayed is assigned the number of the main scanning line, number, or number of the sub-scanning (vertical scanning). It is stored in the waveform memory as data indicating which position is present, and for each main scan, all addresses of the waveform memory are sequentially read out every dot clock, and the read data and the number of the main scanning line at that time are stored. (position on the sub-scan), a waveform display signal was obtained at 7.
この従来の波形表示装置においては主走査上の各点が波
形メモリの各アドレスと対応しているため、主走査ごと
に波形メモリの全アドレスを読出す必、要が゛あり、表
示分解能を上げるには、1主走査線のドツト数を増加し
、1主走査期1間しに〔続、4出すべき波形メモリのア
ドレスの数を多くする必要があり、従って波形メモリの
アドレスを得るためのアドレスカウンタとして高速カウ
ンタを必要とし、波形メモリも高速動作のものを必要と
し、またその各ドツトごとに副走査上の位置と読出した
データとを比較する比較器も高速動作可能なものが必要
となシ、全体として高価なものになる。In this conventional waveform display device, each point on the main scan corresponds to each address in the waveform memory, so it is necessary to read all addresses in the waveform memory for each main scan, which increases the display resolution. In order to obtain the waveform memory address, it is necessary to increase the number of dots in one main scanning line and increase the number of waveform memory addresses to be output during one main scanning period. A high-speed counter is required as the address counter, a high-speed waveform memory is required, and a comparator that compares the position on the sub-scan with the read data for each dot must also be capable of high-speed operation. However, the whole thing is expensive.
表示器として標準の陰極線管表示器を用いると、その主
走査周波数は16 kHz 、副走査周波数は60Hz
であり、主走査方向における分解能を1000点(画素
)とすると、1画素当り16 MHz−(ドツトクロッ
ク周波数)で表示することになる。この時副走査方向の
分解能、つまり主走査線の数は500以下である。副走
査方向における分解能を2倍にするだめ主走査周波数を
2倍にし、主走査方向の分解能は1000点のままにす
ると、ドツトクロックは32 MHzになる。更に主走
査方向の分解能も2倍の2000点にするとドツトクロ
ックの周波数は64 MHzになる。When a standard cathode ray tube display is used as a display, its main scanning frequency is 16 kHz and sub-scanning frequency is 60 Hz.
If the resolution in the main scanning direction is 1000 points (pixels), each pixel is displayed at 16 MHz (dot clock frequency). At this time, the resolution in the sub-scanning direction, that is, the number of main scanning lines, is 500 or less. To double the resolution in the sub-scanning direction, if the main scanning frequency is doubled and the resolution in the main scanning direction remains at 1000 points, the dot clock will be 32 MHz. Furthermore, if the resolution in the main scanning direction is doubled to 2000 points, the frequency of the dot clock becomes 64 MHz.
ドツトクロックの周波数を32 MHzとしても1皮形
メモリのアクセスタイムは25ナノ秒という高速となり
、エミッタ結合口ノック(ECL)メモリが必要となり
、高価なものになり、しかも消費電力も大きくなる。比
較器の性能も10ビツトのデータを30ナノ秒以下で比
較するものが必要となる。Even if the frequency of the dot clock is 32 MHz, the access time of the single-skin type memory is as fast as 25 nanoseconds, and an emitter-coupled-knock (ECL) memory is required, making it expensive and consuming more power. The performance of the comparator is also required to be able to compare 10 bit data in 30 nanoseconds or less.
これらの点から従来の波形表示装置では主走査上のドツ
ト数を増大して波形品質を向上させるには限度があった
。From these points of view, there is a limit to the ability of conventional waveform display devices to improve waveform quality by increasing the number of dots in the main scan.
この発明によれば従来において表示器の主走査方向を横
方向としていた場合は、これを縦方向とし、主走査同期
パルスがアドレスカウンタで計数され、そのアドレスカ
ウンタで波形メモリが読出される。主走査同期・ンルス
ごとにドツトクロックを計数し、上記波形メモリから読
出されたデータと対応する数だけ計数すると第1検出出
力が出力される。また主走査同期・マルスごとにドツト
クロックを計数し、一つの前のアドレスで波形メモリか
ら読出されたデータと対応した数だけ計数すると第2検
出出力が出力される。第1検出出力と第2検出出力の一
方から他方の間を表示信号として表示器へ供給するが、
波形メモリの読出しデータと、その一つ前のアドレスに
よる読出しデータとが比較器で比較され、その比較結果
に応じて上記第1検出出力と萬2検出出力の何れを表示
信号の前縁にするかの制御がなされる。According to the present invention, when the main scanning direction of the display device was conventionally horizontal, it is now the vertical direction, main scanning synchronizing pulses are counted by an address counter, and the waveform memory is read by the address counter. The dot clocks are counted for each main scanning synchronization pulse, and when a number corresponding to the data read from the waveform memory is counted, a first detection output is output. Further, dot clocks are counted for each main scanning synchronization/malus, and when the number of dot clocks corresponding to the data read from the waveform memory at the previous address is counted, a second detection output is output. The signal between one of the first detection output and the second detection output is supplied to the display device as a display signal,
The data read from the waveform memory and the data read from the previous address are compared by a comparator, and depending on the comparison result, either the first detection output or the second detection output is set as the leading edge of the display signal. This control is carried out.
このように構成されているため波形メモリはドツトクロ
ックではなく主走査凹版くルスの速度で読出せばよく、
波形メモリとして従来よりも動作が遅いものを用いるこ
とができる。Because of this structure, the waveform memory only needs to be read out at the speed of the main scanning intaglio clock, rather than the dot clock.
As the waveform memory, one that operates slower than the conventional one can be used.
第1図はこの発明装置に用いられる表示器の表示面にお
けるラスク走互の状態を示す。従来の表示器においては
主走査方向は一般に横方向(水平方向とされたが、従来
と同一波形を同一姿勢で表示する場合、この発明では主
走査線工1の方向は縦方向(垂直方向)とされる。FIG. 1 shows the state of rask scanning on the display surface of the display device used in the device of this invention. In conventional displays, the main scanning direction is generally the horizontal direction, but when displaying the same waveform in the same orientation as in the past, in this invention the direction of the main scanning lineman 1 is the vertical direction. It is said that
第2図はこの発明による波形表示装置の実施例を示す。FIG. 2 shows an embodiment of a waveform display device according to the present invention.
ラスク走査形表示器21は制御部22により第1図に示
すよって表示面がラスク走査される。The display surface of the rask scanning type display 21 is raster scanned by the control section 22 as shown in FIG.
制御部22にはドツトクロック発生′器23からト◆ッ
トクロツクが入力され、これを基準として主走査同期パ
ルス、副走査同期・!ルスが作られ、更にこれら同期パ
ルスと同期して表示器21の表示面がラスク走査される
。The control section 22 receives the dot clock from the dot clock generator 23, and uses this as a reference to generate the main scanning synchronization pulse, sub-scanning synchronization, and so on. The display surface of the display 21 is scanned in synchronization with these synchronization pulses.
制御部22の端子24から主走査同期パルスがアドレス
カウンタ25に入力されて計数される。A main scanning synchronizing pulse is input from the terminal 24 of the control section 22 to the address counter 25 and counted.
アドレスカウンタ25は制御部22の端子26からの副
走査同期・やルスによりリセットされる。アドレスカウ
ンタ25の計数値をアドレスとして波形メモリ27が読
出される。波形メモリ27には表示波形の各主走査線上
の位置を示すデータが記憶されている。その波形メモリ
27から読出されたデータは主走査同期パルスによりラ
ッチ回路28にラッチされ、そのラッチ回路28の出力
はラッチ回路29に移される。、
ラッチ回路28.29の各出力データDn、Dmはそれ
ぞれカウンタ31.32に、主走査同期パルスによりプ
リセットされ、カウンタ31,32はそれぞれドツトク
ロック発生器23のドツトクロックをダウンカウントす
る。従ってデータDnだけ)パットクロックを計数する
とカウンタ31より桁下げ出力が発生し、またデータD
mだけドツトクロックを計数するとカウンタ32より桁
下げ出力が発生する。The address counter 25 is reset by the sub-scanning synchronization pulse from the terminal 26 of the control section 22. The waveform memory 27 is read using the count value of the address counter 25 as an address. The waveform memory 27 stores data indicating the position of the display waveform on each main scanning line. The data read from the waveform memory 27 is latched by the latch circuit 28 by the main scanning synchronizing pulse, and the output of the latch circuit 28 is transferred to the latch circuit 29. The output data Dn and Dm of the latch circuits 28 and 29 are respectively preset in counters 31 and 32 by main scanning synchronizing pulses, and the counters 31 and 32 count down the dot clock of the dot clock generator 23, respectively. Therefore, when the pad clock (only data Dn) is counted, a down-digit output is generated from the counter 31, and data Dn is also counted.
When m dot clocks are counted, the counter 32 generates a carry down output.
カウンタ31の出力は表示信号としてオア回路33を通
じて表示器21の表示信号入力端子34へ供給される。The output of the counter 31 is supplied as a display signal to a display signal input terminal 34 of the display 21 through an OR circuit 33.
またカウンタ31,32の各出力はそれぞれセレクタ3
5全通じてフリップフロンf36へ入力される。一方、
ラッチ回路28.29の各出力データDn、Dmは比較
器37で比較され、その比較出力によりセレクタ35が
制御される。In addition, each output of the counters 31 and 32 is connected to the selector 3.
5 are all input to flip-flop f36. on the other hand,
The respective output data Dn and Dm of the latch circuits 28 and 29 are compared by a comparator 37, and the selector 35 is controlled by the comparison output.
このように構成されているため、各主走査の始めに波形
メモリ27が読出され、その読出されたデータだけドツ
トクロックが計数されると、その時その主走査線上のそ
の走査位置に輝点が生じる。With this configuration, when the waveform memory 27 is read out at the beginning of each main scan and the dot clocks are counted for the read data, a bright spot is generated at that scanning position on the main scanning line. .
つまりカウンタ31の出力により例えば第3図に8印で
示すように各主走査線上において波形メモリの読出しデ
ータに応じて1点ずつ輝点が生じる。That is, by the output of the counter 31, one bright spot is generated on each main scanning line, for example, as shown by mark 8 in FIG. 3, in accordance with the data read from the waveform memory.
また比較器37において比較結果がDn>Dmであれば
、表示波形の傾きは正であって第3図の例では第5番目
の主走査線では、データDm=2、D =9であり、D
m>Dnであって、セレクタ35は実線で示す状態とさ
れ、カウンタ32の出力によりフリップフロツノ36が
セットされ、カウンタ31によりリセットされる。つま
り、第5番目の主走査線が始まりドツトクロックが2つ
計数されるとカウンタ32の出力によりフリップフロッ
プ36がセットされ、その出力が高レベルになり、第3
図に示すように目印で示すように輝点が生じ、ドツトク
ロックが9つ計数されると、カウンタ31の出力により
、フリップフロップ36がリセットされて輝度は凶で終
る。第6番目の主走査線ではDn=3、Dm=9であり
、Dn<Dmでセレクタ35は点線の状態となる。従っ
てドツトクロックを3つ計数するとカウンタ31の出力
により輝点口が生じ、かつフリップフロップ36がセッ
トされ、ドツトクロックを9つ計数するとカウンタ32
の出力によりフリップフロップ36がリセットされて輝
点口は消える。Further, if the comparison result in the comparator 37 is Dn>Dm, the slope of the displayed waveform is positive, and in the example of FIG. D
m>Dn, the selector 35 is in the state shown by the solid line, the flip-flop 36 is set by the output of the counter 32, and is reset by the counter 31. That is, when the fifth main scanning line starts and two dot clocks are counted, the flip-flop 36 is set by the output of the counter 32, its output becomes high level, and the third
As shown in the figure, a bright spot appears as a mark, and when nine dot clocks are counted, the flip-flop 36 is reset by the output of the counter 31 and the brightness ends at a low level. In the sixth main scanning line, Dn=3 and Dm=9, and when Dn<Dm, the selector 35 becomes a dotted line state. Therefore, when three dot clocks are counted, a bright spot is generated by the output of the counter 31, and the flip-flop 36 is set, and when nine dot clocks are counted, the counter 32
The flip-flop 36 is reset by the output of , and the bright spot aperture disappears.
「発明の効果」
以上述べたようにこの発明によれば波形メモリ27は主
走査同期パルスごとに読出せばよく、従来にふ・いてド
ツトクロックごとに読出す場合と比較してアクセスタイ
ムが著く遅くなり、従って分解能を上げるため主走査線
の数を容易に増加することができる。また比較器37の
比較動作も主走査周期で行えばよく低速動作のものでよ
い。従ってこの発明によれば高分解能としてもECL回
路を用いる必要がなく、波形メモリ27、比較器37と
して安イ曲なものを用いることができ、消費電力も少な
い。なおりウンタ31,32iアソグカウンタとし、波
形メモリ37に記憶するデータ全1主走査線のドツト数
に対する補数としてもよい。"Effects of the Invention" As described above, according to the present invention, the waveform memory 27 only needs to be read out every main scanning synchronization pulse, and the access time is significantly reduced compared to the conventional case where it is read out every dot clock. Therefore, the number of main scanning lines can be easily increased to increase resolution. Further, the comparison operation of the comparator 37 may be performed at a low speed as long as it is performed in the main scanning period. Therefore, according to the present invention, there is no need to use an ECL circuit even when the resolution is high, and it is possible to use inexpensive devices as the waveform memory 27 and the comparator 37, and the power consumption is low. The counters 31 and 32i may be used as associative counters, and may be used as complements to the number of dots of one main scanning line of data stored in the waveform memory 37.
セレクタ35を省略して、フリップフロン7’ 36の
Q出力と互出力とを比較器37の出力に応じて選択して
オア回路33へ供給してもよい。The selector 35 may be omitted and the Q output and the mutual output of the flip-flop 7' 36 may be selected in accordance with the output of the comparator 37 and supplied to the OR circuit 33.
第1図はこの発明に用いる表示器の表示面のラスク走査
を示す図、第2図はこの発明による波形表示装置の一例
を示すブロック図、第3図はその動作の説明に供する表
示状態を示す図である。
21:表示器、22:制御部、2・1:主走査同期ノに
ルス出力端子、25ニアドレスカウンタ、26:副走査
同期ノ?ルス出力瑞子、27:波形メモリ、28 、2
9 :ランチ回路、31,32:カウンタ、35:セレ
クタ、36:フリップフロップ。FIG. 1 is a diagram showing a rask scan of the display surface of a display device used in the present invention, FIG. 2 is a block diagram showing an example of a waveform display device according to the present invention, and FIG. 3 is a diagram showing a display state for explaining its operation. FIG. 21: Display, 22: Control unit, 2.1: Main scanning synchronization terminal, 25 Near address counter, 26: Sub-scanning synchronization terminal? Lux output Mizuko, 27: Waveform memory, 28, 2
9: launch circuit, 31, 32: counter, 35: selector, 36: flip-flop.
Claims (1)
期パルスを計数するアドレスカウンタと、そのアドレス
カウンタの内容によりアドレス指定されて読出される波
形メモリと、 その波形メモリから読出されたデータと1つ前のアドレ
スで読出されたデータとを比較する比較器と、 上記各主走査同期パルスごとにドットクロックを計数し
、上記読出されたデータと対応する数だけ計数したこと
を検出する第1検出手段と、 上記主走査同期パルスごとにドットクロックを計数し、
上記読出されたデータの1つ前のアドレスの読出しデー
タと対応した数だけ計数したことを検出する第2検出手
段と、 上記第1検出手段、第2検出手段の一方の検出出力によ
りセットされ、他方の検出出力によりリセットされるフ
リップフロップと、 上記比較器の出力に応じて上記フリップフロップの出力
極性を反転する手段と、 上記フリップフロップの出力が表示信号として供給され
、上記主走査同期パルス及び副走査同期パルスと同期し
て表示面が主走査及び副走査される走査形表示器とを具
備する波形表示装置。(1) An address counter that is reset by a sub-scanning synchronization pulse and counts main-scanning synchronization pulses, a waveform memory that is addressed and read out according to the contents of the address counter, and data read out from the waveform memory. a comparator that compares the data read at the previous address; and a first detection means that counts dot clocks for each of the main scanning synchronization pulses and detects that the number of dot clocks corresponding to the read data has been counted. Then, count the dot clocks for each main scanning synchronization pulse mentioned above,
a second detection means for detecting that a number corresponding to the read data at an address immediately before the read data has been counted; set by the detection output of one of the first detection means and the second detection means; a flip-flop reset by the other detection output; means for inverting the output polarity of the flip-flop in accordance with the output of the comparator; the output of the flip-flop being supplied as a display signal; A waveform display device comprising a scanning display whose display surface is main-scanned and sub-scanned in synchronization with a sub-scan synchronizing pulse.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24006785A JPS62100664A (en) | 1985-10-28 | 1985-10-28 | Waveform display unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24006785A JPS62100664A (en) | 1985-10-28 | 1985-10-28 | Waveform display unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62100664A true JPS62100664A (en) | 1987-05-11 |
Family
ID=17053993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24006785A Pending JPS62100664A (en) | 1985-10-28 | 1985-10-28 | Waveform display unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62100664A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02133669U (en) * | 1989-04-12 | 1990-11-06 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS534435A (en) * | 1976-06-11 | 1978-01-17 | Midwest Analog & Digital Inc | Indicator |
JPS5888668A (en) * | 1981-11-24 | 1983-05-26 | Seikosha Co Ltd | Waveform display device |
-
1985
- 1985-10-28 JP JP24006785A patent/JPS62100664A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS534435A (en) * | 1976-06-11 | 1978-01-17 | Midwest Analog & Digital Inc | Indicator |
JPS5888668A (en) * | 1981-11-24 | 1983-05-26 | Seikosha Co Ltd | Waveform display device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02133669U (en) * | 1989-04-12 | 1990-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0131586B1 (en) | On screen display of a television receiver | |
JPS634186B2 (en) | ||
US3845243A (en) | System for producing a gray scale with a gaseous display and storage panel using multiple discharge elements | |
KR100209540B1 (en) | Digital oscilloscope with flat panel colour display | |
KR101452972B1 (en) | Timing controller, display appartus having the same and signal processing method of the same | |
JPH04106593A (en) | Still image display device | |
KR20010062081A (en) | Driving circuit of liquid crystal display device | |
US5124804A (en) | Programmable resolution video controller | |
US4338597A (en) | Remote monitor interface | |
US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
US7221348B2 (en) | Liquid crystal display device and method for driving the same | |
US4560981A (en) | Logic waveform display apparatus | |
JPH09178779A (en) | Oscilloscope having video signal input | |
JPS62100664A (en) | Waveform display unit | |
KR920010747B1 (en) | Liquid crystal dipslay device | |
US3984664A (en) | Digital system for generating a circle on a raster type television display | |
US5805151A (en) | Raster contoller | |
JP3461034B2 (en) | How to display waveform data | |
EP0159589A2 (en) | Display system for a measuring instrument | |
EP0163177B1 (en) | Window borderline generating circuit for crt display | |
KR100261189B1 (en) | Control circuit for crt | |
JPH03175493A (en) | Television screen display device | |
KR920003179B1 (en) | Plasma display control system | |
KR100203057B1 (en) | Vertical synchronous signal generation circuit | |
SU1038965A1 (en) | Data display device |