JPS6196781A - 超電導集積回路用配線構造 - Google Patents

超電導集積回路用配線構造

Info

Publication number
JPS6196781A
JPS6196781A JP59216438A JP21643884A JPS6196781A JP S6196781 A JPS6196781 A JP S6196781A JP 59216438 A JP59216438 A JP 59216438A JP 21643884 A JP21643884 A JP 21643884A JP S6196781 A JPS6196781 A JP S6196781A
Authority
JP
Japan
Prior art keywords
film
sio
signal line
insulating
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59216438A
Other languages
English (en)
Inventor
Mikio Hirano
幹夫 平野
Hideaki Nakane
中根　英章
Ushio Kawabe
川辺　潮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59216438A priority Critical patent/JPS6196781A/ja
Publication of JPS6196781A publication Critical patent/JPS6196781A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Magnetic Variables (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、超電導集積回路に用いる磁気遮蔽効果を有す
る信号伝送線路に関するものである。
〔発明の背景〕
ジョセフソン接合素子は２つの超電導薄膜の１７ＪＩに
厚さ数ｎｍの極めて薄い絶縁膜を挟んだサンドイッチ構
造あるいは超電導薄膜の一部を微小面積にせばめたブリ
ッジ構造からなり、極低温（約４Ｋ）における量子干渉
効果を利用したスイッチング素子である。それらの素子
は、従来の半導体素子に比べ、スイッチング速度は約１
桁早く、消費電力は約３桁小さいという特長があり、将
来の超高速計算機用の論理演算素子、記憶素子として期
待されている。それにはＬＳＩレベルに集積化しまた高
密度配線により信号線から発生する磁場が近接する配線
に迄及び、いわゆるクロストークが大きくなり、高速信
号の伝送が極めて困難になる２このため、外部雑音及び
高密度信号線路からのクロストークの低減化は超電導集
積回路を開発する上で特に重要な課題になっている。こ
のような低雑音化、低クロストーク化に関しては５９年
度信学会全国大会、講演番号３６１号「超伝導集積回路
用入出カケ−プルの検討」と題する研究発表で論じられ
ており、信号線の上下に接地導体を設けた構造の線路が
示されている。このような構造にすることにより、信号
線は外部の雑音から遮断されるが、隣接する配線からの
クロストークは十分に防止できない。
〔発明の目的〕
本発明は、外部雑音の低減化及び低クロストーク化を達
成するための高速信号伝搬用の配線を提供することにあ
る。
〔発明の概要〕
本発明は高速信号伝搬用の配線の肩囲に絶縁膜すること
で、前記の目的を達成させるものである。
〔発明の実施例〕
以下１本発明の一実施例を第１図に従って説明する。絶
縁性基板ｌ上に厚さ２０００人のＮｂ膜からなるグラン
ドプレーン２を形成する。つぎに前記Ｎｂ膜の表面を陽
極酸化してグランドプレーン絶縁膜を形成したのち厚さ
３０００人のＳｉＯ膜からなる第１層間絶縁膜３を形成
したのち、厚さ１０００人のＮｂ［からなる遮蔽膜４を
形成する。ついで遮蔽膜の絶縁層５のため厚さ２５００
人のＳｉＯ膜を形成し、さらに信号線路用として厚さ２
０００人のＮｂ膜を形成する。ついで前記号線路真下の
Ｓｉ０層のみ残す。つぎに信号線路６の絶縁膜７として
厚さ６０００人のＳｉＯ［ｌｉを形成する。つぎに厚さ
１０００人のＮｂ膜からなる遮蔽膜８を形成する。なお
、遮蔽膜８の成膜にあたっては段差部の側壁にＮｂが十
分に被着するようにする必要があり、それにはまわり込
みの良いマグネトロン型のスパッタ成膜法を使用すると
良い結果が得られその際基板を回転する方式を取入れる
と膜の被着性は一層改善できる。つぎに厚さ１２０００
人のＳｉＯ膜からなる眉間絶縁膜９を形成する。
以上の方法により作製した磁気遮蔽膜で囲まれた線幅２
．０μｍ、線間隔２．０μｍ、長さ１５０ｍ　ｍ　、特
性インピーダンス１０Ω有する超電導伝送線路に、立上
り５０ｐｓの急峻な波形を伝播させだ結果、２ｎｓ遅延
させた後でも波形の歪はまったく見られなかった。また
クロストークの影響を調べた結果、１ＧＨｚの高周波信
号に対しても波形の歪はまったく観測されなかった。さ
らに、誘導雑音を低減するため、信号線路の入力端ある
いは出力端の一方において遮蔽膜８をゲランドブ。
磁束の洩れは皆無であり、これにより従来問題になって
いた高速信号線路のクロストークも１／１００以下に低
減でき、スイッチングの誤動作がまったくなくなった。
また高速信号線路の特性インピーダンスも安定しており
、高速の入出力信号の波形を歪ませることなく安定に伝
播することが可能になった６
【図面の簡単な説明】
第１図は、本発明の一実施例における、遮蔽層を有する
高速信号線路の縦断面図である。 １・・・基板、２・・・グランドプレーン、３・・・第
１層間絶縁膜、４・・・遮蔽膜、５・・・絶縁膜、６・
・・高速信号線路、７・・・絶縁膜、８・・・遮蔽膜、
９・・・絶縁膜。

Claims (1)

    【特許請求の範囲】
  1. 　２つの超電導薄膜の間に極薄のトンネル障壁層を挟ん
    だサンドイッチ構造もしくは弱接合構造からなる主要素
    子とそれらを相互に接続する薄膜信号線で構成された超
    電導集積回路において、前記信号線の周囲に絶縁層を介
    して磁気遮蔽膜を形成したことを特徴とする超電導集積
    回路用配線構造。
JP59216438A 1984-10-17 1984-10-17 超電導集積回路用配線構造 Pending JPS6196781A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59216438A JPS6196781A (ja) 1984-10-17 1984-10-17 超電導集積回路用配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59216438A JPS6196781A (ja) 1984-10-17 1984-10-17 超電導集積回路用配線構造

Publications (1)

Publication Number Publication Date
JPS6196781A true JPS6196781A (ja) 1986-05-15

Family

ID=16688542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59216438A Pending JPS6196781A (ja) 1984-10-17 1984-10-17 超電導集積回路用配線構造

Country Status (1)

Country Link
JP (1) JPS6196781A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04136776A (ja) * 1990-09-28 1992-05-11 Agency Of Ind Science & Technol 超伝導磁束伝達回路及びその製造方法
WO2001031706A1 (en) * 1999-10-28 2001-05-03 Koninklijke Philips Electronics N.V. Methods for forming co-axial interconnect lines in a cmos process
US6569757B1 (en) 1999-10-28 2003-05-27 Philips Electronics North America Corporation Methods for forming co-axial interconnect lines in a CMOS process for high speed applications
JP2008227147A (ja) * 2007-03-13 2008-09-25 National Institute Of Advanced Industrial & Technology 導電線路構造、その作製方法、及び配線基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5831428U (ja) * 1981-08-26 1983-03-01 日本精工株式会社 軌道案内軸受
JPS58148436A (ja) * 1982-02-26 1983-09-03 Mitsubishi Electric Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5831428U (ja) * 1981-08-26 1983-03-01 日本精工株式会社 軌道案内軸受
JPS58148436A (ja) * 1982-02-26 1983-09-03 Mitsubishi Electric Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04136776A (ja) * 1990-09-28 1992-05-11 Agency Of Ind Science & Technol 超伝導磁束伝達回路及びその製造方法
WO2001031706A1 (en) * 1999-10-28 2001-05-03 Koninklijke Philips Electronics N.V. Methods for forming co-axial interconnect lines in a cmos process
US6545338B1 (en) 1999-10-28 2003-04-08 Koninklijke Philips Electronics N.V. Methods for implementing co-axial interconnect lines in a CMOS process for high speed RF and microwave applications
US6569757B1 (en) 1999-10-28 2003-05-27 Philips Electronics North America Corporation Methods for forming co-axial interconnect lines in a CMOS process for high speed applications
KR100742023B1 (ko) * 1999-10-28 2007-07-23 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 소자 및 그 제조 방법
JP2008227147A (ja) * 2007-03-13 2008-09-25 National Institute Of Advanced Industrial & Technology 導電線路構造、その作製方法、及び配線基板

Similar Documents

Publication Publication Date Title
Hosoya et al. Quantum flux parametron: A single quantum flux device for Josephson supercomputer
US7154354B2 (en) High permeability layered magnetic films to reduce noise in high speed interconnection
Patel Calculation of capacitance coefficients for a system of irregular finite conductors on a dielectric sheet
JPH07191224A (ja) 高集積光導波路
US6914278B2 (en) High permeability thin films and patterned thin films to reduce noise in high speed interconnections
JP3219067B2 (ja) 集積回路
JPS6196781A (ja) 超電導集積回路用配線構造
JPS6196782A (ja) 超電導集積回路用配線
US5045819A (en) Multilayer-multiconductor microstrips for digital integrated circuits
Mcginnis et al. A broad-band microwave superconducting thin-film transformer
Jones et al. The characteristics of chip-to-chip signal propagation in a package suitable for superconducting circuits
JP3048205B2 (ja) マルチチップモジュール
JPH04230104A (ja) 集積電子組立体
Magerlein et al. Direct-coupled Josephson full adder
JP2786189B2 (ja) 静磁波非線形デバイス
Temmyo et al. Characteristic Impedance Design Considerations for a High-Speed Superconducting Packaging System (Short Papers)
Lewis High-density high-impedance hybrid circuit technology for gigahertz logic
Hayakawa Recent Advances in Josephson Material and Device
Sone et al. A 280-ps Josephson 4-bitx4-bit parallel multiplier
JP3511212B2 (ja) 電子波干渉素子
JPH09326587A (ja) 半導体集積回路の配線構造および形成方法
JPH0430452A (ja) 半導体集積回路装置
JPH022122A (ja) 半導体集積回路装置
JPH05121910A (ja) ジヨセフソン効果を利用した回路配線装置
JPS60198753A (ja) 超ｌｓｉ集積回路における信号伝播損失を減少させる方法及び装置