JPS6196548U - - Google Patents
Info
- Publication number
- JPS6196548U JPS6196548U JP18175284U JP18175284U JPS6196548U JP S6196548 U JPS6196548 U JP S6196548U JP 18175284 U JP18175284 U JP 18175284U JP 18175284 U JP18175284 U JP 18175284U JP S6196548 U JPS6196548 U JP S6196548U
- Authority
- JP
- Japan
- Prior art keywords
- hole
- green sheets
- conductive filler
- laminating
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000011231 conductive filler Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 238000005245 sintering Methods 0.000 claims 1
Landscapes
- Compositions Of Oxide Ceramics (AREA)
Description
第1図aは本考案にかかるグリーンシートの断
面図、同図bはそのaに示すグリーンシートを積
層した構造を示す断面図、同図cはそのaのグリ
ーンシートを用いて作つた半導体パツケージの一
部の断面図、第2図aは従来例グリーンシートの
スルーホールを示す断面図、同図bはそのaのス
ルーホールにビア座を加えた構造を示す断面図、
同図aはそのbに示すグリーンシートが積層され
た構造を示す断面図である。 図中、1はグリーンシート、2はビアホール、
3は導電性充填材、4は半導体チツプ、5はメタ
ライズ層、6はワイヤ、7はピン、をそれぞれ示
す。
面図、同図bはそのaに示すグリーンシートを積
層した構造を示す断面図、同図cはそのaのグリ
ーンシートを用いて作つた半導体パツケージの一
部の断面図、第2図aは従来例グリーンシートの
スルーホールを示す断面図、同図bはそのaのス
ルーホールにビア座を加えた構造を示す断面図、
同図aはそのbに示すグリーンシートが積層され
た構造を示す断面図である。 図中、1はグリーンシート、2はビアホール、
3は導電性充填材、4は半導体チツプ、5はメタ
ライズ層、6はワイヤ、7はピン、をそれぞれ示
す。
Claims (1)
- グリーンシートの複数層を積層し焼結して作る
半導体パツケージにおいて、各層に電気的導通の
ため設けるスルーホールを、一方端の径は他方端
の径よりも大に形成することによりテーパ状にし
、かかるスルーホールに導電性充填材を充填して
なることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18175284U JPS6196548U (ja) | 1984-11-30 | 1984-11-30 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18175284U JPS6196548U (ja) | 1984-11-30 | 1984-11-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6196548U true JPS6196548U (ja) | 1986-06-21 |
Family
ID=30739293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18175284U Pending JPS6196548U (ja) | 1984-11-30 | 1984-11-30 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6196548U (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005024863A1 (ja) * | 2003-09-01 | 2005-03-17 | Murata Manufacturing Co., Ltd. | 積層コイル部品及びその製造方法 |
JP2008034884A (ja) * | 2007-10-18 | 2008-02-14 | Hitachi Metals Ltd | セラミック積層基板およびこれを用いた積層電子部品 |
JPWO2021095401A1 (ja) * | 2019-11-14 | 2021-05-20 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5998596A (ja) * | 1982-11-27 | 1984-06-06 | 株式会社日立製作所 | 多層セラミツク基板 |
JPS59193094A (ja) * | 1983-04-15 | 1984-11-01 | 株式会社日立製作所 | 多層セラミツク基板 |
-
1984
- 1984-11-30 JP JP18175284U patent/JPS6196548U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5998596A (ja) * | 1982-11-27 | 1984-06-06 | 株式会社日立製作所 | 多層セラミツク基板 |
JPS59193094A (ja) * | 1983-04-15 | 1984-11-01 | 株式会社日立製作所 | 多層セラミツク基板 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005024863A1 (ja) * | 2003-09-01 | 2005-03-17 | Murata Manufacturing Co., Ltd. | 積層コイル部品及びその製造方法 |
CN100382207C (zh) * | 2003-09-01 | 2008-04-16 | 株式会社村田制作所 | 层叠线圈及其生产方法 |
JP2008034884A (ja) * | 2007-10-18 | 2008-02-14 | Hitachi Metals Ltd | セラミック積層基板およびこれを用いた積層電子部品 |
JP4573185B2 (ja) * | 2007-10-18 | 2010-11-04 | 日立金属株式会社 | セラミック積層基板ならびにセラミック積層電子部品の製造方法 |
JPWO2021095401A1 (ja) * | 2019-11-14 | 2021-05-20 | ||
WO2021095401A1 (ja) * | 2019-11-14 | 2021-05-20 | 株式会社村田製作所 | 回路基板及び回路基板の製造方法 |
CN114747301A (zh) * | 2019-11-14 | 2022-07-12 | 株式会社村田制作所 | 电路基板以及电路基板的制造方法 |
CN114747301B (zh) * | 2019-11-14 | 2024-06-04 | 株式会社村田制作所 | 电路基板以及电路基板的制造方法 |