JPS6194027A - Smectic liquid crystal display device - Google Patents
Smectic liquid crystal display deviceInfo
- Publication number
- JPS6194027A JPS6194027A JP21536484A JP21536484A JPS6194027A JP S6194027 A JPS6194027 A JP S6194027A JP 21536484 A JP21536484 A JP 21536484A JP 21536484 A JP21536484 A JP 21536484A JP S6194027 A JPS6194027 A JP S6194027A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- vap
- signal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【発明の詳細な説明】
（技術分野）
本発明は、カイラルスメクティックＣ液晶を用いた液晶
表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a liquid crystal display device using chiral smectic C liquid crystal.
（従来技術）
近年、高速応答性と記憶保持性を持つディスプレイ装置
としてカイラルスメクティックＣ相（以下ＳｍＣ＋と呼
ぶ）を使用した液晶表示パネルが注目されている。(Prior Art) In recent years, liquid crystal display panels using chiral smectic C phase (hereinafter referred to as SmC+) have attracted attention as display devices with high-speed response and memory retention.
このカイラルスメクティックＣ相を持つ液晶として、例
えば、
２−メチルブチルＰ−［（Ｐ−ｎ−デシロキシベンジリ
デン）アミノ］
が広く知られている。この液晶は、第８図に示したよう
に一定の方位角を持って層Ｌ１．Ｌ２、Ｌ３・・・・毎
に捩れた螺旋構造を取って配列している。As a liquid crystal having this chiral smectic C phase, for example, 2-methylbutyl P-[(P-n-decyloxybenzylidene)amino] is widely known. As shown in FIG. 8, this liquid crystal is arranged in the layer L1. L2, L3... are arranged in a twisted spiral structure.
ところで、このＳｍＣ＋は、その螺旋ピッチ（通常数＃
Ｌｍ）程度の間隙を持った２枚の基板Ｂ、Ｈの間に注入
されると（第９図）、液晶分子は、螺旋構造を消失して
分子軸を基板に平行にして層の法線方向から±θだけ傾
むいた状態で配列する。By the way, this SmC+ has a spiral pitch (normal number #
When the liquid crystal molecules are injected between two substrates B and H with a gap of about Arrange them so that they are tilted by ±θ from the direction.
すなわち、セルに注入された液晶は、第１０図に示した
ように層の法線から時計回りに角度θ傾むいたドメイン
と、反時計回りにθつまり−Ｏ傾むいたドメインを混存
した状態を持つ。In other words, as shown in Figure 10, the liquid crystal injected into the cell contains a mixture of domains tilted at an angle θ clockwise from the layer normal and domains tilted counterclockwise by θ, or -O. Has a state.
ところで、Ｓ ｍ Ｃ十液晶分子は、一般に分子軸と垂
直な方向に電気双極子を持っていて、一方のドメインが
セル基板に対して上向きに電気双極子を持つと、他方の
ドメインは下向きの電気双極子を持つことになる。した
がって、基板Ｂ、Ｂ間に電界を印加すると、基板内の液
晶分子は、層の法線方向から十〇もしくは一〇傾いた位
置に一斉に揃い、また逆方向の電界を印加すると、反転
して一〇もしくは十〇傾むいた位置に一斉に揃った状態
で配列する。By the way, SmC liquid crystal molecules generally have an electric dipole in a direction perpendicular to the molecular axis, and if one domain has an electric dipole pointing upwards with respect to the cell substrate, the other domain has an electric dipole pointing downwards. It will have an electric dipole. Therefore, when an electric field is applied between substrates B and B, the liquid crystal molecules in the substrates are aligned at a position tilted by 10 or 10 degrees from the normal direction of the layers, and when an electric field is applied in the opposite direction, they are reversed. Arrange them all together at an angle of 10 or 10 degrees.
言うまでもなく、液晶分子は、偏向特性を持つため、基
板を透明材料により構成して両面に偏向板を配設すると
、液晶分子の配列方向により光学的な明状態と暗状態が
生じ、いわゆる液晶表示パネルの機能を持たせることが
できる。Needless to say, liquid crystal molecules have polarization properties, so if the substrate is made of a transparent material and polarization plates are provided on both sides, an optical bright state and a dark state will occur depending on the alignment direction of the liquid crystal molecules, resulting in a so-called liquid crystal display. It can have the function of a panel.
このようにＳｍＣ＋液晶を使用した液晶パネルは、マイ
クロ秒台という非常に速い応答速度と、パターン表示に
電界を取去っても表示状態を長い期間に亘って保持でき
るという大きな長所が存在する。As described above, a liquid crystal panel using SmC+ liquid crystal has the great advantages of an extremely fast response speed of microseconds and the ability to maintain a display state for a long period of time even when the electric field is removed for pattern display.
しかしながら非選択電界の上限値、いわゆる液晶のスレ
シュホールド電圧ｖｔｈが０．５Ｖと非常に低くて（第
１１図）、非選択状態のマージンが小さいためｌ／Ｎバ
イアス法を適用してダイナミック駆動を行なうが実用上
不可能であるという問題があった。However, the upper limit of the non-selective electric field, the so-called liquid crystal threshold voltage vth, is very low at 0.5V (Fig. 11), and the margin for the non-selected state is small, so dynamic driving is performed by applying the l/N bias method. However, there was a problem in that it was practically impossible.
（目的）
本発明はこのような問題に鑑み、１／Ｎバイアス法を実
用的に適用することができるＳｍＣ＋液晶表示装置を提
供することを目的とする。(Objective) In view of such problems, an object of the present invention is to provide an SmC+ liquid crystal display device to which the 1/N bias method can be practically applied.
すなわち、本発明の特徴とするところは、フレーム走査
に先立って全ての電極に書込み信号と逆方向の液晶駆動
電圧を印加して表示面を一括消去し、選釈時に液晶作動
電圧を印加して書込みを行なう一方、非電極選択時に液
晶作動電圧以下の交番電圧を液晶パネルに作用させるよ
うにした点にある。That is, the feature of the present invention is that, prior to frame scanning, a liquid crystal drive voltage in the opposite direction to the write signal is applied to all electrodes to erase the display surface all at once, and a liquid crystal operating voltage is applied at the time of selection. While writing is performed, an alternating voltage lower than the liquid crystal operating voltage is applied to the liquid crystal panel when no electrode is selected.
（構成）
そこで、以下に本発明の詳細を図示した実施例に基づい
て説明する。(Structure) Therefore, details of the present invention will be described below based on illustrated embodiments.
第１図は、ＳｍＣ＋を使用した本発明に係る液晶表示パ
ネルで、図中符号ｌは、液晶表示パネルのセルを構成す
る一方の基板で、ガラス等の電気絶縁性透明板の表面に
コモン電極１ａ、ｌａ・・・・を設けて表面に印刷やデ
ィッピングによってポリイミド薄膜を形成し、一方向に
ラビング処理をしてなる一軸配向膜１ｂが設けられてい
る。FIG. 1 shows a liquid crystal display panel according to the present invention using SmC+. In the figure, reference numeral l indicates one substrate constituting a cell of the liquid crystal display panel, and a common electrode is formed on the surface of an electrically insulating transparent plate made of glass or the like. 1a, la, . . . are provided, a polyimide thin film is formed on the surface by printing or dipping, and a uniaxial alignment film 1b is provided by rubbing in one direction.
２は、セルを構成する他方の基板で、電気絶縁性透明板
の表面にセグメント電極２ａ、２ａ・・・・を設けて表
面に上述したのと同様の一軸配向膜２ｂを形成して構成
されている。Reference numeral 2 denotes the other substrate constituting the cell, which is constructed by providing segment electrodes 2a, 2a, . ing.
このようにして配向処理を行なった２枚の基板ｌ及び２
は、その配向面同士を対向させ、ＳｍＣ＋液晶の螺旋ピ
ッチより小さい間隔ｄをもって平行に配設され、２枚の
基板により形成された間隙にＳ ｍ Ｃ液晶が注入され
ている。このようにして形成した上下の基板には偏光板
３及び４をそれぞれ偏光軸を直交させて配設して、液晶
分子の回動を明暗状態として表示するようにして表示パ
ネルが構成されている。The two substrates l and 2 subjected to the alignment treatment in this way
are arranged in parallel with their orientation planes facing each other with an interval d smaller than the helical pitch of the SmC+liquid crystal, and the SmC liquid crystal is injected into the gap formed by the two substrates. Polarizing plates 3 and 4 are disposed on the upper and lower substrates formed in this way, respectively, with their polarization axes perpendicular to each other, and a display panel is constructed so that the rotation of liquid crystal molecules is displayed as a bright and dark state. .
第２図は、」二連した液晶パネルを使用したスメクティ
ック液晶表示装置の一実施例を示すものであって、図中
符号６は、前述した液晶表示パネルで、コモン電極とセ
グメント電極にそれぞれコモン電極駆動回路７とセグメ
ント電極駆動回路８を接続して構成されている液晶分子
の過渡応答特性（第９図）を利用して階調表示を行なう
ことができる。FIG. 2 shows an embodiment of a smectic liquid crystal display device using two consecutive liquid crystal panels. In the figure, reference numeral 6 indicates the aforementioned liquid crystal display panel, and common electrodes and segment electrodes each have a common electrode. Gradation display can be performed by utilizing the transient response characteristics (FIG. 9) of liquid crystal molecules configured by connecting the electrode drive circuit 7 and the segment electrode drive circuit 8.
第３図は、コモン電極駆動回路の実施例を示すものであ
って、図中符号９は、シフトレジスタで、フレーム走査
切換信号をコモン電極走査速度に同期したクロック信号
によりを順次シフトさせるものである。ｌＯは、ラッチ
回路で、シフトレジスタ９からの信号をクロック信号に
同期してラッチし、後述する作動電圧発生回路１２から
の駆動電圧を出力ゲート回路１３を介してコモン電極Ｃ
ＭＩ 、 ＣＨ２・・・・ＣＭｎに供給するものである
。FIG. 3 shows an embodiment of the common electrode drive circuit, and the reference numeral 9 in the figure is a shift register that sequentially shifts the frame scan switching signal using a clock signal synchronized with the common electrode scan speed. be. lO is a latch circuit that latches the signal from the shift register 9 in synchronization with the clock signal, and outputs the drive voltage from the operating voltage generation circuit 12 (described later) to the common electrode C via the gate circuit 13.
MI, CH2... are supplied to CMn.
１１．１１・・・・は、オアゲートで、ラッチ回路ｌＯ
からの信号と消去信号が入力し、消去信号入力時に出力
ゲート１３を介して全てのコモン電極ＣＭＩ ０Ｍ２・
・・・ＣＭｎに液晶作動電圧Ｖａｐを印加するものであ
る。１２は、前述の駆動電圧発生回路で、図示しない電
源から４＃、給される液晶駆動電圧Ｖ ａｐ、％ｖ ａ
ｐ、 ｈ ｖ ａｐ及び零電圧をそれぞれトランスミッ
ションゲート等のアナログスイッチ１２ａ、１２ｂ、１
２ｃ、１２ｄを介して供給され、液晶駆動電圧Ｖａｐ及
び零電圧の供給を受けるアナログスイッチ１２ａと１２
ｂをまた％Ｖａｐ、３４Ｖａｐの供給を受けるアナログ
スイッチ１２ｃと１２ｄの出力を対として後述する出力
ゲート１３に出力している。この駆動電圧発生回路１２
には、駆動信号が直接、及びインバータ１４を介してア
ナログスイッチ１２ａ、１２ｂ及び１２ｃ、１２ｄの制
御端子に入力して出力ゲー）１３に零電圧と％Ｖａρも
しくはＶａＰｌ！−５ＡＶａｐを出力させるように構成
されている。１３は、２つのアナログスイッチ１３ａ、
１３ｂをそれぞれ対にしてなる出力ゲートで、それぞれ
駆動電圧発生回路１２から電圧の供給を受け、一方のア
ナログスイッチ１３ａはオアゲート１１．１１・・・・
の出力信号が直接に、他方のアナログスイッチ１３ｂに
はインバータ１５．１５・・・・により反転されて入力
している。11.11... is an OR gate, latch circuit lO
The signal from CMI 0M2 and the erase signal are input, and when the erase signal is input, all the common electrodes CMI 0M2
...A liquid crystal operating voltage Vap is applied to CMn. Reference numeral 12 designates the aforementioned drive voltage generation circuit, which receives the liquid crystal drive voltage V ap,%va 4# from a power supply (not shown).
p, h v ap and zero voltage respectively through analog switches 12a, 12b, 1 such as transmission gates.
Analog switches 12a and 12 are supplied with the liquid crystal drive voltage Vap and zero voltage through the analog switches 2c and 12d.
The outputs of analog switches 12c and 12d, which are supplied with %Vap and 34Vap, are output as a pair to an output gate 13, which will be described later. This drive voltage generation circuit 12
In this case, the drive signal is input directly and via the inverter 14 to the control terminals of the analog switches 12a, 12b and 12c, 12d, and the output voltage is zero voltage and %Vaρ or VaPl! -5AVap is configured to output. 13, two analog switches 13a,
13b are output gates in pairs, each receiving voltage from the drive voltage generation circuit 12, and one analog switch 13a has OR gates 11, 11, . . .
The output signal is directly input to the other analog switch 13b after being inverted by inverters 15, 15, . . . .
第４図は前述したセグメント電極駆動回路の実施例を示
すものであって、図中符号１６は、シフトレジスタで、
データ信号とセグメント電極走査タイミング、つまり副
走査クロックＣＫ２が入力し、データ信号をクロ・ンク
ＣＫ２によりシフトするように構成されている。１７は
、ラッチ回路で、シフトレジスタ１６からの信号をクロ
ック信号ＣＫ、に同期してラッチし、後述する駆動電圧
発生回路１９からの駆動電圧を出力ゲート回路２０を介
してセグメント電極ＳＧ、 、 ＳＧ２・・・・ＳＧｍ
に供給するものである。１８．１８・・・・は、オアゲ
ートで、ラッチ回路１７からの信号と消去信号が入力し
、消去信号入力時に出力ゲート２０を介して全てのセグ
メント電極ＳＧ１． ＳＧ２・・・・５ＧＩｌに液晶作
動電圧Ｖａｐを印加するものである。１９は、前述の駆
動電圧発生回路で１図示しない電源から供給される液晶
駆動電圧Ｖａｐ、’％Ｖａｐ、ＨＶａｐ及び零電圧をそ
れぞれトランスミッションゲート等のアナログスイッチ
１９ａ、１９ｂ、１９ｃ、１９ｄを介して供給され、液
晶駆動電圧Ｖａｐ及び零電圧の供給を受けるアナログス
イッチ１９ａと１９ｂを、また％Ｖａｐ、 ％Ｖａｐノ
供給を受けるアナログスイッチ１９ｃと１９ｄの出力を
対として後述する出力ゲート２０に出力している。この
駆動電圧発生回路１９には、駆動信号が直接、及びイン
バータ２１を介してアナログスイッチ１９ａ、１９ｂ及
び１９ｃ、１９ｄの制御端子に入力して出力ゲート２０
に零電圧と％ＶａｐもしくはＶａｐと％Ｖａｐを出力さ
せるように構成されている。２０は、２つのアナログス
イッチ２０ａ、２０ｂを対にしてなる出力ゲートで、そ
れぞれ駆動電圧発生回路１９から電圧の供給を受け、一
方のアナログスイッチ２０ａはラッチ回路１９からの出
力信号が直接に、他方のアナログスイッチ２０ｂにはイ
ンバータ２５．２５・壷・・により反転されて入力して
いる。FIG. 4 shows an embodiment of the segment electrode drive circuit described above, in which reference numeral 16 is a shift register;
The data signal and the segment electrode scan timing, that is, the sub-scanning clock CK2 are input, and the data signal is shifted by the clock CK2. A latch circuit 17 latches the signal from the shift register 16 in synchronization with the clock signal CK, and outputs a drive voltage from a drive voltage generation circuit 19 (described later) to the segment electrodes SG, SG2 via a gate circuit 20. ...SGm
It is intended to supply 18.18... are OR gates into which the signal from the latch circuit 17 and the erase signal are input, and when the erase signal is input, all the segment electrodes SG1 . The liquid crystal operating voltage Vap is applied to SG2...5GIl. Reference numeral 19 denotes the aforementioned drive voltage generation circuit 1, which supplies liquid crystal drive voltages Vap, '%Vap, HVap, and zero voltage supplied from a power supply (not shown) through analog switches 19a, 19b, 19c, and 19d such as transmission gates, respectively. The outputs of analog switches 19a and 19b, which are supplied with the liquid crystal drive voltage Vap and zero voltage, and analog switches 19c and 19d, which are supplied with %Vap and %Vap, are output as a pair to an output gate 20, which will be described later. . A drive signal is input to the drive voltage generation circuit 19 directly and via an inverter 21 to the control terminals of the analog switches 19a, 19b, 19c, and 19d.
It is configured to output zero voltage and %Vap or Vap and %Vap. Reference numeral 20 denotes an output gate consisting of a pair of two analog switches 20a and 20b, each of which receives a voltage supply from the drive voltage generation circuit 19.One analog switch 20a receives the output signal from the latch circuit 19 directly, while the other The signal is inverted by an inverter 25, 25, etc. and input to the analog switch 20b.
次に、このように構成した装置の動作を第５゜６図に示
した波形図に基づいて説明する。Next, the operation of the apparatus constructed as described above will be explained based on the waveform diagram shown in FIG. 5-6.
表示パネルの表示内容を変更するべく、消去信号を出力
すると、この消去信号は、コモン電極駆動回路及びセグ
メント電極駆動回路の論理和ダート１１．１１・・・・
、゛及び１８．１８・・・・を通り、コモン電極駆動回
路及びセグメント電極駆動回路の１１１カゲート１３及
び２ｏに入力する。全てのコモン電極及びセグメント電
極は、電極駆動回路１２．１９からの液晶駆動電圧−Ｖ
ａｐ の印加を受ける。これにより全ての画素は、同
時に位置方向の電界を受け、−斉に明状態もしくは暗状
態となり、パネル面に表示されている上方が一瞬にして
消失する。When an erase signal is output in order to change the display contents of the display panel, this erase signal is the logical sum of the common electrode drive circuit and the segment electrode drive circuit 11.11...
, ``, and 18, 18, and so on, and input to the 111 gates 13 and 2o of the common electrode drive circuit and the segment electrode drive circuit. All common electrodes and segment electrodes are connected to the liquid crystal drive voltage -V from the electrode drive circuit 12.19.
ap is applied. As a result, all the pixels simultaneously receive an electric field in the positional direction, and simultaneously enter a bright state or a dark state, and the upper part displayed on the panel surface disappears in an instant.
このようにして表示面がクリアされた状態において、
フレーム切換信号が出力すると、シフトレジスタ９を
介してラッチ回路１０によりラッチされ第１番目のコモ
ン電極ＣＭ、が選釈状態となり、また他のコモン電極Ｃ
Ｍ２・・・・ＣＭｎは非選択状態となる。With the display surface cleared in this way,
When the frame switching signal is output, it is latched by the latch circuit 10 via the shift register 9, and the first common electrode CM becomes the selection state, and the other common electrodes CM
M2...CMn is in a non-selected state.
コモン電極ＣＭ、には、線順次走査信号の前半において
書込み濃度とは反対の液晶作動電圧−Ｖａｐが液晶に印
加され、線順次走査信号の後半において所望とする書込
み濃度である順方向の液晶作動電圧Ｖａｐが画素に作用
するようにＶ４ｐ、０電位が印加される（なお、説明の
便宜上画素にかかる電位はコモン電極を基準とした）。A liquid crystal operating voltage -Vap opposite to the writing density is applied to the liquid crystal in the first half of the line sequential scanning signal, and the liquid crystal operating voltage in the forward direction with the desired writing density is applied to the common electrode CM in the second half of the line sequential scanning signal. V4p, 0 potential is applied so that the voltage Vap acts on the pixel (for convenience of explanation, the potential applied to the pixel is based on the common electrode).
この書込み終了以後のフレーム走査の間、駆動信号に同
期し、振幅が液晶駆動電圧Ｖａｐの１−７３程度の交番
電圧が印加される。During frame scanning after the end of this writing, an alternating voltage having an amplitude of about 1-73 of the liquid crystal drive voltage Vap is applied in synchronization with the drive signal.
他方、セグメント電極駆動回路（第４図）においては、
セグメント電極は、データ信号に対応して線順次走査信
号の前半において反対方向の液晶作動電圧−Ｖａｐが、
線順次走査信号の後半において順方向の液晶作動電圧Ｖ
ａｐが画素に作用するように０電位、Ｖａｐが印加ξれ
、以後、このフレーム走査の間、フレーム内交番クロッ
クに同期し、振幅が液晶駆動電圧Ｖａｐのｌ／３程度の
交番電圧が画素に印加される。On the other hand, in the segment electrode drive circuit (Fig. 4),
In the first half of the line sequential scanning signal, the liquid crystal operating voltage -Vap in the opposite direction corresponds to the data signal.
In the latter half of the line sequential scanning signal, the forward direction liquid crystal operating voltage V
0 potential and Vap are applied ξ so that ap acts on the pixel, and thereafter, during this frame scanning, an alternating voltage with an amplitude of about 1/3 of the liquid crystal drive voltage Vap is applied to the pixel in synchronization with the intra-frame alternating clock. applied.
すなわち、第１コモン電極上の書込むべき画素は、線順
次走査信号の前半において、必要とする電界と逆方向の
電界、この例では負電界が印加され、線順次走査信号の
後半において目的方向の電界、この例では正電界が印加
されて明状態、または暗状態が書き込まれる。この過程
により液晶作動電圧Ｖａｐの正方向と負方向の両方向の
電界が画素に印加されるため、画素を形成している液晶
が電荷を蓄積することがない。また、このようにして書
き込みを終了した後には、１ ／ ｎバイアス法の宿命
として必然的に液晶駆動電圧のｌ ／ ｎ、この実施例
では１／３Ｖａｐというスメクティ・ンク液晶のスレシ
ュホールド電圧ｖｔｈを大きく超える電圧が画素に印加
することになるが、この電界は、第７図に示したように
、一旦、選択された液晶のドメインａから若干変位した
ｂの位置を中心として液晶分子を動的に保持するように
作用する。このようにして全てのコモン電極の走査が終
了すると、第２のフレーム目の走査に移って暗状態の書
込みを開始する。That is, in the first half of the line sequential scanning signal, an electric field in the opposite direction to the required electric field, in this example a negative electric field, is applied to the pixels to be written on the first common electrode, and in the second half of the line sequential scanning signal, an electric field is applied in the target direction. An electric field, in this example a positive electric field, is applied to write a bright or dark state. Through this process, electric fields in both the positive and negative directions of the liquid crystal operating voltage Vap are applied to the pixel, so that the liquid crystal forming the pixel does not accumulate charges. Furthermore, after writing has been completed in this way, as a fate of the 1/n bias method, the threshold voltage vth of the smect liquid crystal must be set to l/n of the liquid crystal drive voltage, which is 1/3 Vap in this embodiment. A much higher voltage will be applied to the pixel, but as shown in Figure 7, this electric field will cause the liquid crystal molecules to move dynamically around position b, which is slightly displaced from the selected liquid crystal domain a. It acts to keep it in place. When the scanning of all the common electrodes is completed in this way, the scanning moves to the second frame and writing in the dark state is started.
このようにして、明状態または暗状態の書込みが終了し
た段階で、再び消去信号を出力してバネル面を前面消去
した後、上述の過程を繰返しながら表示パターンを更新
していく。In this manner, when writing in the bright state or the dark state is completed, the erase signal is output again to erase the front surface of the panel, and then the display pattern is updated while repeating the above process.
なお、上述した実施例において、スメクティック液晶パ
ネルを１．／３平均化法により駆動したが、これに限ら
れないことは云うまでもない。線順次走査信号の後半に
おいて所望とする書込み濃度である順方向の液晶作動電
圧Ｖａｐが印加される。この書込み、終了以後のフレー
ム走査の間、駆動信号に同期し、振幅が液晶駆動電圧Ｙ
ａｐのｌ／３程度の交番電圧が印加される。In addition, in the above-mentioned embodiment, the smectic liquid crystal panel is 1. Although the driving is performed using the /3 averaging method, it goes without saying that the driving is not limited to this. In the latter half of the line sequential scanning signal, a forward liquid crystal operating voltage Vap having a desired writing density is applied. During frame scanning after this write is completed, the amplitude is synchronized with the drive signal and the liquid crystal drive voltage Y
An alternating voltage of about 1/3 of ap is applied.
なお、上述した実施例において、スメクティック液晶パ
ネルをｌ／３平均化法により駆動したが、これに限られ
ないことは云うまでもない。In the above embodiment, the smectic liquid crystal panel was driven by the 1/3 averaging method, but it goes without saying that the invention is not limited to this.
（効果）
以上、説明したように本発明によれば、表面に走査電極
と配向膜を設けた２枚の基板を配向膜側を相対向させて
スメクティック液晶化合物を注入し、基板間隔をスメク
ティック液晶分子の螺旋ピッチ以下に制限してスメクテ
ィック液晶パネルを構成するとともに、フレーム走査に
先立って全ての電極に書込み信号と逆方向の液晶駆動電
圧を印加して表示面を一括消去するようにしたので、パ
ネルを構成している全ての画素の履歴を除去して常にフ
レッシュな状態で情報の書込みを行なうことができて、
表示ミスの発生を防１Ｆできるばかりでなく、表示濃度
を均一に保つことができる。(Effects) As described above, according to the present invention, two substrates each having a scanning electrode and an alignment film on their surfaces are placed with the alignment film sides facing each other, and a smectic liquid crystal compound is injected, and the spacing between the substrates is adjusted so that the smectic liquid crystal compound We constructed a smectic liquid crystal panel by limiting the molecular helical pitch to below, and applied a liquid crystal drive voltage in the opposite direction to the write signal to all electrodes prior to frame scanning to erase the display surface all at once. It is possible to remove the history of all pixels that make up the panel and always write information in a fresh state.
Not only can display errors be prevented from occurring, but also the display density can be kept uniform.
また書込み終了後に液晶作動電圧以下の交番電圧を印加
することにより書込み状態を動的保持するようにしたの
で、１７Ｎ平均化バイアス法を適用することができ、多
分割ダイナミック表示を行なうことができる。Further, since the written state is dynamically maintained by applying an alternating voltage lower than the liquid crystal operating voltage after writing is completed, the 17N averaging bias method can be applied, and multi-division dynamic display can be performed.
第１図は１本発明に使用するスメクティック液晶パネル
の一実施例を示す装置の斜視断面図、第２図は、本発明
の液晶表示装置の構成を示す概要図、第３．４図は、そ
れぞれ同上装置におけるコモン電極駆動回路、及びセグ
メント電極駆動回路の一実施例を示すブロック図、第５
．６図は、同一に装置の動作を示す波形図、第７図は、
同上装置における液晶分子の運動形態を示す模式図、第
８図は、カイラルスメクティック液晶の分子配列を示す
模式図、第９図（イ）（ロ）は、それぞれセル間隙を液
晶分子の螺旋ピッチ以下にしたときの分子の配列を示す
模式図、第１０図は、スメクティック液晶のドメインと
偏光の関係を示す説明図、第１１図は、スメクティック
液晶に作用する電界と光学的濃度の関係を示す特性図で
ある。
１ａ・・・・コモン電極 １ｂ・・・・−軸配向膜２ａ
・・・・セグメント電極
２ｂ・・・・ランダム水平配向膜
６・・・・液晶パネル ７・・・・コモン電極駆動回路
８・・・・セグメント電極駆動回路
第１図
第２図
ＩＱ’）−一
称ヤトム−く 工
Ｖｆｈ Ｖｓａｆ Ｖ
涜晶印加電圧FIG. 1 is a perspective sectional view of a device showing one embodiment of a smectic liquid crystal panel used in the present invention, FIG. 2 is a schematic diagram showing the configuration of a liquid crystal display device of the present invention, and FIGS. 3.4 are Block diagram 5 showing an example of a common electrode drive circuit and a segment electrode drive circuit in the same device as above, respectively.
．． Figure 6 is a waveform diagram showing the operation of the same device, and Figure 7 is a waveform diagram showing the operation of the device.
FIG. 8 is a schematic diagram showing the motion form of liquid crystal molecules in the same device as above, FIG. Figure 10 is an explanatory diagram showing the relationship between domains of smectic liquid crystal and polarization, and Figure 11 is a characteristic diagram showing the relationship between electric field acting on smectic liquid crystal and optical density. It is a diagram. 1a...Common electrode 1b...-axis alignment film 2a
... Segment electrode 2b ... Random horizontal alignment film 6 ... Liquid crystal panel 7 ... Common electrode drive circuit 8 ... Segment electrode drive circuit Fig. 1 Fig. 2 IQ') - Vfh Vsaf V Sacrificial applied voltage
Claims (1)
を相対向させ、基板間にスメクティック液晶化合物を封
入するとともに前記基板間の間隙を前記液晶化合物の螺
旋ピッチ以下に制限してなる液晶パネル、電極選択時に
液晶作動電圧を、非電極選択時に液晶作動電圧以下の交
番電圧を発生する手段、及びフレーム走査に先立って全
ての電極に書込み信号と逆方向の液晶駆動電圧を出力す
る手段からなるスメクティック液晶表示装置。Two substrates each having a scanning electrode and an alignment film on their surfaces are placed with the alignment film sides facing each other, a smectic liquid crystal compound is sealed between the substrates, and the gap between the substrates is limited to a value equal to or less than the helical pitch of the liquid crystal compound. a liquid crystal panel, means for generating a liquid crystal operating voltage when an electrode is selected and an alternating voltage less than the liquid crystal operating voltage when no electrode is selected, and outputting a liquid crystal driving voltage in the opposite direction to the write signal to all electrodes prior to frame scanning. A smectic liquid crystal display device consisting of means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21536484A JPS6194027A (en) | 1984-10-15 | 1984-10-15 | Smectic liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21536484A JPS6194027A (en) | 1984-10-15 | 1984-10-15 | Smectic liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6194027A true JPS6194027A (en) | 1986-05-12 |
| JPH0466328B2 JPH0466328B2 (en) | 1992-10-22 |
Family
ID=16671065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21536484A Granted JPS6194027A (en) | 1984-10-15 | 1984-10-15 | Smectic liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6194027A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6388526A (en) * | 1986-10-01 | 1988-04-19 | Canon Inc | Driving method for optical modulating element |
| JPS63116128A (en) * | 1986-11-04 | 1988-05-20 | Canon Inc | Driving method for optical modulating element |
| JPS63137214A (en) * | 1986-11-29 | 1988-06-09 | Toppan Printing Co Ltd | Matrix driving method for liquid crystal display device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107216A (en) * | 1980-01-08 | 1981-08-26 | Clark Noel A | Liquid crystal electrooptical device and production thereof |
| JPS58179890A (en) * | 1982-04-16 | 1983-10-21 | 株式会社日立製作所 | Driving of liquid crystal element |
| JPS59129837A (en) * | 1983-01-14 | 1984-07-26 | Canon Inc | Applying method of time division voltage |
| JPS60173591A (en) * | 1983-09-10 | 1985-09-06 | エステイーシー・ピーエルシー | Addressing for liquid crystal display unit |
| JPS60235121A (en) * | 1984-05-09 | 1985-11-21 | Seiko Epson Corp | Driving method of liquid crystal element |
| JPS60250332A (en) * | 1984-05-28 | 1985-12-11 | Seiko Epson Corp | Driving method of liquid crystal element |
| JPS6167833A (en) * | 1984-09-11 | 1986-04-08 | Citizen Watch Co Ltd | Liquid crystal display device |
-
1984
- 1984-10-15 JP JP21536484A patent/JPS6194027A/en active Granted
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107216A (en) * | 1980-01-08 | 1981-08-26 | Clark Noel A | Liquid crystal electrooptical device and production thereof |
| JPS58179890A (en) * | 1982-04-16 | 1983-10-21 | 株式会社日立製作所 | Driving of liquid crystal element |
| JPS59129837A (en) * | 1983-01-14 | 1984-07-26 | Canon Inc | Applying method of time division voltage |
| JPS60173591A (en) * | 1983-09-10 | 1985-09-06 | エステイーシー・ピーエルシー | Addressing for liquid crystal display unit |
| JPS60235121A (en) * | 1984-05-09 | 1985-11-21 | Seiko Epson Corp | Driving method of liquid crystal element |
| JPS60250332A (en) * | 1984-05-28 | 1985-12-11 | Seiko Epson Corp | Driving method of liquid crystal element |
| JPS6167833A (en) * | 1984-09-11 | 1986-04-08 | Citizen Watch Co Ltd | Liquid crystal display device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6388526A (en) * | 1986-10-01 | 1988-04-19 | Canon Inc | Driving method for optical modulating element |
| JPS63116128A (en) * | 1986-11-04 | 1988-05-20 | Canon Inc | Driving method for optical modulating element |
| JPH0535848B2 (en) * | 1986-11-04 | 1993-05-27 | Canon Kk | |
| JPS63137214A (en) * | 1986-11-29 | 1988-06-09 | Toppan Printing Co Ltd | Matrix driving method for liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0466328B2 (en) | 1992-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0149899B1 (en) | A liquid crystal display device | |
| US4830467A (en) | A driving signal generating unit having first and second voltage generators for selectively outputting a first voltage signal and a second voltage signal | |
| JPH0466327B2 (en) | ||
| EP0542518B1 (en) | Liquid crystal element and driving method thereof | |
| JP2001075534A (en) | Liquid crystal display device | |
| JP2849740B2 (en) | Ferroelectric liquid crystal electro-optical device | |
| JPS6194027A (en) | Smectic liquid crystal display device | |
| JPH0473846B2 (en) | ||
| KR20060113452A (en) | Liquid crystal device and driving method of the same, and electronic apparatus | |
| JPH0723939B2 (en) | Smectic electro-optical display | |
| US20040119931A1 (en) | Alignment method for ferroelectric liquid crystal material and liquid crystal display device using the same | |
| JPH0815671A (en) | Liquid crystal display device and method of driving it | |
| JPH0431373B2 (en) | ||
| JPS61241731A (en) | Smectic liquid crystal device | |
| JPS6230224A (en) | Smectic liquid crystal device | |
| JPH0758371B2 (en) | Liquid crystal element driving method | |
| JPS62134691A (en) | Liquid crystal unit | |
| JPS6228716A (en) | Liquid crystal device and its driving method | |
| JP2900919B2 (en) | Driving method of liquid crystal element | |
| JP2770019B2 (en) | Liquid crystal device | |
| JP3557488B2 (en) | Driving method of liquid crystal display element | |
| JP2790137B2 (en) | Matrix type liquid crystal display | |
| JP2730543B2 (en) | Driving method of liquid crystal device | |
| JPS62133426A (en) | Liquid crystal device | |
| JPS61281295A (en) | Matrix type display unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |