JPS619122A - Phase comparing circuit of relay - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、電力系統の故障時において基本波に過渡高調
波が重畳した状態でも正確、かつ高速度で位相比較でき
るようにした継電器の位相比較回路に関するものである
。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention provides a phase comparison of a relay that enables accurate and high-speed phase comparison even when transient harmonics are superimposed on the fundamental wave in the event of a power system failure. It is related to circuits.

［発明の技術的背景］ 一般的な位相比較保護継電装置の動作原理を第２図〜第
４図を用いて説明する。[Technical Background of the Invention] The operating principle of a general phase comparison protective relay device will be explained using FIGS. 2 to 4.

第２図は位相比較継電装置７を設置する電力系統の構成
を示すもので、位相比較継電装置７はＡ電気所及びＢ電
気所に夫々設置される。両電気所に共通なものは同一符
号を付して表わす。７は母線、２はその電気所の背後の
発電機、５はＡ電気所とＢ電気所を連系する送電線であ
る。送電線５で故障が発生すると両電気所に設置された
変流器３によって、送電線５に流れる故障電流に比例し
た電流６が位相比較継電装置７に導かれ、７の出力回路
１１によってしゃ断器４が開路される。位相比較継電装
置７に導かれた電流６は方形波変換回路８において位相
比較用の方形波信号に変換された後、自端信号としてア
ンド回路９へ導かれると同時に、伝送路１２を介して相
手端継電装置へ送信される。FIG. 2 shows the configuration of a power system in which the phase comparison relay device 7 is installed, and the phase comparison relay device 7 is installed at an A electric station and a B electric station, respectively. Items common to both electrical stations are designated by the same reference numerals. 7 is a bus bar, 2 is a generator behind the electric station, and 5 is a transmission line connecting electric stations A and B. When a fault occurs in the power transmission line 5, a current 6 proportional to the fault current flowing in the power transmission line 5 is guided by the current transformer 3 installed at both electric stations to the phase comparison relay device 7, and the output circuit 11 of 7 The circuit breaker 4 is opened. The current 6 led to the phase comparison relay device 7 is converted into a square wave signal for phase comparison in the square wave conversion circuit 8, and then is led to the AND circuit 9 as a self-end signal, and at the same time is passed through the transmission line 12. and is sent to the relay device at the other end.

一方、同様にして相手端から送信されて来た位相比較信
号は自端のアンド回路９のもう一つのゲートに導かれる
。アンド回路９では両端の位相比較信号の重なりを求め
、この大きさが次段の限時動作回路１０で測定され、所
定の値（一般には６０°）以上であれば限時復帰回路１
１において連続化した出力祖号「１」を得て、しゃ断器
４を開路する。On the other hand, the phase comparison signal transmitted from the other end in the same manner is guided to another gate of the AND circuit 9 at the other end. The AND circuit 9 determines the overlap of the phase comparison signals at both ends, and the magnitude of this is measured by the next-stage time-delayed operation circuit 10. If it is greater than or equal to a predetermined value (generally 60 degrees), the time-delayed return circuit 10
1, a continuous output code "1" is obtained, and the circuit breaker 4 is opened.

次に、第３図及び第４図を用いて被保護送電線の内部、
及び外部故障時の位相比較継電装置７の応動について説
明する。Next, using Figures 3 and 4, the inside of the protected power transmission line,
The response of the phase comparison relay device 7 in the event of an external failure will be explained.

第り図は内部故障時、即ち、図においてＦで示される地
点で故障が発生した場合の位相比較継電装置７の各部回
路の波形を示したものである。内４　　　　　部故障時
は、自端Ａ電気所の位相比較信号８（＾）と相手端Ｂ電
気所からの位相比較信号８（Ｂ）の位相は一致するため
アンド回路９でアンド条件が成立し、限時動作回路１０
、限時復帰回路１１の出力を得てしゃ断器４の引き外し
を行なう。Figure 2 shows waveforms of various circuits of the phase comparison relay device 7 when an internal failure occurs, that is, when a failure occurs at a point indicated by F in the figure. When four of the four parts fail, the phases of the phase comparison signal 8 (^) from the electric station A at the own end and the phase comparison signal 8 (B) from the electric station B at the other end match, so the AND condition is established in the AND circuit 9. , time-limited operation circuit 10
, the output of the time-limited return circuit 11 is obtained and the breaker 4 is tripped.

一方、外部故障においては、両電気所の位相比較継電装
置７の入力電流６（Ａ）及び６（Ｂ）の位相関係は第４
図で示す波形となるので、位相比較信号８（＾）と８（
Ｂ）の重なりは生じない。従って回路１１の出力は零と
なり、しゃ断器４の引き外しは行なわれない。On the other hand, in the case of an external failure, the phase relationship between the input currents 6 (A) and 6 (B) of the phase comparison relay device 7 of both electric stations is 4th.
Since the waveform is as shown in the figure, the phase comparison signals 8(^) and 8(
B) overlap does not occur. Therefore, the output of the circuit 11 becomes zero, and the circuit breaker 4 is not tripped.

［背景技術の問題点］ ところが、第５図の系統図に示すようにＢ電気′所にケ
ーブル系統２５が接続され、その先が無電源（負荷端）
あるいは小電源となっている系統の架空系統側で内部故
障が発生ずると、ケーブル系統の静電容量と架空系統の
インダクタンスにより非常に大きな過渡高調波が発生し
、それが健全回線から流れ込む基本波に重畳して日電気
所に流れる電流は第６図６（Ｂ）の様な波形となる。こ
の電流６（Ｂ）を方形波交換すると、第６図８（Ｂ）に
示すように「１」、ｒＯＪが断続する位相比較信号と　
　　　（ｙなってしまう。この状態で信号８（Ａ）と８
（Ｂ）の位相比較を行なっても、アンド回路９（Ａ）及
び９（Ｂ）の出力信号は夫々断続信号となってしまうの
で、次段の限時動作回路１０（Ａ）　、１０（Ｂ）から
出力を得ることができない。[Problems with the Background Art] However, as shown in the system diagram of Fig. 5, the cable system 25 is connected to the B electric station, and the end thereof is a non-power source (load end).
Or, if an internal failure occurs on the overhead system side of a system with a small power supply, the capacitance of the cable system and the inductance of the overhead system will generate very large transient harmonics, which will be the fundamental wave flowing from the healthy line. The current superimposed on the current flowing through the NEC office has a waveform as shown in FIG. 6(B). When this current 6 (B) is exchanged with a square wave, it becomes "1" as shown in FIG. 6, 8 (B), and a phase comparison signal in which rOJ is intermittent.
(It becomes y. In this state, signals 8(A) and 8
Even if the phase comparison in (B) is performed, the output signals of the AND circuits 9(A) and 9(B) will become intermittent signals, so the next-stage time-limiting operation circuits 10(A) and 10(B) I can't get any output from .

結局、内部故障が発生しているのにも拘らず、継電器は
故障発生直後動作不可能であり、過渡高調波成分が充分
減衰してから動作可能となるので、継電器動作が大幅に
遅れてしまうという問題があつ　Ｉこ　。In the end, even though an internal failure has occurred, the relay cannot operate immediately after the failure occurs, and can only operate after the transient harmonic components have sufficiently attenuated, resulting in a significant delay in relay operation. I have this problem.

［発明の目的］ 本発明は、上記した過渡高調波が重畳するような波形に
おいても、正確、かつ高速に位相比較が可能な継電器の
位相比較回路を提供することを目的としている。[Object of the Invention] An object of the present invention is to provide a phase comparison circuit for a relay that is capable of accurately and quickly comparing phases even in a waveform in which the above-mentioned transient harmonics are superimposed.

［発明の概要］ 本発明では各電気所からの入力雷気聞を論理積回路に導
入して「１」、「０」による位相比較信号をつくり、こ
の「１」、ｒＯＪ信号に応じて正方向及び負方向の各積
分動作を所定範囲まで行ない、この所定範囲までの積分
値が所定レベル以上である場合に継電器の出力を導出し
ようとするものである。[Summary of the Invention] In the present invention, input thunder signals from each electrical station are introduced into an AND circuit to create a phase comparison signal of "1" and "0", and a phase comparison signal of "1" and "0" is generated. Each integral operation in the direction and the negative direction is performed up to a predetermined range, and when the integral value up to this predetermined range is equal to or higher than a predetermined level, the output of the relay is derived.

［発明の実施例］ 以下図面を参照して実施例を説明する。第１図（ａ）、
　（ｂ）は本発明による継電器の位相比較回路の一実施
例構成図である。[Embodiments of the Invention] Examples will be described below with reference to the drawings. Figure 1(a),
(b) is a configuration diagram of an embodiment of a phase comparator circuit for a relay according to the present invention.

第１図（６）において、１３は位相比較判定回路（以下
回路１３と言う）であり、第２図の従来技術による位相
比較継電装置７において限時動作回路１０の代わりに設
けた回路である。この他の回路については第２図構成図
と同一である。即ち、アンド回路９と回路１３とで位相
比較回路を構成している。In FIG. 1 (6), 13 is a phase comparison and determination circuit (hereinafter referred to as circuit 13), which is provided in place of the time-limited operation circuit 10 in the phase comparison relay device 7 according to the prior art shown in FIG. . The other circuits are the same as the configuration diagram in FIG. 2. That is, the AND circuit 9 and the circuit 13 constitute a phase comparison circuit.

第１図で、喝は回路１３の入力で第２図アンド回路９の
出力信号がここに導入、される。１４は入力回路、１５
は入力回路１４の出力信号を積分する回路、１６は積分
回路１５の積分値を所定の範囲で停止させる回路、１７
は積分回路１５の出力信号叫が所定の検出レベル以上と
なった時出力信号角を発生する回路であり、レベル検出
回路１１の出力信号角は信号連続化の目的で第２固成時
復帰回路１１へ導入される。In FIG. 1, the input signal is the input of the circuit 13, and the output signal of the AND circuit 9 in FIG. 2 is introduced here. 14 is an input circuit, 15
16 is a circuit that integrates the output signal of the input circuit 14, 16 is a circuit that stops the integrated value of the integration circuit 15 within a predetermined range, and 17 is a circuit that integrates the output signal of the input circuit 14;
is a circuit that generates an output signal angle when the output signal of the integrator circuit 15 exceeds a predetermined detection level, and the output signal angle of the level detection circuit 11 is generated by the second fixation return circuit for the purpose of signal continuity. 11 will be introduced.

第１図（ｂ）Ｌｔ、第１図（ａ）回路１４〜１７の構成
例を示したものであり、各回路と対応する部分は同一符
号をつけている。FIG. 1(b) shows an example of the configuration of circuits 14 to 17 in FIG.

入力回路１４において、ＳＷＩ及びＳＷ２はアナログス
イッチ等の電子スイッチで夫々信号ｑ及び信号ｑをノッ
ト回路１１０ＴＩにて反転した信号で制御される。積分
回路１５は演算増幅器ＯＡ１を用いた周知の積分回路で
あり、Ｒ１及びＣは夫々演算抵抗とコンデンサである。In the input circuit 14, SWI and SW2 are controlled by electronic switches such as analog switches using a signal q and a signal obtained by inverting the signal q by a NOT circuit 110TI, respectively. The integrating circuit 15 is a well-known integrating circuit using an operational amplifier OA1, and R1 and C are an operational resistor and a capacitor, respectively.

積分停止回路１６のＺＤｌはツェナーダイオードで、積
分回路１５のコンデンサＣと並列接続される。レベル検
出１回路１７は周知のレベル検出回路であって、Ｒ２は
抵抗、ＺＤ２はツェナーダイオード、ＴＲＩはトランジ
スタ、Ｒ３、内は夫々トランジスタＴＲ１のバイアス抵
抗、コレクタ抵抗、Ｎ０Ｔ２はエミッタ接地されたトラ
ンジスタＴＲ１の出力信号を反転するノ１　　　　　ッ
ト回路であり、ノット回路Ｎ０Ｔ２より出力信号ｑを発
生する。ZDl of the integration stop circuit 16 is a Zener diode, which is connected in parallel with the capacitor C of the integration circuit 15. The level detection circuit 17 is a well-known level detection circuit, R2 is a resistor, ZD2 is a Zener diode, TRI is a transistor, R3 is a bias resistor and collector resistor of the transistor TR1, and N0T2 is a transistor TR1 whose emitter is grounded. This is a knot circuit that inverts the output signal of the NOT circuit N0T2, and generates an output signal q from the NOT circuit N0T2.

以下本発明の作用を図面を用いて説明する。第１図（ｂ
）において入力信号ｑが「１」の時スイッチＳＷ１はオ
ン状態となり直流電源−ＶＣより演算抵抗Ｒ１を介して
演算増幅器ＯＡＩの反転入力端子に電流１い即ち、二Ｖ
Ｃ−を供給し積分を開始する。The operation of the present invention will be explained below with reference to the drawings. Figure 1 (b
), when the input signal q is "1", the switch SW1 is turned on, and a current of 1, that is, 2 V, is applied from the DC power supply -VC to the inverting input terminal of the operational amplifier OAI via the operational resistor R1.
Supply C- and start integration.

演算増幅器０＾１の出力信号〜がツェナーダイオードｌ
Ｄ１のツェナー電圧で決まるレベルＶ、７１、即ち積分
の上限値ＩＬ２まで上昇すると積分を停止し、以後もの
電位は一定となる。The output signal of the operational amplifier 0^1 is the Zener diode l
When the voltage rises to the level V determined by the Zener voltage of D1, 71, that is, the upper limit value IL2 of integration, the integration is stopped and the potential remains constant thereafter.

次に入力信号ｅ１が「０」となると、スイッチＳＷ１は
オフ状態となり、代わりにノット回路Ｎ０Ｔ１の出力が
「１」の期間スイッチＳＷ２がオン状態となる。スイッ
チＳＷ２がオン状態となると直流電源十Ａ／ｃより電流
１２が供給され、負方向の積分を開始するので演算増幅
器ＯＡＩの出力電圧は下降し、ツェナーダイオードＺＤ
Ｉの順方向電圧で決まる負の電位、即ち積分の下限値Ｉ
Ｌ１にて積分を停止し、信号〜は一定電圧となる。　　
　　　　　　　　　　　　）積分回路１５の積分値をあ
られす信号喝の電圧が、次段のツェナーダイオードＺＤ
２のツェナー電圧゛Ｖｚ２で決まる電位まで上昇すると
トランジスタＴＲＩがオンし、ＴＲＩの出力信号がノッ
ト回路Ｎ０Ｔ２で反転されて信号Ｏｊを発生する。Next, when the input signal e1 becomes "0", the switch SW1 is turned off, and instead, the switch SW2 is turned on while the output of the NOT circuit N0T1 is "1". When the switch SW2 is turned on, a current of 12 is supplied from the DC power supply of 10 A/c, and integration in the negative direction starts, so the output voltage of the operational amplifier OAI decreases, and the output voltage of the zener diode ZD decreases.
A negative potential determined by the forward voltage of I, that is, the lower limit of integration I
Integration is stopped at L1, and the signal ~ becomes a constant voltage.
) The voltage of the signal that generates the integrated value of the integrating circuit 15 is applied to the Zener diode ZD in the next stage.
When the voltage rises to a potential determined by the Zener voltage Vz2 of No. 2, the transistor TRI is turned on, and the output signal of TRI is inverted by the NOT circuit N0T2 to generate the signal Oj.

第７図〜第１０図は入力信号もの種々の状態に対し、上
記した回路１３がどのような動作をするかを示したタイ
ムチャート図である。7 to 10 are time charts showing how the circuit 13 described above operates with respect to various states of input signals.

ここではツェナーダイオード２０１　、ＺＤ２のツェナ
ー電位ＶＺ１とＶＺ２は等しい。電流１１と１２の大き
さの絶対値は等しい。位相比較の重なり色判定角度は電
気角で６０６　としている。Here, the Zener potentials VZ1 and VZ2 of the Zener diodes 201 and ZD2 are equal. The absolute values of currents 11 and 12 are equal. The overlapping color determination angle for phase comparison is 606 electrical degrees.

第７図は、入力信号もの信号「１」の期間が重なり色判
定角度６０°と同一である場合のタイムチャート図であ
り、信号角は、信号への電位がツェナー電位Ｖｚｌと等
しくなる点で出力「１」を発生する。FIG. 7 is a time chart when the periods of the input signal "1" overlap and are the same as the color judgment angle of 60 degrees, and the signal angle is the point where the potential to the signal is equal to the Zener potential Vzl. Generates output "1".

第８図は、入力信＠もの信号「１」の期間が重なり色判
定角度６０°よりも充分に長い場合のタイムチャート図
である。FIG. 8 is a time chart when the periods of the input signal "1" overlap and are sufficiently longer than the color determination angle of 60 degrees.

第９図は、第８図の状態において入力信号もの波形が高
調波重畳等の彰彎で分断されてしまった場合のタイムチ
ャート図であり、信号ｑが「１」である期間ＴＩ、Ｔ３
と信号ｑがｒＯＪである期間■２とを比較して、Ｔ１及
びＴ２が６０’未満であっても、Ｔ１＋　１３−　Ｔ２
≧６０６であれば出力信号ｑを発生することを示してい
る。FIG. 9 is a time chart diagram when the input signal waveform is divided by harmonics such as harmonic superposition in the state shown in FIG.
and the period ■2 in which the signal q is rOJ, even if T1 and T2 are less than 60', T1+ 13- T2
≧606 indicates that output signal q is generated.

第１０図は入力信号もの信号「１」の期間が重なり色別
定角度６０°未満の場合のタイムチャート図であり、こ
の場合信号ｑはツェナー電位Ｖｚｌに達することができ
ず、出力信号ｅ３はｒＯＪである。FIG. 10 is a time chart when the periods of the input signal "1" overlap and the fixed angle for each color is less than 60 degrees. In this case, the signal q cannot reach the Zener potential Vzl, and the output signal e3 It is rOJ.

本回路は積分範囲を上限ＩＬ２は重なり色判定角度６０
°と略同−値、下限１［１は積分値略零に設定している
ので、例えば第８図からも明らかのように積分の上限、
下限を演算増幅器０＾１の飽和点までとった破線の積分
波形と比較して積分の動作、復帰が早まり、そのぶん継
電器の高速動作、復帰が可能という特徴がある。In this circuit, the upper limit of the integration range is IL2, which is the overlap color judgment angle of 60.
Since the lower limit 1 [1 is set to approximately zero integral value, for example, as is clear from Fig. 8, the upper limit of the integral is approximately the same value as °.
Compared to the integral waveform of the broken line whose lower limit is taken to the saturation point of the operational amplifier 0^1, the integral operation and recovery are faster, and the relay can operate and recover faster.

第１１図は上記した狗路１３を位相比較継電装置７に適
用した場合の内部故障時の応動波形図であって、第６図
、に示す従来技術の例では高調波の重畳により誤不動作
であったものが、第１１図では高速、かつ正動作となっ
ている。FIG. 11 is a response waveform diagram at the time of an internal failure when the above-mentioned Inuji 13 is applied to the phase comparison relay device 7. In the prior art example shown in FIG. What was a normal operation is now a high-speed and normal operation in Fig. 11.

上記説明ではツェナー電圧をＶ　ｚｌ−Ｖ　ｚ２とした
が、ＶＺ２の電位を少し下げてＶｚｌ＞Ｖｚ２としても
良い。In the above description, the Zener voltage was set to V zl - V z2, but the potential of VZ2 may be lowered a little so that Vzl>Vz2.

以上本発明を位相比較継電装置に適用した場合を例にと
って説明してきた。しかし、本発明はこれに何ら限定さ
れることなく複数の電気量より２量を抽出し、この２足
間の位相の重なりを求める回路全てに適用が可能である
。The present invention has been described above by taking as an example a case in which the present invention is applied to a phase comparison relay device. However, the present invention is not limited to this in any way, and can be applied to any circuit that extracts two quantities from a plurality of electrical quantities and determines the phase overlap between these two quantities.

以下他の実施例として距離継電器への適用例を示す。An example of application to a distance relay will be shown below as another embodiment.

第１２図はモー形距離継電器を示す構成図であり、第１
３図はその動作原理を示すベクトル図である。FIG. 12 is a configuration diagram showing a Moh type distance relay, and the first
FIG. 3 is a vector diagram showing the principle of operation.

距離継電器はその設置点の電圧と電流とを入力とし、両
者の大きさと位相関係とから保護区間内に故障が発生し
ているかどうかを判別するもので、　　　　ある。A distance relay receives the voltage and current at its installation point and determines whether a fault has occurred within the protected area based on the magnitude and phase relationship between the two.

第１２図に示されているように、電圧入力（以後Ｖと呼
ぶ）と電流入力（以後Ｉと呼ぶ）は、夫々入力変成器１
８．１９に入力される。変成器１９の出力は交流電気量
を送電線のインピーダンスにより電圧と電流の間に生ず
る位相角φだけ進み方向に移相する移相回路２０に導入
され、その出力ｉンと変り求められ、方形波変換回路２
２により方形波に変換される。一方、変成器１８の出力
Ｖは記憶回路２３に導入され、電圧■に対応した極性間
電圧■を導出する。電気量ＶＰは方形波変換回路２４に
より方形波変換され、回路２２と２４との両者出力はア
ンド回路９によりその重なり角が求められ、次に第１図
構成の回路１３にて重なり角の大きさが９０”以上であ
れば回路１３に断続出力を発生し、次段の限時復帰回路
１１にて連続化された継電器出力を得ている。As shown in FIG. 12, the voltage input (hereinafter referred to as V) and the current input (hereinafter referred to as I) are connected to input transformer 1, respectively.
Entered on 8.19. The output of the transformer 19 is introduced into a phase shift circuit 20 that shifts the alternating current amount of electricity in the leading direction by a phase angle φ generated between the voltage and the current due to the impedance of the transmission line, and its output is changed to i, which is calculated as a rectangular wave conversion circuit 2
2 is converted into a square wave. On the other hand, the output V of the transformer 18 is introduced into the memory circuit 23, which derives the polarity voltage ■ corresponding to the voltage ■. The electrical quantity VP is converted into a square wave by the square wave conversion circuit 24, and the overlapping angle of both outputs from the circuits 22 and 24 is determined by the AND circuit 9. Next, the magnitude of the overlapping angle is determined by the circuit 13 having the configuration shown in FIG. If the value is 90'' or more, an intermittent output is generated in the circuit 13, and a continuous relay output is obtained in the next stage time-limited return circuit 11.

この時の各部波形を第１４図に示す。The waveforms of various parts at this time are shown in FIG.

ここで回路１３の重なり色別定角度が９０°である点を
考慮すれば、第１２図は位相比較継電装置で説明したこ
とと同等の作用効果を生じるので、電力□。、、おい、
。、□□ツカ、□　　　ツした状態でも正確、かつ高速
度で位相比較が可能である。If we take into account that the fixed angle for each overlapping color of the circuit 13 is 90 degrees, the effect shown in FIG. 12 is equivalent to that described for the phase comparison relay device, so the power □. ,,Hey,
. , □□ Tsuka, □ Accurate and high-speed phase comparison is possible even when the device is turned on.

第１５図は、回路１３の他の構成例を示したもので、第
１６図はその動作原理を示すタイムチャート図である。FIG. 15 shows another example of the configuration of the circuit 13, and FIG. 16 is a time chart showing its operating principle.

入力信号もはアップダウンカウンタＩＣＩのＵＰ／ＤＯ
ＷＮ端子に導入される。信号もが「１」の期間はクロッ
ク信号をアップカウントし、信号もが「０」の期間はク
ロック信号をダ、ウンカウントする。カウンタＩＣＩの
カウント値は、例えば１６進数表現でカウントの上限を
「８０」、カウントの下限を「００」としており、「０
０」から「８０」まで連続的にカウントした時の期間が
電気角で９０°となるようにしている。Input signal is also UP/DO of up/down counter ICI
Introduced to the WN terminal. During the period when the signal is also "1", the clock signal is counted up, and during the period when the signal is also "0", the clock signal is counted down. The count value of the counter ICI is, for example, expressed in hexadecimal notation with the upper limit of the count as "80" and the lower limit of the count as "00".
The period of continuous counting from "0" to "80" is 90 degrees in electrical angle.

信号もの「１」の期間が９０°以上の場合、アップカウ
ント期間中にカウント値は「８０」に達し、Ｑ出力とし
て句を出力する。If the period of the signal "1" is 90 degrees or more, the count value reaches "80" during the up-counting period, and a phrase is output as the Q output.

Ｑ出力と信号ｑとはアンド回路ＡＮＤ１に導入され、ア
ンド条件が成立すれば、カウンタＩＣＩのノーカウント
端子汀を制御し、カウン］−値「８０」の一定値に保持
する（第１６図１の期１！ｌ）。The Q output and the signal q are introduced into an AND circuit AND1, and if the AND condition is satisfied, the no-count terminal of the counter ICI is controlled and held at a constant value of ``count'' minus the value ``80'' (Fig. 16). period 1!l).

次に信号龜が「０」となると、この期間ダウンカウント
を行ない、Ｑ出力は「０」となる。カウント値が「００
」になった時点で端子ＣＡＲＲＹの信号は「Ｏ」となる
ので入力信号もとの間でノア条件が成立し、カウンタを
「００」の値にクリアし、このクリア状態は次に入力信
号もが「１」となってノア条件が不成立となるまで続け
られる。結局第１５図の回路は、第１図の構成例と同等
の作用、効果を生じる。Next, when the signal level becomes "0", a down count is performed during this period, and the Q output becomes "0". The count value is “00”
'', the signal at the terminal CARRY becomes ``O'', so a NOR condition is established between the input signals and the counter is cleared to the value ``00'', and this cleared state also applies to the next input signal. The process continues until becomes "1" and the Noah condition is no longer satisfied. In the end, the circuit shown in FIG. 15 produces the same functions and effects as the configuration example shown in FIG.

以上の実施例では、回路１３の積分の時間変化率は正、
負両方向で同一として説明してぎた。本発明はこれに何
ら限定されることなく正、負の方向で積分の時間変化率
を異なったものとしても良い。In the above embodiment, the time rate of change of the integral of the circuit 13 is positive;
I have explained that it is the same in both negative directions. The present invention is not limited to this, but the time rate of change of the integral may be different in the positive and negative directions.

このためには、例えば第１図（ｂ）の構成例では、さを
変えるもしくは演算抵抗Ｒ１を１１．１２回路で独立に
設は演算抵抗値を変える等の手段をとることができる。For this purpose, for example, in the configuration example shown in FIG. 1(b), it is possible to take measures such as changing the resistance value or setting the calculated resistance R1 independently in 11.12 circuits to change the calculated resistance value.

今、動作判定周期を３６０°、重なり角の判定角度をθ
い正方向及び負方向の積分の時間変化率を夫々ＴＡ、　
ＴＢとすれば、 θ、ｘＴＡ−（３６０’−θ、）ｘＴＢＴＡ　　　　３
６０’−〇。Now, the motion judgment period is 360°, and the overlap angle judgment angle is θ.
The time rate of change of the positive and negative integrals is TA, respectively.
If TB, θ, xTA-(360'-θ,)xTBTA 3
60'-〇.

ＴＢ　　　　　　　θ１ がＴＡとＴＢのとり得る限界となる。TB θ1 is the limit that TA and TB can take.

今、θを９０°とすると、時間変化率■Ａを３ＴＢまで
とることができる。ＴＡ＝　３ＴＢとした場合、例えば
第９図において、信号もが「１」であり正方向の積分を
行なっている期間、即ち、継電器にとっては動作側の判
定を行なっている期間中に信号もの波形が「０」に落ち
込んでも負方向の積分の時間変化率ＴＢは緩かであり、
この信号もの波形がｒＯＪに落ち込んだことによる影響
を軽減できる効果がある。Now, if θ is 90°, the time rate of change ■A can be up to 3 TB. When TA = 3TB, for example, in Fig. 9, the signal waveform changes during the period when the signal is "1" and integration is performed in the positive direction, that is, during the period when the relay is being judged on the operating side. Even if TB falls to 0, the time rate of change TB of the integral in the negative direction is slow,
This has the effect of reducing the influence caused by the waveform of this signal dropping to rOJ.

［発明の効果］ 以上説明した如く、本発明によれば複数の入力、　　　
　　電気量の位相の重なりを検出する継電器の位相比較
回路を、位相の重なり得る論理積回路と、この論理積回
路の出力を積分入力とする積分回路と、この積分回路の
積分値が所定の積分範囲を越えた時に積分を停止する回
路と、前記積分値が積分範囲と略同−の所定の検出レベ
ルを越えた時に継電器出力を発生ずる回路とによって構
成したので、電力系統の故障時に基本波に高調波成分が
重畳した場合でも正確、かつ高速動作可能な継電器の位
相比較回路を提供できる効果がある。[Effects of the Invention] As explained above, according to the present invention, a plurality of inputs,
The phase comparator circuit of a relay that detects the phase overlap of electric quantities is composed of an AND circuit whose phases can overlap, an integration circuit which takes the output of this AND circuit as an integration input, and an integral value of this integration circuit that is a predetermined integral. The structure consists of a circuit that stops the integration when the range is exceeded, and a circuit that generates a relay output when the integrated value exceeds a predetermined detection level that is approximately the same as the integration range. This has the effect of providing a phase comparator circuit for a relay that can operate accurately and at high speed even when harmonic components are superimposed on the relay.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図（ａ）、　（ｂ）は本発明による継電器の位相比
較回路の一実施例構成図、第２図は従来技術による位相
比較継電装置の構成図、第３図及び第４図はその内部故
障時、外部故障時の動作原理図、第５図及び第６図は高
調波が発生した場合の位相比較継電装置の動作説明図、
第７図〜第１１図は本発明による位相比較回路の動作原
理図、第１２図は本発明の他の実施例でありモー形距離
継電器に適用した場合の図、第１３図はモー形距離継電
器の特性図、第１４図はモー形距離継電器のタイムチャ
ート、□１．６゜４□よよ。！、、、や。、１あ、ア７
　　　マ゛プダウンカウンタを用いた場合の図、第１６
図は動作説明のタイムチャートである。 １・・・母線　　　　　　　２・・・発電機３・・・変
流器　　　　　　４・・・しゃ断器５・・・送電線　　
　　　　６・・・電流７・・・位相比較継電装置 ８．２２．２４・・・方形波変換回路 ９・・・アンド回路　　　　１０・・・限時動作回路１
１・・・限時復帰回路　　　１２・・・伝送路１３・・
・位相比較判定回路　１４・・・入力回路１５・・・積
分回路　　　　　１６・・・積分停止回路１７・・・レ
ベル検出回路　　１８．１９・・・入力変成器２０・・
・移相回路　　　　　２１・・・減算回路２３・・・記
憶回路 （７３１７）代理人　弁理士　則近憲佑（他１名） 宅１図 （（Ｌ）　− ＃〜１、　　　　（ｂ） Ｅ−′ 兜２図 鬼３図 毘４図 ’ｉ　（Ａ）、’７（８）□θ １０　（Ａ）ｊＯ（Ｅ３）　　　　　　　　　　　　０
２７（Ａ）、７１（β）□。 第５図 ９（Ａ）、ｑ（Ｂ）−旧り一■−□ １０（Ａ）、ｆＯ（８）　　、−’ニー　　　−””’
：’　。 １１　（Ａ）、’１１（Ｂ）　　□０ 第７図　　　　　第８図 第９図　　　　晃１０図 ｅ、−記−Ａ　　ｅ３　　　　　　’ 児１１図 ’？　（Ａ）、’？（８）　■ｌ−−丁り。 １３（Ａ）、７３（Ｂ）　］Ｌ二止。 １１（Ａ）、７１（Ｂ）　−ロ二二。 鬼１２図 児１３図 兎１４図 ’　　　ＩＪＩ、＝−１１！カ□ 第１５図 Ｌ　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　Ｊ・！FIGS. 1(a) and 4(b) are block diagrams of an embodiment of a phase comparison circuit for a relay according to the present invention, FIG. 2 is a block diagram of a phase comparison relay device according to the prior art, and FIGS. Figures 5 and 6 are diagrams explaining the operation of the phase comparison relay device when harmonics occur;
Figures 7 to 11 are diagrams of the operating principle of the phase comparison circuit according to the present invention, Figure 12 is another embodiment of the present invention and is a diagram when applied to a Moh type distance relay, and Figure 13 is a diagram of the Moh type distance relay. The characteristic diagram of the relay, Figure 14, is the time chart of the Moh type distance relay, □1.6°4□. ! ,,,or. ,1a,a7
Diagram when using a map-down counter, No. 16
The figure is a time chart for explaining the operation. 1... Bus bar 2... Generator 3... Current transformer 4... Breaker 5... Transmission line
6... Current 7... Phase comparison relay device 8.22.24... Square wave conversion circuit 9... AND circuit 10... Time limited operation circuit 1
1... Time-limited return circuit 12... Transmission line 13...
・Phase comparison/judgment circuit 14...Input circuit 15...Integrator circuit 16...Integration stop circuit 17...Level detection circuit 18.19...Input transformer 20...
・Phase shift circuit 21...Subtraction circuit 23...Memory circuit (7317) Agent Patent attorney Kensuke Norichika (and 1 other person) House 1 diagram ((L) - #~1, (b) E-' Kabuto 2 Oni 3 Bi 4 'i (A), '7 (8) □θ 10 (A) jO (E3) 0
27(A), 71(β)□. Fig. 5 9 (A), q (B) - old one ■ - □ 10 (A), fO (8), -'knee -""'
:'. 11 (A), '11 (B) □0 Figure 7 Figure 8 Figure 9 Figure 10 e, - A e3 'Figure 11'? (A),'? (8) ■l--dori. 13(A), 73(B)] L second stop. 11(A), 71(B) -Ro22. Demon 12 figure Child 13 figure Rabbit 14 figure' IJI, =-11! □ Figure 15 L
J.!

Claims (2)

【特許請求の範囲】[Claims] （１）電力系統の各端電気所からの電気量を導入して位
相比較し、位相比較信号の重なりが所定値以上であると
き動作出力を導出する継電器の位相比較回路において、
各端電気所からの複数の入力電気量を導入する論理積回
路と、前記論理積回路からの出力を導入しその出力に応
じて正、負各方向に積分する積分回路と、前記積分回路
による積分値が上限値、下限値からなる所定の積分範囲
を越えたときに積分動作を停止する積分停止回路と、前
記積分値が積分範囲とほぼ同一の所定の検出レベルを越
えたときに継電器出力を発生するレベル検出回路とから
なることを特徴とする継電器の位相比較回路。(1) In a phase comparison circuit for a relay that introduces the amount of electricity from each end electrical station of the power system, compares the phases, and derives the operating output when the overlap of the phase comparison signals is greater than or equal to a predetermined value,
an AND circuit that introduces a plurality of input electrical quantities from each end electrical station; an integration circuit that introduces the output from the AND circuit and integrates it in each positive and negative direction according to the output; An integral stop circuit that stops the integral operation when the integral value exceeds a predetermined integral range consisting of an upper limit value and a lower limit value, and a relay output when the integral value exceeds a predetermined detection level that is almost the same as the integral range. A phase comparison circuit for a relay, comprising a level detection circuit that generates a level detection circuit. （２）積分回路は正、負各積分方向の時間変化率を異な
るように構成したことを特徴とする特許請求の範囲第１
項記載の継電器の位相比較回路。(2) Claim 1, characterized in that the integration circuit is configured to have different time change rates in the positive and negative integration directions.
Phase comparator circuit for the relay described in .