JPS6190276A - Distance conversion circuit - Google Patents

Abstract

PURPOSE:To execute distance conversion calculation of image processing in a high speed and to realize the weighted distance conversion action and image calculation, by providing 4 direction raster scan circuit and executing arithmetic process by the hardware. CONSTITUTION:Variable density data of one image frame range is stored at an image memory 1 as a working area. A four direction raster scan circuit 2 is the circuit to make four directional raster scan to the memory 1, and is composed of two sets of up/down counters which work left/right direction and up/down direction and an additional circuit which switches the flow of a clock. Namely, the distance conversion algorithm is repeatedly reduced to calculations. And by doping this calculation by the hardware, the distance conversion can be done four time faster that the video rate. Also by adding an input dedicated bus, output dedicated bus and an adding circuit, it is possible to make weighted distance conversion and image calculation.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ディジタル画像処理における距離変換回路に
関づる。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a distance conversion circuit in digital image processing.

（従来の技術） ディジタル画像処理の分野においては、画像内の各画素
につきその背景画面からの距離を求めること（距離変換
）が行われる。第１１図は距臼１変換画像例を示す歯で
ある。画像中の数字は周囲の背隈データＯからの距離を
示している。図のＪ８合４と３の点にイれぞれ頂点があ
り、この点の位置と、距な［データはこの画像を特徴づ
ける有用な情報となっている。従来、このような距離変
換は画像データが記憶された画像メモリとコンピュータ
を用い、画像メモリから読出しだ画像データにソフトウ
ェア上の演算処理を行い、その演算結果を再び画像メモ
リに出込むという操作を？１っていた。(Prior Art) In the field of digital image processing, the distance from a background screen to each pixel in an image is determined (distance transformation). FIG. 11 shows a tooth showing an example of the talolone 1 converted image. The numbers in the image indicate the distance from the surrounding dokuma data O. There are vertices at points J8 4 and 3 in the figure, and the position and distance of these points are useful information that characterizes this image. Conventionally, such distance conversion has been performed by using an image memory in which image data is stored and a computer, performing arithmetic processing on the image data read from the image memory using software, and then reading the result of the calculation back into the image memory. ? 1 was there.

（発明が解決しようと７−る問題点） 前）ホしたように、従来の距ｒＪＩ変換は各画Ｊ２、ご
とにソフトウエア上の１ｇ１ｔ　Ｏ処理を行つＣいるＩ
、＝め、処理に極めて長時間を苅していた。(Problems to be Solved by the Invention) Previous) As mentioned above, the conventional distance rJI conversion performs 1g1tO processing on software for each image J2.
、=Me、It took a very long time to process.

本発明はこのよう４１点に鑑み−（なされたしのであっ
て、その目的は第１に演蓮処理をハードで構成すること
によりディジタル画１象処理にお（プる距離変換演算を
ビデオレートのら々倍のオーダ０行うことのできる高速
の距離変換回路を実現Ｊることにあり、第２に距離変換
動作に加えて中み付けされた距離変換動作も行える距１
イ１変挽回路を実現することにあり、第３にｙ１離変換
動作に加えて画；′に演算も行える距離変換回路を実現
することにあり、第４に距離変換動作に加えて画像の骨
１１９点ｂ　ｖ＞出することができる距離変換演算を実
現ツることにある。The present invention has been made in view of these 41 points, and its first purpose is to convert the distance conversion calculation to video rate processing into one digital image processing by configuring the processing using hardware. The purpose is to realize a high-speed distance conversion circuit that can perform a distance conversion operation on the order of 0 times that of Norara.
The third purpose is to realize a distance conversion circuit that can perform image calculations in addition to the y1 distance conversion operation, and the fourth purpose is to realize a distance conversion circuit that can perform image The objective is to realize a distance conversion calculation that can produce 119 bone points b v>.

（問題点を解決するための手段） 前記した問題点を解決づる第１の発明は画（象データが
格納された画像メモリを４方向にラスタスキャンし、そ
れぞれの方向の場合において、ビデオクロックの前半で
読出したデータと１クロック前に画像メモリに書込まれ
たデーに定数にを加えた値とを比較し、小さい方のデー
タをビデオクロックの後半で画像メモリに書込む操作を
行うようにしたことを特徴とするものであり、第２の発
明は画像データが格納された画像メモリを４方向にラス
タスキャンし、それぞれの方向の場合において、同期ク
ロックの前半で読出したデータと１クロック前に画像メ
モリに書込まれたデータに濃淡画像の濃度値に応じた定
数にを加えた値とを比較し、小さい方のデータを同期ク
ロックの後半で画像メモリに書込む操作を行うようにし
たことを特徴とするものであり、第３の発明は画像デー
タが格納された画像メモリを４方向にラスタスキャンし
、それぞれの方向の場合において、ビデオクロックの前
半で読出したデータと１クロック前に画像メモリに占込
まれたデータに定数にを加えた値とを比較し、小さい方
のデータをビデオクロックの後半で画像メモリに占込む
操作を行うと共に、前記２つの比較データの画像ｉ１ｉ
　ｎも行うことができるように構成したことを特ｉＬ＋
とするものであり、第４の発明は画像データが格納され
た画像メモリを４方向にラスタスキ１７ンし、それぞれ
の方向の場合において、ビデオクロックの前半で読出し
たデータと１クロック前に画像メモリに書込まれたデー
タに定数にを加えた値とを比較し、小さい方のデータを
ビデＡり［コックの後半で画像メモリに書込む操作を行
うと共に、前記比較の結果を２値化データとして各方向
ごとにメモリに記憶しておき、各メモリの記憶データの
論理積をとることにより画像の骨格点も算出できるよう
に構成したことを特徴としている。(Means for Solving the Problems) A first invention that solves the above-mentioned problems is to raster scan an image memory in which image data is stored in four directions, and scan the video clock in each direction. The data read in the first half is compared with the value obtained by adding a constant to the data written to the image memory one clock ago, and the smaller data is written to the image memory in the second half of the video clock. The second invention is characterized in that the image memory in which image data is stored is raster-scanned in four directions, and in each direction, the data read in the first half of the synchronized clock and the data read out one clock earlier are scanned in four directions. The data written to the image memory is compared with the value obtained by adding a constant according to the density value of the grayscale image, and the smaller data is written to the image memory in the second half of the synchronized clock. The third invention is characterized in that an image memory in which image data is stored is raster-scanned in four directions, and in each direction, data read out in the first half of the video clock and data read out one clock earlier are scanned in four directions. The data stored in the image memory is compared with the value obtained by adding a constant, and the smaller data is stored in the image memory in the latter half of the video clock, and the image i1i of the two comparison data is
iL+ is specially configured to be able to perform
The fourth invention is to raster scan an image memory in which image data is stored in four directions, and in each direction, the data read in the first half of the video clock and the image memory one clock earlier are scanned. The data written in the data is compared with the value obtained by adding a constant, and the smaller data is written to the image memory. The image data is stored in a memory for each direction, and the skeleton points of the image can also be calculated by logically multiplying the data stored in each memory.

（実施例） 以下、図面を参照して本発明の実施例を詳細に説明する
。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第１図は、本発明の一実施例を承す（構成ブロック図で
ある。図において、１ｔＪ：￥：業域として１両面分の
領域の濃淡画像データが格納されている画（／１：メモ
リ、２は該画像メ七り１を４方向にラスタスキャンづる
ラスタスキ１ン回路である。４方向は、第２図に示すよ
うに右、左、下、上の４方向として定義される。ラスタ
スキャン回路２は、第２図に示すような方向にラスタス
キャンするためのアドレスを画像メモリ１に与えるよう
になっている。なお、画像メモリ１のデータの読出しと
書込みはビデ副クロック１周期の前半部と後半部を使っ
て行われる。FIG. 1 is a configuration block diagram of an embodiment of the present invention. The memory 2 is a raster scan circuit that raster scans the image screen 1 in four directions.The four directions are defined as right, left, bottom, and top as shown in FIG. The raster scan circuit 2 is configured to give the image memory 1 an address for raster scanning in the direction shown in FIG. It is performed using the first half and the second half of.

３は画像メモリ１から読出されたデータをビデオクロッ
クによって一時的に保持するトランスベアシン１〜ラツ
チ、４は画像メモリ１へ書込むための画像データをビデ
オクロックにより一時的に保持するレジスタ、５は該レ
ジスタ４の出力データに１を加締するインクリメンタで
ある。６はトランスペアレントラッチ３の出力Ｐとイン
クリメンタ５の出力Ｑの大小を比較するコンパレータ、
７はＰデータとＱデータを受け、コンパレータ６からの
制御信号によって何れか一方を選択してデータバスＤＢ
にのせるマルチプレクサである。該マルチプレクサ７は
、Ｐ＜ＱのときにはＰを、Ｐ２ＯのときにはＱを出力す
るようになっている。該マルチプレクサ７には、ビデオ
クロックか出力状態制御信号として人力されており、ビ
デオクロックが′Ｏ“′のとぎにイネーブル状態゛′１
°°のときにディスエーブル状態となるように構成され
ている。Reference numeral 3 designates transverse bearings 1 to latches that temporarily hold data read from the image memory 1 according to the video clock, 4 registers that temporarily hold the image data to be written to the image memory 1 according to the video clock, and 5 is an incrementer that increments the output data of the register 4 by 1. 6 is a comparator that compares the output P of the transparent latch 3 and the output Q of the incrementer 5;
7 receives the P data and Q data, selects one of them according to the control signal from the comparator 6, and connects it to the data bus DB.
It is a multiplexer that is installed on the The multiplexer 7 outputs P when P<Q, and outputs Q when P2O. The multiplexer 7 is supplied with a video clock or an output state control signal, and when the video clock is 'O', it is in the enable state '1'.
It is configured to be in a disabled state when .

インクリメンタ５としては、ＡＬＵ（算術論理演算ユニ
ット）の＋Ｍ能や、ＲＯｌｖｌまたはＲＡ　Ｍによるル
ックアップテーブル（ＬＵＴ）で実現することができ、
コンパレータ６はＡＬＵの減Ｑ成能や専用のコンパレー
タで実現することができる、また、マルチプレクサ７は
３ステート出力のマルチプレクサＩＣや、２組の３ステ
ートバツフアで実現することができ、４方向ラスタスキ
ャン回路２は左右方向と上下方向に対応する２組のアッ
プダウンカウンタとクロックの流れを切換える付加回路
を用いて実現することができる。このように構成された
回路の動作を第３図に示すタイミングチャートを参照し
ながら説明すれば、以下のどＪ３りである。The incrementer 5 can be realized by the +M function of an ALU (arithmetic logic unit) or a look-up table (LUT) by ROlvl or RAM.
The comparator 6 can be realized with the reduced Q function of the ALU or a dedicated comparator, and the multiplexer 7 can be realized with a 3-state output multiplexer IC or two sets of 3-state buffers. The scan circuit 2 can be realized using two sets of up/down counters corresponding to the left-right direction and the up-down direction, and an additional circuit for switching the clock flow. The operation of the circuit configured as described above will be explained below with reference to the timing chart shown in FIG.

第３図において、（イ）はビデオクロックを、（ロ）は
データバスＤＢ上の入出力データＤＩ１０を、くハ）（
よＰデータの状態を、く二）はＱデータの状態をそれぞ
れ示す。以下の説明においては、第４図に示づような左
右方向への距離変換の場合を例にとって説明する。図に
おいて、（ａ＞は物体と背景画を示す図、（ｂ）は右方
向への変換を示１図、（Ｃ）は左方向への変換を示す図
である。また、横軸はＸ方向の位置を縦軸は距離を表わ
している。＜ａ）において、Ａは物体の存在領域をＢは
背景領域を示す。まｌζ、（ｂ）または（Ｃ）の下方に
矢印と共に示された記号ＰまたはＱは選択されｌζデー
タを示している。In Fig. 3, (a) indicates the video clock, (b) indicates the input/output data DI10 on the data bus DB, and (c) (
y indicates the state of P data, and 2) indicates the state of Q data, respectively. In the following explanation, a case of distance conversion in the left-right direction as shown in FIG. 4 will be explained as an example. In the figure, (a> is a diagram showing an object and a background image, (b) is a diagram showing conversion to the right, and (C) is a diagram showing conversion to the left. Also, the horizontal axis is X The vertical axis represents the distance. In <a), A indicates the area where the object exists and B indicates the background area. The symbol P or Q shown with an arrow below ζ, (b) or (C) is selected and indicates ζ data.

最初、距離変換すべき物体と背景に対応して、ｌｉ！！
ｉ像メモリ１に２５５とＯをそれぞれデータとして書込
む。第４図（ａ）の場合を例にとって説明すれば、物体
存在領域Ａ内の各画素に対しては全て２５５を書込み、
背景領域Ｂ内の各画素に対しては全てＯを書込む。なお
、物体存在領域内のデータを２５５としたのは、取扱う
画像データのピッ１〜故を８ビツトとしたことに対応し
ｌζものである。次に、画像メモリ１に記憶されている
画像データを、第３図（イ）に示寸ビデＡクロックの前
半部（時刻ｔ１〜ｔ２）で続出づ。First, corresponding to the object to be distance transformed and the background, li! !
255 and O are respectively written in the i-image memory 1 as data. To explain the case of FIG. 4(a) as an example, 255 is written to each pixel in the object existence area A,
All O's are written to each pixel in the background area B. Note that the reason why the data in the object existing area is set to 255 corresponds to the fact that the bits 1 to 2 of the image data to be handled are set to 8 bits. Next, the image data stored in the image memory 1 is sequentially displayed in the first half (times t1 to t2) of the video display A clock as shown in FIG. 3(a).

この結果、データバスＤＢ上には、第３図（ロ）に示す
ようにアクセス時間だけ遅れて読出しデータが確立する
。確立されたデータは、時刻ｔ２におけるビデオクロッ
クの立下りでトランスペアレントラッチ３にラッチされ
る。このラッチされたデータが、１１訂述したデータＰ
となる（第３図（ハ））。As a result, read data is established on the data bus DB with a delay of the access time, as shown in FIG. 3(b). The established data is latched into the transparent latch 3 at the falling edge of the video clock at time t2. This latched data is the data P described in 11.
(Figure 3 (c)).

一方、前述した読出し動作を行う直前のデータバスＤＢ
上にはその前の書込み石−ドで画像メモリ１に書込まれ
ｌζデータ（直前データ）がのっている。この直前デー
タは、時刻ｔ１におけるビデオクロックの立上りでレジ
スタ４に取込まれる。On the other hand, the data bus DB immediately before performing the above-mentioned read operation
Above is the lζ data (previous data) written into the image memory 1 in the previous writing mode. This immediately preceding data is taken into the register 4 at the rising edge of the video clock at time t1.

取込まれたデータは、続くインクリメンタ５に入り、該
インクリメンタで＋１される。インクリメンタ５の出力
が前述したデータＱとなる。第４図（ａ）の場合を例に
とれば図に示すようにＢ部分は背景画であるからＩ　Ｑ
　Ｉ！、この値に１を加えた値“１″がＱデータとなる
。△の部分の左端では、画像メモリ１から読出されてト
ランスペアレントラッチ３にラッチされたデータＰは、
物体の存在領域（Ａ）内のデータであるから２５５　”
　、直前のデータに１を加えたデータＱは、直前のデー
タが背景領域Ｂ内のデータであるから“０°”、これに
１を加えＩｃ値がデータＱであるからＱの値は“１″と
なる。The captured data enters the subsequent incrementer 5 and is incremented by one. The output of the incrementer 5 becomes the data Q mentioned above. Taking the case of Fig. 4(a) as an example, as shown in the figure, part B is the background image, so IQ
I! , the value "1" obtained by adding 1 to this value becomes the Q data. At the left end of the △ portion, the data P read out from the image memory 1 and latched in the transparent latch 3 is
255 because it is data within the object's existence area (A).
, the data Q obtained by adding 1 to the previous data is "0°" because the previous data is data in the background area B, and the value of Q is "1" since the Ic value is the data Q by adding 1 to this data. ”.

コンパレータ６は読出したデータＰと直前の書込みデー
タに１を加えたデータＱとを比較する。The comparator 6 compares the read data P and the data Q obtained by adding 1 to the immediately previous write data.

そして、比較結果によるセレクト信号Ｓをマルチプレク
サ７に送′る。マルチプレクサ７はデータＰとデータＱ
のうち、コンパレータ６からのセレクト信ＭＳにより小
さい方のデータを出力する。第４図（ａ）の場合を例に
とるど、Ａの部分の左端ではデータＰが’２５５”、デ
ータＱが１″であるからこの場合はデータＱ（＝１＞が
セレクトされる。マルチプレクサ７でセレクトされたデ
ータ（ここではＱ）は、データバスＤＢ上に出力される
。データバスＤＢ上に出力されたデータが第３図（ロ）
に承す’　ＩＪ込みデータとなる。Then, a select signal S based on the comparison result is sent to the multiplexer 7. Multiplexer 7 has data P and data Q
Among them, the smaller data is output based on the select signal MS from the comparator 6. Taking the case of FIG. 4(a) as an example, data P is '255' and data Q is 1'' at the left end of part A, so in this case data Q (=1> is selected. The data selected in step 7 (Q in this case) is output onto the data bus DB.The data output onto the data bus DB is shown in FIG.
The data will include IJ.

このｔｌ込みデータＱは、第３図（イ）に承りように続
くビデオクロックの後半部の時刻ｔ３における立上りに
よってレジスタ４に書込まれる。一方、時刻ｔ３〜ｔ４
は、同時に画像メモリ１に対しては、読出しモードとし
て芸能し、画像メモリ１から次の番地の画像データ（こ
こで【よ２５５）が所定のアクレスＩｆｆ間経過後読出
されて、第３図（ｂ）に示すようにデータバスＤＢにの
る１、データバスＤＢ上に確立した読出しデータは、ビ
デオクロックの時刻ｔ４における立下りでトランスペア
レントラッチ３に書込まれて第３図（ハ）に示すデータ
Ｐとなって、コンパレータ６及びマルチプレクサ７に与
えられる。This tl-included data Q is written into the register 4 at the rising edge at time t3 in the latter half of the subsequent video clock as shown in FIG. 3(a). On the other hand, time t3-t4
At the same time, the image memory 1 is set to the read mode, and the image data at the next address (here, 255) is read out from the image memory 1 after a predetermined address period has elapsed, and as shown in FIG. As shown in FIG. 3(c), the read data established on the data bus DB is written into the transparent latch 3 at the falling edge of the video clock at time t4, as shown in FIG. 3(c). The data becomes data P and is applied to the comparator 6 and the multiplexer 7.

一方、レジスタ４には、前述したようにその直前の書込
みデータＱ（＝１＞が洛納されその値は、続くインクリ
メンタ５で＋１されて°゛２″となる。On the other hand, as described above, the immediately preceding write data Q (=1>) is stored in the register 4, and its value is incremented by 1 in the subsequent incrementer 5 to become 0.2''.

この“２′′になった値が第３図（ニ）に示づデータＱ
として再びコンパレータ６及びマルチプレクサ７に与え
られる。コンパレータ６はデータＰ（＝２５５＞とデー
タＱ（＝２＞を比較し、その比較の結果によりセレクト
信号Ｓをマルチプレクサ７に与える。マルチプレクサ７
は、セレクト信号Ｓによって小さい方のデータＱをセレ
クトしてデータバスＤＢにのせる。データバスＤＢ上に
確立したデータＱ（ｌ込みデータ）は時刻ｔ５における
ビデオクロックの立上りで画像メモリ１に書込まれる。This value of “2'' is the data Q shown in Figure 3 (d).
The signal is again applied to the comparator 6 and the multiplexer 7. Comparator 6 compares data P (=255> and data Q (=2>), and provides a select signal S to multiplexer 7 based on the comparison result. Multiplexer 7
selects the smaller data Q by the select signal S and puts it on the data bus DB. Data Q (1-input data) established on data bus DB is written into image memory 1 at the rising edge of the video clock at time t5.

なお、マルチプレクサ７は、画像メモリ１からの続出し
データと自己の出力データ同志が直接繋がらないよう、
ビデオクロックの後半のみデータバス上に書込みデータ
を出力している。Note that the multiplexer 7 is designed to prevent the successive output data from the image memory 1 from being directly connected to its own output data.
Write data is output onto the data bus only in the second half of the video clock.

第１図に示す回路は、データの読出し、データの比較、
データの書込みという第４図に示すような繰返しのアル
ゴリズムを１画面全体について行う。この場合において
、画面メモリ１のアドレスは４方向ラスタスキャン回路
２により、第２図に示す４方向について各方向１回ずつ
行う。方向の順序は任意であってよい。また、各走査方
向とも、走査ラインの順序は任意であってよい。例えば
、右方向の走査において、第２図では各走査ラインは上
から下へと移行しているが、逆に下から上でも或いは全
くランダムであってもかまわない。変換時間は、１方向
の画面走査に要する時間を　１／６０秒とすると、その
４倍のＬ／１５秒で仝１５向の距離変換を終了する。従
来のソフトウェア演諒による方式に比較して、極めて高
速に距離変換を行うことができる。The circuit shown in FIG. 1 can read data, compare data,
A repetitive algorithm for writing data as shown in FIG. 4 is performed for the entire screen. In this case, the screen memory 1 is addressed once in each of the four directions shown in FIG. 2 by the four-direction raster scan circuit 2. The order of directions may be arbitrary. Furthermore, the order of the scanning lines may be arbitrary in each scanning direction. For example, in scanning in the right direction, each scan line transitions from top to bottom in FIG. 2, but could alternatively be from bottom to top, or completely randomly. Assuming that the time required to scan the screen in one direction is 1/60 seconds, the conversion time is four times L/15 seconds to complete the distance conversion in 15 directions. Distance conversion can be performed extremely quickly compared to the conventional software recitation method.

第５図は、距離変換アルゴリズムの適用例を示す図であ
る。（イ）は変換前の原形、（ホ）は距離変換終了後の
画象を示し、（ロ）〜（ニ）１よ変換の過程を示してい
る。（ホ）を見ると明らかなように、背景からの距離が
遠ざかるにつれて膣が大きくなり、等高検に類似の距離
変換画像が形成されていることがわかる。FIG. 5 is a diagram showing an example of application of the distance conversion algorithm. (A) shows the original form before conversion, (E) shows the image after distance conversion, and (B) to (D) 1 show the conversion process. As is clear from (e), the vagina becomes larger as the distance from the background increases, and a distance-transformed image similar to the height test is formed.

第６図は、本発明の第２の実施例を示す構成ブロック図
である。図に示１”回路は、データバスを入力専用バス
ＤＢ＋　と出力専用バスＤＢ２に分８！ｔしたものであ
る。このようにすると、データバス上の読出しデータと
書込みデータの所突を避けるためのマルチプレクサ７の
出力コントロールが不要になる。FIG. 6 is a configuration block diagram showing a second embodiment of the present invention. The 1" circuit shown in the figure is one in which the data bus is divided into an input-only bus DB+ and an output-only bus DB2. In this way, in order to avoid collisions between read data and write data on the data bus, The output control of the multiplexer 7 becomes unnecessary.

第７図は、本発明の第３の実施例を示す構成ブロック図
である。図に示す回路は、第１図のインクリメンタ５を
加算回路５′で実現し、関数が＋１だけでなく、加（１
回路５−に入力される濃淡画像データの値りにより、１
クロック前に書込まれた画像データが十にされるように
し、濃度重み付きの距離変換回路を実現したものである
。図に示す回路によれば、加算回路５−に加えられる値
には濃淡画像の濃度値に応じて変化するようになってい
る。従って、澗淡画也データが図に示すように領域によ
って１ｌｉａｒｔＫが異なっている場合でも最適な濃度
重み付きの距離変換を行うことができる。FIG. 7 is a configuration block diagram showing a third embodiment of the present invention. The circuit shown in the figure realizes the incrementer 5 in Figure 1 with an adder circuit 5', and the function is not only +1 but also
1 depending on the value of the grayscale image data input to the circuit 5-.
Image data written before the clock is set to 10, and a distance conversion circuit with density weighting is realized. According to the circuit shown in the figure, the value added to the addition circuit 5- changes according to the density value of the grayscale image. Therefore, even if 1liartK differs depending on the area of the Kantan Painter data as shown in the figure, optimal density weighted distance conversion can be performed.

第８図は、本発明の第４の実施例を示す構成ブロック図
である。図に示す回路は、距離変換回路を汎用の画像演
算器としても使用できるように構成したものである。図
に示す回路は、第１図に示す−コンバレータ６を算術論
理演算ユニット２１で買換し、咋術論理演算ユニット２
１にコンパレート−機能をもたせたものである。２２は
、算術論理演算ユニット２１の演算出力Ｆを受ける３ス
テートバツフ？で、その出力はマルチブレクリ′７と同
様、データバスＤＢに接続されている。このように構成
されｌζ回路の動作を説明すれば、以下のとおりである
。FIG. 8 is a configuration block diagram showing a fourth embodiment of the present invention. The circuit shown in the figure is configured so that the distance conversion circuit can also be used as a general-purpose image arithmetic unit. The circuit shown in FIG. 1 is constructed by replacing the converter 6 shown in FIG.
1 with a comparator function. 22 is a 3-state buffer that receives the calculation output F of the arithmetic and logic unit 21. The output thereof is connected to the data bus DB, similar to the multi-branch controller '7. The operation of the lζ circuit configured in this way will be explained as follows.

先ず、図に示づ回路を距離変換回路として用いる場合は
、３ステートバツフア２２の出力をディスエーブル状態
にしておき、算術論理演算ユニット２１をコンパレータ
として用いる。データ［〕とデータＱの比較結果は、セ
レクト化ｇ　３としてマルチプレク４ｆ　７に入る。該
マルチプレクサ７は、セレクト信号Ｓを受けて、データ
ＰとデータＱの何れか一方を選択してデータバスＤＢ上
に出力する。その他の動作については、第１図に承り実
施例と同様であるので説明は省略する。First, when the circuit shown in the figure is used as a distance conversion circuit, the output of the three-state buffer 22 is disabled, and the arithmetic and logic unit 21 is used as a comparator. The comparison result between data [] and data Q is input to multiplexer 4f7 as selection g3. The multiplexer 7 receives the select signal S, selects either data P or data Q, and outputs the selected data onto the data bus DB. The other operations are the same as those in the embodiment as shown in FIG. 1, so a description thereof will be omitted.

°　次に、図に示す回路を画像演算器として用いる場合
は、３スアートバツフア２２の出力をイネーブル状態に
、マルチプレクサ７の出力をディスエ′　−プル状態に
しておき、算術論理演算ユニット２１を演算器として用
いる。データＰとデータＱは、諒術論理演亦ユニット２
１に入り、該算術論理演算ユニット２１で所定の演算処
理が行われる。演算の結果は出力Ｆとして取出され、３
ステートバツフア２２を介してデータバスＤＢに出力さ
れる。° Next, when using the circuit shown in the figure as an image arithmetic unit, the output of the 3-smart buffer 22 is enabled and the output of the multiplexer 7 is disabled, and the arithmetic and logic unit 21 is used as an arithmetic unit. use Data P and data Q are the rhetorical logic unit 2
1, and predetermined arithmetic processing is performed in the arithmetic and logic unit 21. The result of the operation is taken out as output F, and 3
It is output to the data bus DB via the state buffer 22.

データバスＤＢ上に確立された処理画像データは、画他
メモリ１に書込まれる。、なお、３ステートバツフア２
２の出力は、画像メモリ１にｉＩ込む場合に用いる他、
曲の用途に利用できるようにバス等に出力してもよい。The processed image data established on the data bus DB is written to the image memory 1. , Furthermore, the 3-state buffer 2
The output of 2 is used to input iI into the image memory 1, and
It may also be output to a bus or the like so that it can be used for music purposes.

第９図は、本発明の第５の実施例を示ず構成図である。FIG. 9 is a block diagram showing the fifth embodiment of the present invention.

図に示す回路は、第８図に示す実施例と同様、距離変換
回路を汎用の画像演紳器としても使用できるように構成
したものである。図に示す回路は、第１図に示すマルチ
プレクサ７を論理演算−１ニツト２１で置換し、算術論
理演障ユニット２１にマルチプレクサ機能をもたせたも
のである。The circuit shown in the figure is constructed so that the distance conversion circuit can also be used as a general-purpose image display device, similar to the embodiment shown in FIG. In the circuit shown in the figure, the multiplexer 7 shown in FIG. 1 is replaced with a logic operation unit 21, and the arithmetic logic operation unit 21 is provided with a multiplexer function.

２３は、コンパレータ６の出力と関数指定信号Ｆｕｎｃ
を受け、算術論理演算ユニット２１に関数セレクト信号
ＳＬＴを与える関数指定制御回路である。篩術論ｙｆ！
演算ユニット２１の出力Ｆは、３ステートバツフア２２
を介してデータバスＤ　（３に接続されている。このよ
うに構成されｌζ回路の動作を説明すれば、以下のとお
りである。23 is the output of the comparator 6 and the function designation signal Func
This is a function designation control circuit which receives a function select signal SLT and provides a function select signal SLT to the arithmetic and logic unit 21. Sieve theory yf!
The output F of the arithmetic unit 21 is sent to the 3-state buffer 22
It is connected to the data bus D(3) via the data bus D(3).The operation of the lζ circuit configured in this way will be explained as follows.

先ず、図に示９回路を距離変換回路として用いる場合は
、算術論理演算ユニット２１はｌｌｌ１故指定制御回路
２３からの関ｖｌｔ？レクトイを号ＳＬＴによりマルチ
ブレフナとして動作する。そして、算術論理演算ユニッ
ト２１は、データト）及びデータＱのうち小さい方のデ
ータをデータバスＤＢ上に出力する１、その他の動作に
ついて（よ、第１図に示す実施例と同様であるので、説
明は省略する。First, when the nine circuits shown in the figure are used as a distance conversion circuit, the arithmetic and logic unit 21 inputs the function vlt? The rectoy operates as a multi-brevner with the SLT. The arithmetic and logic operation unit 21 outputs the smaller of data (data) and data (Q) onto the data bus DB, and other operations are similar to those in the embodiment shown in FIG. Explanation will be omitted.

次に、図に示す回路を画像演の器として用いる場合はコ
ンパレータ６の動作は無視され、関数指定制御回路２３
は関数指定信号Ｆｕｎｃを受けて、Ｃ■１理演亦ユニッ
ト２１に関数セレクト化＞５．　ＳＬＴを与える。０術
論理演等ユニット２１は、データＰ及びデータＱを入力
して、関数セレクト信号Ｓ　Ｌ−Ｔに従った所定の演算
処理を行う。演算の結果は、３ステートバツフア２２を
介してデータバスＤＢに出力される。データバスＩ）　
Ｂ上に確立された処理画像データは、画（象メモリ１に
書込まれる。Next, when the circuit shown in the figure is used as an image rendering device, the operation of the comparator 6 is ignored, and the function specification control circuit 23
receives the function designation signal Func and selects the function in the C1 physical performance unit 21>5. Give SLT. The zero arithmetic logic unit 21 receives data P and data Q and performs predetermined arithmetic processing according to the function select signal SLT. The result of the calculation is output to the data bus DB via the 3-state buffer 22. data bus I)
The processed image data established on B is written to the image memory 1.

なお、第８図、第９図における実施例においては、イン
クリメンタとしてルックアップテーブル５′を用い、＋
１の加算だけではなく、定数倍、２乗、絶対（ぽ１等、
種々の゛１人力変換関数として動作させることができる
。In the embodiments shown in FIGS. 8 and 9, a lookup table 5' is used as an incrementer, and +
Not only addition of 1, but also constant multiplication, squaring, absolute (Po1, etc.)
It can be operated as a variety of manual conversion functions.

第１０図は、本発明の第６の実施例を示を構成ブロック
図である。図に示づ回路は、コンパレータ６の比較結果
を、別途設置〕だ２１ｉｉｊ画像メモリ３１に占込める
ようにして、距離変換された画像データから骨格点も求
めることができるようにしたものである。ここで骨格点
とは、「その点の距離変換データが、隣接する点のどの
データよりも小さくない」という条ｅトを満たす点をい
う。画像メモリは、４方向ラスタスキャン回路２（図示
せず）により４方向にスキャンされる。２圃画像メモリ
３１は、スキャン方向に対応してＢ　Ｍ　ｏから８Ｍ３
までの内分割されたメモリから構成されている。FIG. 10 is a block diagram showing a sixth embodiment of the present invention. The circuit shown in the figure allows the comparison results of the comparator 6 to be loaded into a separately installed image memory 31, so that skeleton points can also be determined from distance-converted image data. Here, the skeleton point refers to a point that satisfies the condition e that "distance conversion data of that point is not smaller than any data of adjacent points." The image memory is scanned in four directions by a four-way raster scan circuit 2 (not shown). The 2nd field image memory 31 has 8M3 images from BMo to 8M3 corresponding to the scanning direction.
It consists of divided memory.

図に示す実施例においては、インクリメンタ５（第１図
）の代わりにルックアップテーブル（１−０丁）３２を
用いている。コンパレータ６（ま、Ｐ′：Ｑのときに’
ｏ”、ｐ≧Ｑのとぎに“１″なる信号＄−を出力づる。In the illustrated embodiment, a look-up table (1-0) 32 is used in place of the incrementer 5 (FIG. 1). Comparator 6 (Well, when P':Q'
When p≧Q, a signal $- of “1” is output.

このように構成された回路の動作を説明すれは、以下の
とおりである。The operation of the circuit configured as described above will be explained as follows.

まず、前述の操作により距離変換を行う１．この時、Ｌ
ＵＴ３２の関数は＋１９画像メモリ１はリードモディフ
ァイライト（Ｗ　Ｅ　＋ｔビデオクロックにより制御さ
れる）で動作させる。次に、ＬＵＴ３２の関数を×１１
画像メ〔す１を読出しモードに切換えて骨格点を求める
。即ら、１！）られた！［’！　Ｈｔｌｊｌ変換画像の
入った画像メ七り１を４方向にスギセンして読出し、現
在の点のデータＰと１つ前の点のデータＱをコンパレー
タ６で比較し、この比較結果（Ｏまたは１）をスキャン
方向毎に２値画象メモリＢ　Ｍ　ｏ〜Ｂ　Ｍ　３に９１
込む。そしてこの４面のデータの論理積をとり、結果が
１の点が骨格点を示すことになる。なお、このとき、マ
ルチブレフナ７はディスエーブル状態である。First, perform distance conversion using the operations described above.1. At this time, L
The function of UT32 is +19 Image memory 1 is operated with read-modify-write (controlled by W E +t video clock). Next, the function of LUT32 is ×11
The image frame 1 is switched to read mode and skeleton points are determined. Immediately, 1! ) Got it! ['! The image menu 1 containing the Htljl converted image is scanned and read out in four directions, the data P of the current point and the data Q of the previous point are compared with the comparator 6, and the comparison result (O or 1) is read out. 91 to binary image memory B M o to B M 3 for each scanning direction.
It's crowded. Then, the data of these four planes are logically ANDed, and the point where the result is 1 indicates the skeleton point. Note that, at this time, the multi-brevener 7 is in a disabled state.

また、Ｌ　Ｕ　Ｔ　３２について、関数を→−１（距離
変換時）から×１（骨格点抽出時）への切換えは、関数
テーブルの内容を書換えてもよいし、＋１用と×１用の
１３ｔｌ数を予め別のページに占込んでおいて、ページ
指定を切換えるようにしてもよい。また、ルックアップ
テーブルの代わりに＋１と×１の両方の演掠が可能なｐ
術論理演算ユニット（ＡＬＵ）を用いてもよい。図にお
いては、説明を分かりやす（するため、２値画像メモリ
３１としては４画面公示したが、順次論理積をとってそ
の結果を占込むリードモディファイライトを２１直画像
メモリ３１に対して行えば１画面分だ１プで済ませるこ
とができる。Also, for LUT32, switching the function from →-1 (during distance conversion) to ×1 (during skeleton point extraction) may be done by rewriting the contents of the function table, or by changing the function for +1 and ×1. The 13tl number may be assigned to another page in advance and the page designation may be switched. Also, instead of a lookup table, p can be used for both +1 and ×1 operations.
An algorithmic logic unit (ALU) may also be used. In the figure, four screens are shown for the binary image memory 31 in order to make the explanation easier to understand. One screen can be filled with one tap.

前述の説明（特に第１図の実施例）においては、データ
Ｑとして１クロック１ｎのデータに＋１を加締してデー
タＱと覆る場合を例にとったが、本発明はこれに限る必
要はなく加算するＩｊ’ｆは任意の定数Ｒであってよい
。また、距離変換づ゛べぎ物体の数も１個である必要は
なく、任意の故であってよい。また、回路全体の同期を
とる同期クロックは、ビデオクロックに限る必要はなく
、各回路要ＺＱのデータ遅延を考慮して会適なスピード
のクロックを使用してもよい。In the above explanation (particularly the embodiment shown in FIG. 1), an example was taken in which the data of 1 clock 1n is added to data Q by +1, but the present invention does not need to be limited to this. Ij'f, which is added without any difference, may be any constant R. Further, the number of objects to be converted during distance conversion does not need to be one, and may be any number. Further, the synchronization clock for synchronizing the entire circuit is not limited to the video clock, and a clock having an appropriate speed may be used in consideration of the data delay of each circuit ZQ.

（発明の効果） 以上詳細に説明したように、本箱１の発明によれば距離
変換アルゴリズムを、ラスタスＷｔ−ンにＪ、る繰返し
演算に分解し、この演（πを専用のハードウェアで実現
することにより、従来コンビ１−タ（ノイマン形）で多
大の時間を要していた距離変換動作が、ビデオレート（
１／６０秒）の４倍の時間、即ら、１　、／　１５秒で
行うことができる。更に本発明によれば、第１の発明に
若干の回路を付加するだけで高速路ρＪ１変換に加えて
、１口度重み何さの距離変換や、汎用の画像演いや骨格
点の抽出等を行うことのできる距離変換回路を実現する
ことができる。(Effects of the Invention) As explained in detail above, according to the invention in Bookcase 1, the distance conversion algorithm is decomposed into the iterative operation of raster Wt-n, and this operation (π is calculated using dedicated hardware. By realizing this, the distance conversion operation, which previously took a lot of time with a combinator (Neumann type), can be performed at a video rate (
1/60 seconds), i.e., 1/15 seconds. Furthermore, according to the present invention, by simply adding a few circuits to the first invention, in addition to expressway ρJ1 conversion, it is possible to perform distance conversion with 1 mouth degree weight, general-purpose image rendering, skeleton point extraction, etc. It is possible to realize a distance conversion circuit that can perform the following steps.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例を示す］ｉ１１成ブロック図
、第２図はスキャン方向を示寸図、第３図は各部の動作
を示づタイミングチャート、第４ジ１（よ距離変換アル
ゴリズムを説明づるための図、第５図は距トミ１変換ア
ルゴリズムの適用例を示す図、第６図乃至第１０図は本
発明の他の実施例を示す図、第１１図は距離変換された
画倣例を示づ図である。 １・・・画像メモリ ２・・・４ｈ向クラスタスキ１Ｐン路 ３・・・トーランスペアレントラツチ ４・・・レジスタ　　　　　５・・・インクリメンタ５
′・・・ｊＪロｃネ回路　　　　６・・・コンパレータ
７・・・マルチプレクサ ２１・・・算トドｉ論理演算ユニット ２２・・・３ステートバツフア ２３・・・関数指定制御回路 ３１・・・２１直画像メモリ　３２・・・ＬＵＴＢ　ｌ
’ＶＩ　ｏ〜ＢＭ！・・・メモリＤＢ、ＤＢ＋　、ＤＢ
２・・・データバス篇２図 諮６回 ５′；加曽回路Figure 1 shows an embodiment of the present invention; Figure 2 is a dimensional diagram showing the scanning direction; Figure 3 is a timing chart showing the operation of each part; Figure 5 is a diagram for explaining the algorithm, Figure 5 is a diagram showing an example of application of the distance-to-mi 1 conversion algorithm, Figures 6 to 10 are diagrams illustrating other embodiments of the present invention, and Figure 11 is a diagram showing an application example of the distance conversion algorithm. 1... Image memory 2... 4h direction cluster scan 1P path 3... Torrance parent latch 4... Register 5... Incrementer 5
'...JJ Rocne circuit 6...Comparator 7...Multiplexer 21...Calculation and i logic operation unit 22...3-state buffer 23...Function specification control circuit 31...21 Direct image memory 32...LUTB l
'VI o~BM! ...Memory DB, DB+, DB
2... Data bus version 2 figure consultation 6th episode 5'; Kaso circuit

Claims (4)

【特許請求の範囲】[Claims] （１）画像データが格納された画像メモリを４方向にラ
スタスキャンし、それぞれの方向の場合において、同期
クロックの前半で読出したデータと１クロック前に画像
メモリに書込まれたデータに定数にを加えた値とを比較
し、小さい方のデータを同期クロックの後半で画像メモ
リに書込む操作を行うようにしたことを特徴とする距離
変換回路。(1) Raster scan the image memory in which image data is stored in four directions, and in each direction, the data read in the first half of the synchronous clock and the data written to the image memory one clock ago are set to a constant value. A distance conversion circuit is characterized in that the data of the smaller one is compared with the added value of the synchronous clock, and the smaller data is written into the image memory in the second half of the synchronous clock. （２）画像データが格納された画像メモリを４方向にラ
スタスキャンし、それぞれの方向の場合において、同期
クロックの前半で読出したデータと１クロック前に画像
メモリに書込まれたデータに濃淡画像の濃度値に応じた
定数にを加えた値とを比較し、小さい方のデータを同期
クロックの後半で画像メモリに書込む操作を行うように
したことを特徴とする距離変換回路。(2) Raster scan the image memory in which image data is stored in four directions, and in each direction, a grayscale image is created between the data read in the first half of the synchronous clock and the data written to the image memory one clock ago. A distance conversion circuit is characterized in that it compares a value obtained by adding a constant corresponding to a density value of , and writes the smaller data to an image memory in the latter half of a synchronous clock. （３）画像データが格納された画像メモリを４方向にラ
スタスキャンし、それぞれの方向の場合において、同期
クロックの前半で読出したデータと１クロック前に画像
メモリに、書込まれたデータに定数にを加えた値とを比
較し、小さい方のデータを同期クロックの後半で画像メ
モリに書込む操作を行うと共に、前記２つの比較データ
の画像演算も行うことができるように構成したことを特
徴とする距離変換回路。(3) Raster scan the image memory in which image data is stored in four directions, and in each direction, set a constant to the data read in the first half of the synchronous clock and the data written to the image memory one clock ago. is compared with the sum of the data, and writes the smaller data to the image memory in the latter half of the synchronized clock, and is also configured to perform image calculations on the two comparison data. distance conversion circuit. （４）画像データが格納された画像メモリを４方向にラ
スタスキャンし、それぞれの方向の場合において、同期
クロックの前半で読出したデータと１クロック前に画像
メモリに書込まれたデータに定数にを加えた値とを比較
し、小さい方のデータを同期クロックの後半で画像メモ
リに書込む操作を行うと共に、前記比較の結果を２値化
データとして各方向ごとにメモリに記憶しておき、各メ
モリの記憶データの論理積をとることにより画像の骨格
点も算出できるように構成したことを特徴とする距離変
換回路。(4) Raster scan the image memory in which image data is stored in four directions, and in each direction, the data read in the first half of the synchronous clock and the data written to the image memory one clock ago are set to a constant value. , and the smaller data is written into the image memory in the second half of the synchronization clock, and the result of the comparison is stored as binarized data in the memory for each direction, A distance conversion circuit characterized in that it is configured to be able to calculate a skeleton point of an image by taking a logical product of data stored in each memory.