JPS6188674A - Picture display device - Google Patents

Abstract

PURPOSE:To input directly a digital external signal from a personal computer by providing a means selecting and inputting the digital external input signal corresponding to 1-bit of an output of an A/D converter. CONSTITUTION:A primary color video signal R is a digital signal via an A/D converter 43 and inputted to a latch group via an output line 44 and a tri-state buffer 48. On the other hand, the digital external signal REXT from a personal computer is inputted to the said latch group via a white balance setting switch 50 and a tri-state buffer 49. The tri-state buffers 48, 49 are controlled by an input switching signal SW1. The input signal bit is selected by a white balance set switch 50 to set an optional bit in response to the digital input thereby eliminating an unnecessary bit.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スクリーン上の画面を垂直方向に複数の区分
に分割したときのそれぞれの区分毎に電子ビームを発生
させ、各区分毎にそれぞれの電子ビームを垂直方向に偏
向して複数のラインを表示し、全体としてテレビジョン
画像を表示する装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention generates an electron beam for each division when a screen on a screen is vertically divided into a plurality of divisions, and generates an electron beam for each division. The present invention relates to an apparatus for displaying a plurality of lines by vertically deflecting a beam to display a television image as a whole.

従来例の構成とその問題点 従来、カラーテレビジョン画像表示用の表示素子として
は、ブラウン管が主として用いられているが、従来のブ
ラウン管では画面の大きさに比し。Conventional configuration and its problems Conventionally, cathode ray tubes have been mainly used as display elements for displaying color television images, but conventional cathode ray tubes have a large screen size.

て奥行きが非常に長く、薄型のテレビジョン受像機を作
成することは不可能であった。また、平板状の表示素子
として最近ＥＬ表示素子、プラズマ表示装置、液晶表示
素子等が開発されているが。It was impossible to create a thin television receiver with such a long depth. Furthermore, as flat display elements, EL display elements, plasma display devices, liquid crystal display elements, etc. have recently been developed.

いずれも輝度、コントラスト、カラー表示等の性能の面
で不充分であり、実用化されるには至っていない。All of them are insufficient in terms of performance such as brightness, contrast, and color display, and have not yet been put into practical use.

そこで電子ビームを用いて平板状の表示装置を達成する
ものとして、本出願人は特願昭５６−２０６１８号（特
開昭５７−１３５５９０号公報）により、新規な表示装
置を提案した。Therefore, the present applicant proposed a new display device in Japanese Patent Application No. 56-20618 (Japanese Unexamined Patent Publication No. 57-135590) to achieve a flat display device using electron beams.

これは、スクリーン上の両面を垂直方向に複数の区分に
区分したときのそれぞれの区分毎に電子ビームを発生さ
せ、各区分毎にそれぞれの電子ビームを垂直方向に偏向
して複数のラインを表示し、全体としてテレビジョン画
像を表示するものである。This method generates an electron beam for each section when both sides of the screen are vertically divided into multiple sections, and displays multiple lines by deflecting each electron beam vertically for each section. However, it displays a television image as a whole.

まず、ここで用いられる画像表示素子の基本的な一構成
例を第１図に示して説明する。この表示素子は、後方か
ら前方に向って順に、背面電極（１）、ビーム源として
の線陰極（２）、垂直集束電極（３）、垂直偏向電極（
４）、ビーム電流制御電極（５）。First, a basic configuration example of the image display element used here will be explained with reference to FIG. This display element consists of, in order from the back to the front, a back electrode (1), a line cathode (2) as a beam source, a vertical focusing electrode (3), and a vertical deflection electrode (
4), beam current control electrode (5).

水平集束電極（６）、水平偏向電極（７）、ビーム加速
　　　　　１電極（８）およびスクリーン板（９）が配
置されて構成され、これらが扁平なガラスバルブ（図示
せず）の真空になされた内部に収納されており、垂直偏
向電極（４）とビーム電流制御電極（５）の間に必要に
応じて第２の垂直集束電極もしくは前置垂直集束電極と
しての補助電極（３′）を配置することもある。A horizontal focusing electrode (6), a horizontal deflection electrode (7), a beam acceleration electrode (8), and a screen plate (9) are arranged and configured, and these are made into a vacuum of a flat glass bulb (not shown). An auxiliary electrode (3') as a second vertical focusing electrode or a pre-vertical focusing electrode is arranged between the vertical deflection electrode (4) and the beam current control electrode (5) as necessary. Sometimes I do.

ビーム源としての線陰極（２）は水平方向に線状に分布
する電子ビームを発生するように水平方向に張架されて
おり、かかる線陰極（２）が適宜間隔を介して垂直方向
に複数本（図では（２ａ）〜（２ｄ）の４本のみ示して
いる）設けられている。この従来例では１５本設けられ
ているものとする。それらを（２ａ）〜（２ｏ）とする
。これらの線陰極（２）はたとえば１０〜２０μφのタ
ングステン線の表面に熱電子放出用の酸化物陰極材料が
塗着さ゛れて構成されている。そして、これらの線陰極
（２ａ）〜（２０）は電流が流されることにより熱電子
ビームを発生しうるように加熱されており、後述するよ
うに、上記の線陰極（２ａ）から順に一定時間ずつ電子
ビームを放出するように制御される。背面電極（１）は
、その−゛定時間−子ビームを放出すべく□制御される
線陰極以外の他の線陰極からの電子ビームの発生を抑止
し、かつ、発生された電子ビームを前方向だけに向けて
押し出す作用をする。この背面電極（１）はガラスバル
ブの後壁の内面に付着された導電材料の塗膜によって形
成されていそもよい。また、これら背面電極（１）と線
陰極（２）とのかわりに、面状の電子ビーム放出陰極を
用いてもよい。A line cathode (2) serving as a beam source is stretched horizontally so as to generate an electron beam distributed linearly in the horizontal direction, and a plurality of line cathodes (2) are arranged vertically at appropriate intervals. Books (only four books (2a) to (2d) are shown in the figure) are provided. In this conventional example, it is assumed that 15 pieces are provided. Let them be (2a) to (2o). These wire cathodes (2) are constructed by coating the surface of a tungsten wire with a diameter of 10 to 20 μΦ with an oxide cathode material for thermionic emission. These line cathodes (2a) to (20) are heated so as to generate a thermionic beam by passing an electric current through them, and as described later, the line cathodes (2a) to (20) are heated sequentially for a certain period of time. It is controlled to emit an electron beam at a time. The back electrode (1) suppresses the generation of electron beams from line cathodes other than the line cathode controlled to emit the child beam for a fixed period of time, and forwards the generated electron beams. It acts to push out only in one direction. This back electrode (1) may be formed by a coating of electrically conductive material applied to the inner surface of the rear wall of the glass bulb. Moreover, a planar electron beam emitting cathode may be used instead of the back electrode (1) and the linear cathode (2).

垂直集束電極（３）は線陰極（２ａ）〜（２０）のそれ
ぞれと対向する水平方向に長いスリット（１０）を有す
る導電板（１１）であり、線陰極（２）から放出された
電子ビームをそのスリット（１０）を通して取り出し、
かつ、垂直方向に集束させる。水平方向１ライン分（３
６８絵素分）の電子ビームを同時に取り出す。図では、
そのうちの水平方向の１区分のもののみを示している。The vertical focusing electrode (3) is a conductive plate (11) having a horizontally long slit (10) facing each of the line cathodes (2a) to (20), and collects the electron beam emitted from the line cathode (2). taken out through the slit (10),
and vertically focused. 1 horizontal line (3
68 picture elements) of electron beams are taken out at the same time. In the diagram,
Of these, only one section in the horizontal direction is shown.

スリット（１０）は途中に適宜の間隔で桟が設けられて
いてもよく、あるいは、水平方向に小さい間隔（はとん
ど接する程度の間隔）で多数個数べて設けられた貫通孔
の列で実質的にスリットとして構成されてもよい。補助
電極（３’）　　’は第２の垂直集束電極として配置さ
れる場合の形状は前述の垂直集束電極（３）と同様の構
造であり、また前置水平集束電極として配置される場合
は後述の水平集束電極（６）と同様の構造となる。The slits (10) may be provided with crosspieces at appropriate intervals in the middle, or may be a row of through holes provided in large number at small intervals in the horizontal direction (intervals that are almost touching). It may be configured substantially as a slit. When the auxiliary electrode (3')' is arranged as a second vertical focusing electrode, its shape is similar to the vertical focusing electrode (3) described above, and when it is arranged as a front horizontal focusing electrode, it has the same structure as described below. The structure is similar to that of the horizontal focusing electrode (6).

垂直偏向、電極（４）は上記スリット（１０）のそれぞ
れの中間の位置に水平方向にして複数個配置されており
、それぞれ、絶縁基板（１２）の上面と下面とに導電体
（１３）　（１３’）が設けられたもので構成されてい
る。そして、相対向する導電体（１３）　（１３’　）
の間に垂直偏向用電圧が印加され、電子ビームを垂直方
向に偏向する。この従来例では、一対の導電体（１３）
　（１３’　）によって１本の線陰極（２）からの電子
ビームを垂直方向に１６ライン分の位置に偏向する。そ
して１６個の垂直偏向電極（４）によって１５本の線陰
極（２）のそれぞれに対応する１５対の導電体対が構成
され、結局、スクリーン（９）上に２４０本の水平ライ
ンを描くように電子ビームを偏向する。A plurality of vertical deflection electrodes (4) are arranged horizontally at intermediate positions between the slits (10), and conductors (13) ( 13'). And opposing conductors (13) (13')
A vertical deflection voltage is applied between them to deflect the electron beam in the vertical direction. In this conventional example, a pair of conductors (13)
(13') deflects the electron beam from one line cathode (2) vertically to a position corresponding to 16 lines. The 16 vertical deflection electrodes (4) constitute 15 conductor pairs corresponding to each of the 15 line cathodes (2), so that 240 horizontal lines are drawn on the screen (9). Deflect the electron beam to

次に、制御電極（５）はそれぞれが垂直方向に長いスリ
ット（１４）を有する導電板（１５）で構成されており
、所定間隔をあけて水平方向に複数個並設されている。Next, the control electrodes (5) are composed of conductive plates (15) each having a long slit (14) in the vertical direction, and a plurality of control electrodes (5) are arranged in parallel in the horizontal direction at a predetermined interval.

　この従来例では１８４本の制御電極用導電板（１５−
１）〜（１５−ｎ）が設けられている。（図では９本の
み示している）。この制御電極（５）はそれぞれが電子
ビームを水平方向に２絵素分ずつに区分して取り出し、
かつその通過量をそれぞれの絵素を表示するための映像
信号に従って制御する。従って、制御電極（５）用導電
板（１，５−１）〜（１５−ｎ）を１８４本設ければ水
平１ライン分当り３６８絵素を表示することができる。In this conventional example, 184 conductive plates for control electrodes (15-
1) to (15-n) are provided. (Only 9 lines are shown in the figure). Each of the control electrodes (5) divides the electron beam horizontally into two picture elements and extracts it.
And the amount of passage thereof is controlled according to the video signal for displaying each picture element. Therefore, if 184 conductive plates (1, 5-1) to (15-n) for the control electrode (5) are provided, 368 pixels can be displayed per horizontal line.

また、映像をカラーで表示するために、各絵素はＲ，Ｇ
、Ｂの３色の蛍光体で表示することとし、各制御電極（
５）には２絵素分のＲ２Ｏ，Ｂの各映像信号が順次加え
られる。また、１８４本の制御電極（５）用導電板（１
５−１）〜（１５−ｎ）のそれぞれには１ライン分の１
８４組（１組あたり２絵素）の映像信号が同時に加えら
れ、１ライン分の映倫が一時に表示される。In addition, in order to display images in color, each picture element is R, G.
, B, and each control electrode (
5), R2O and B video signals for two picture elements are sequentially added. In addition, conductive plates (1
5-1) to (15-n) each has one line worth of
84 pairs of video signals (2 picture elements per pair) are applied simultaneously, and one line of video signals is displayed at once.

水平装束電極（６）は制御電極（５）のスリット（１４
）と相対向する垂直方向に長い複数本（１８４本）のス
リット（１６）を有する導電板（１７）で構成され、水
平方向に区分されたそれぞれの絵素毎の電子ビームをそ
れぞれ水平方向に集束して細い電子ビームにする。The horizontal loading electrode (6) is connected to the slit (14) of the control electrode (5).
) is composed of a conductive plate (17) having a plurality of vertically long slits (16) facing each other, and the electron beam for each pixel divided horizontally is transmitted horizontally. Focus into a narrow beam of electrons.

水平偏向電極（７）は−１１記スリツト（１６）のそれ
ぞれの両側の位置に垂直方向にして複数本配置された導
電板（１８）　（１８’　）で構成されており、それぞ
れの電極（１８）（１８’）に６段階の水平偏向用電圧
が印加されて、各絵素毎の電子ビームをそれぞれ水平方
向に偏向し、スクリーン（９）」−で２組のＲ，Ｇ。The horizontal deflection electrode (7) is composed of a plurality of conductive plates (18) (18') arranged vertically on both sides of the slit (16) marked -11. ) (18') is applied with six levels of horizontal deflection voltage to deflect the electron beam for each picture element in the horizontal direction.

Ｂの各蛍光体を順次照射して発光させるようにする。そ
の偏向範囲は、この従来例では各電子ビーム毎に２絵素
分の幅である。Each phosphor of B is sequentially irradiated to emit light. In this conventional example, the deflection range is a width of two picture elements for each electron beam.

加速電極（８）は垂直偏向電極（４）と同様の位置に水
平方向にして設けられた複数個の導電板（１９）で構成
されており、電子ビームを充分なエネルギーでスクリー
ン（９）に衝突させるように加速する。The accelerating electrode (8) is composed of a plurality of conductive plates (19) installed horizontally in the same position as the vertical deflection electrode (4), and it directs the electron beam to the screen (9) with sufficient energy. Accelerate to cause a collision.

スクリーン（９）は電子ビームの照射によって発光され
る蛍光体（２０）がガラス板（２１）の裏面に塗布され
、また、メタルバック層（図示せず）が付加されて構成
されている。蛍光体（２０）は制御電極（５）の１つの
スリット（１４）に対して、すなわち水平方向に区分さ
れた各１本の電子ビームに対して、Ｒ２Ｏ，Ｂの３色の
蛍光体が２対ずつ設けられており、垂直方向にストライ
プ状に塗布されている。第１図中でスクリーン（９）に
記入した破線は複数本の線陰極（２）のそれぞれに対応
して表示される垂直方向での区分を示し、２点鎖線は複
数本の制御電極（５）のそれぞれに対応して表示される
水平方向での区分を示す。これら両者で仕切られた１つ
の区画には、第２図に拡大して示すように、水平方向で
は２絵素分のＲ，Ｇ、Ｂの蛍光体（２０）があり、垂直
方向では１６ライン分の幅を有している。１つの区画の
大きさは、たとえば、水平方向がＩＩｍ、垂直方向が９
ｍｎである。The screen (9) is constructed by applying a phosphor (20) that emits light when irradiated with an electron beam to the back surface of a glass plate (21), and adding a metal back layer (not shown). The phosphor (20) has two phosphors of three colors R2O and B for one slit (14) of the control electrode (5), that is, for each one electron beam divided in the horizontal direction. They are provided in pairs and are applied in vertical stripes. In FIG. 1, the broken lines drawn on the screen (9) indicate vertical divisions displayed corresponding to the plurality of line cathodes (2), and the two-dot chain lines indicate the divisions in the vertical direction that are displayed corresponding to the plurality of line cathodes (2). ) shows the horizontal divisions displayed corresponding to each of them. As shown in the enlarged view in Figure 2, one section partitioned by these two has R, G, and B phosphors (20) for two pixels in the horizontal direction, and 16 lines in the vertical direction. It has a width of 30 minutes. The size of one section is, for example, IIm in the horizontal direction and 9 in the vertical direction.
It is mn.

＝８− なお、第１図においては、わかり易くするために水平方
向の長さが垂直方向に対して非常に大きく引き伸ばして
描かれている点に注意されたい。=8- It should be noted that in FIG. 1, the length in the horizontal direction is greatly expanded relative to the length in the vertical direction for the sake of clarity.

また、この従来例では１本の制御電極（５）すなわち１
本の電子ビームに対して、Ｒ，Ｇ、Ｂの蛍光体（２０）
が２絵素分の１対のみ設けられているが、もちろん、１
絵素あるいは３絵素以上設けられていてもよく、その場
合には制御電極（５）には１絵素あるいは３絵素以上の
ためのＲ，Ｇ、Ｂ映像信号が順次加えられ、それと同期
して水平偏向がなされる。Moreover, in this conventional example, one control electrode (5), that is, one
For the electron beam of the book, R, G, B phosphors (20)
is provided for only one pair for two picture elements, but of course, one
A picture element or three or more picture elements may be provided, and in that case, R, G, and B video signals for one picture element or three or more picture elements are sequentially applied to the control electrode (5), and synchronized with the R, G, and B video signals for one picture element or three or more picture elements. horizontal deflection.

次に、この表示素子にテレビジョン映像を表示するため
の駆動回路の基本構成および各部の波形を第３図に示し
て説明する。最初に、電子ビームをスクリーン（９）に
照射してラスターを発光させるための駆動部分について
説明する。Next, the basic configuration and waveforms of each part of a drive circuit for displaying television images on this display element will be explained with reference to FIG. First, a driving portion for irradiating the screen (9) with an electron beam to emit raster light will be explained.

電源回路（２２）は表示素子の各電極に所定のバイアス
電圧（動作電圧）を印加するための回路で、背面電極（
１）には−■□、垂直集束電極（３）には■３、補助電
極（３′）にはｖ３′、水平集束電極（６）にはＶい加
速電極（８）にはｖ、ｌ、スクリーン（９）にはｖ９の
直流電圧を印加する。The power supply circuit (22) is a circuit for applying a predetermined bias voltage (operating voltage) to each electrode of the display element.
-■□ for 1), ■3 for the vertical focusing electrode (3), v3' for the auxiliary electrode (3'), V for the horizontal focusing electrode (6), v, l for the accelerating electrode (8). , a DC voltage of v9 is applied to the screen (9).

次に、入力端子（２３）にはテレビジョン信号の複合映
像信号が加えられ、同期分離回路（２４）で垂直同期信
号■と水平同期信号Ｈとが分離抽出される。Next, a composite video signal of a television signal is applied to the input terminal (23), and a vertical synchronizing signal (2) and a horizontal synchronizing signal (H) are separated and extracted in a synchronization separation circuit (24).

垂直偏向駆動回路（４０）は、垂直偏向用カウンタ（２
５）、垂直偏向信号記憶用のメモリ（２７）、ディジタ
ル−アナログ変換器（３９）　（以下Ｄ−Ａ変換器とい
う）によって構成される。垂直偏向駆動回路（４０）の
入力パルスとしては、第４図に示す垂直同期信号Ｖと水
平同期信号Ｈを用いる。垂直偏向用カウンタ（２５）（
８ビット）は、垂直同期信号Ｖによってリセットされて
水平同期信号Ｈをカウントする。The vertical deflection drive circuit (40) includes a vertical deflection counter (2
5), a memory for vertical deflection signal storage (27), and a digital-to-analog converter (39) (hereinafter referred to as a DA converter). As input pulses to the vertical deflection drive circuit (40), a vertical synchronizing signal V and a horizontal synchronizing signal H shown in FIG. 4 are used. Vertical deflection counter (25) (
8 bits) are reset by the vertical synchronization signal V and count the horizontal synchronization signal H.

この垂直偏向用カウンタ（２５）は垂直周期のうちの垂
直帰線期間を除いた有効走査期間（ここでは２４０Ｈ分
の期間とする）をカウントし、このカウント出力はメモ
リ（２７）のアドレスへ供給される。メモリ（２７）か
らは各アドレスに応じた垂直偏向信号のデータ（ここで
は１０ビット）が出力され、Ｄ−Ａ変換器（３９）で第
４図（第３図（ｂ）　Ｄ　）に示すυ、υ′の垂直偏向
信号に変換される。　この回路では２４０Ｈ分のそれぞ
れのラインに対応する垂直偏向信号を記憶するメモリア
ドレスがあり、１６Ｈ分ごとに規則性のあるデータをメ
モリに記憶させることにより、１６段階の垂直偏向信号
を得ることができる。This vertical deflection counter (25) counts the effective scanning period (in this case, a period of 240H) excluding the vertical blanking period of the vertical period, and this count output is supplied to the address of the memory (27). be done. The memory (27) outputs vertical deflection signal data (10 bits in this case) corresponding to each address, and the D-A converter (39) converts the data to υ shown in FIG. 4 (FIG. 3(b) D). , υ′ is converted into a vertical deflection signal. This circuit has memory addresses for storing vertical deflection signals corresponding to each line for 240H, and by storing regular data in the memory every 16H, it is possible to obtain 16 levels of vertical deflection signals. can.

一方、線陰極駆動回路（２６）は垂直同期信号Ｖと垂直
偏向用カウンタ（２５）の出力を用いて線陰極駆動パル
スａ〜０を作成する。第５図（ａ）は垂直同期信号Ｖ、
水平同期信号Ｈおよび垂直偏向用カウンタ（２５）の下
位５ビットの関係を示す。第５図（ｂ）はこれら各信号
を用いて１６１■ごとの線陰極駆動パルスａ′〜０′を
つくる方法を示す。第５図で、ＬＳＢは最低ビットを示
し、（ＬＳＢ＋１）はＬＳＢより１つ上位のビットを意
味する。On the other hand, the line cathode drive circuit (26) uses the vertical synchronization signal V and the output of the vertical deflection counter (25) to create line cathode drive pulses a to 0. FIG. 5(a) shows the vertical synchronization signal V,
The relationship between the horizontal synchronizing signal H and the lower 5 bits of the vertical deflection counter (25) is shown. FIG. 5(b) shows a method of creating line cathode drive pulses a' to 0' every 161 cm using each of these signals. In FIG. 5, LSB indicates the lowest bit, and (LSB+1) means the bit one higher than the LSB.

最初の線陰極駆動パルスａ″は垂直同期信号Ｖと垂直偏
向用カラン・タ　（２５）の出力（ＬＳＢ＋４）を用い
てＲ−Ｓフリップフロップなどで作成することができ、
線陰極駆動パルスｂ′〜０′はシフトレジスタを用いて
、線陰極駆動パルスａ″を垂直偏向用カウンタ（２５）
の出力（ＬＳＢ＋３）の反転したものをクロックとし転
送することにより得ることができる。この駆動パルスａ
″〜０′は反転されて各パルス期間のみ低電位にされ、
それ以外の期間には約２０ボルトの高電位にされた線陰
極駆動パルスａ〜０に変換され（第３図（ｂ）Ｅ）、各
線陰極（２ａ）〜（２ｏ）に加えられる。The first line cathode drive pulse a'' can be created using an R-S flip-flop or the like using the vertical synchronizing signal V and the output (LSB+4) of the vertical deflection converter (25).
The line cathode drive pulses b' to 0' are transferred to the vertical deflection counter (25) using a shift register, and the line cathode drive pulse a'' is transferred to the vertical deflection counter (25).
This can be obtained by transferring the inverted version of the output (LSB+3) as a clock. This driving pulse a
″~0′ is inverted and made low potential only during each pulse period,
During other periods, the pulses are converted into linear cathode drive pulses a to 0 with a high potential of about 20 volts (FIG. 3(b)E), and are applied to each of the linear cathodes (2a) to (2o).

各線陰極（２ａ）〜（２０）はその駆動パルスａ〜０の
高電位の間に電流が長されて加熱されており、駆動パル
スａ　”　ｏの低電位期間に電子を放出しうるように加
熱状態が保持される。これにより、１５本の線陰極（２
ａ）〜（２ｏ）からはそれぞれに低電位の駆動パルスａ
−ｏが加えられた１６Ｈ期間にのみ電子が放出される。Each line cathode (2a) to (20) is heated by a prolonged current during the high potential of the drive pulses a to 0, and is heated so that it can emit electrons during the low potential of the drive pulse a"o. state is maintained.This allows 15 line cathodes (2
From a) to (2o), a low potential drive pulse a is applied to each of a) to (2o).
Electrons are emitted only during the 16H period when -o is added.

高電位が加えられている期間には、背面電極（１）と垂
直集束電極（３）とに加えられているバイアス電圧によ
って定められた線陰極（２）の位置における電位よりも
線陰極（２ａ）〜（２０）に加えられている高電位の方
がプラスになるために、線陰極（２ａ）〜（２ｏ）から
は電子が放出されない。かくして、線陰極（２）におい
ては、有効垂直走査期間の間に、上方の線陰極（２ａ）
から下方の線陰極（２０）に向って順に１６Ｈ期間ずつ
電子が放出される。放出された電子は背面電極（１）に
より前方の方へ押し出され、垂直集束電極（３）のうち
対向するスリット（１０）を通過し、垂直方向に集束さ
れて、平板状の電子ビームとなる。During periods when a high potential is applied, the line cathode (2a ) to (20) is more positive, so no electrons are emitted from the line cathodes (2a) to (2o). Thus, in the line cathode (2), during the effective vertical scanning period, the upper line cathode (2a)
Electrons are sequentially emitted from the top to the lower line cathode (20) every 16H period. The emitted electrons are pushed forward by the back electrode (1), pass through the opposing slits (10) of the vertical focusing electrode (3), and are focused in the vertical direction to form a flat electron beam. .

次に、線陰極駆動パルスａ〜０と垂直偏向信号υ、υ′
との関係について、第６図を用いて説明する。垂直偏向
信号υ、υ′各線陰極駆動パルスａ〜０の１６Ｈ期間の
間にＩＨ分ずつ変化して１６段階に変化する。垂直偏向
信号υとυ′とはともに中心電圧がｖ４のもので、υは
順次増加し、υ′は順次減少してゆくように、互いに逆
方向に変化するようになされている。これら垂直偏向信
号υとυ′はそれぞれ垂直偏向電極（４）の電極（１３
）と（１３″）に加えられ、その結果、それぞれの線陰
極（２ａ）〜（２ｏ）から発生された電子ビームは垂直
方向に１６段階に偏向され、先に述べたようにスクリー
ン（９）上では１つの電子ビームで１６ライン分のラス
ターを上から順に順次１ライン分ずつ描くように偏向さ
れる。Next, line cathode drive pulses a~0 and vertical deflection signals υ, υ′
The relationship between the two will be explained using FIG. The vertical deflection signals υ, υ' change by IH in 16 steps during the 16H period of each line cathode drive pulse a to 0. The vertical deflection signals υ and υ' both have a center voltage of v4, and are configured to change in opposite directions so that υ increases sequentially and υ' sequentially decreases. These vertical deflection signals υ and υ' are applied to the electrode (13) of the vertical deflection electrode (4), respectively.
) and (13''), and as a result, the electron beams generated from the respective line cathodes (2a) to (2o) are vertically deflected in 16 steps, and as mentioned earlier, the electron beams are applied to the screen (9). At the top, one electron beam is deflected so as to draw a 16-line raster one line at a time from the top.

以上の結果、１５本の線陰極（２ａ）〜（２ｏ）上方の
ものから順に１６１（期間ずつ電子ビームが放出され、
かつ各電子ビームは垂直方向の１５の区分内で上方から
下方に順次１ライン分ずつ偏向されることによって、ス
クリーン（９）−ヒでは上端の第１ライン月から下端の
２４０ライン目まで順次１ライン分ずつ電子ビームが垂
直偏向され、合計２４０ラインのラスターが描かれる。As a result of the above, electron beams are emitted from the 15 line cathodes (2a) to (2o) in order from those above them for each period of 161 (periods).
In addition, each electron beam is deflected one line at a time from the top to the bottom within 15 sections in the vertical direction, so that on the screen (9)-H, the electron beams are deflected one line at a time from the 1st line at the top to the 240th line at the bottom. The electron beam is vertically deflected line by line, and a total of 240 raster lines are drawn.

このように垂直偏向された電子ヒームは制御電極（５）
と水平集束電極（６）とによって水平方向に１８４の区
分に分割されて取り−１１される。第１図ではそのうち
の１区分のものを示している。この電子ビームは各区分
毎に、制御電極（５）によって通過量が制御され、水平
集束電極（６）によって水平方向に集束されて１本の細
い電子ビームとなり、次に述べる水平偏向手段によって
水平方向に６段階に偏向されてスクリーン（９）上の２
絵素分のＲ２Ｏ，Ｂ蛍光光体（２０）に順次照射される
。第２図に垂直方向および水平方向の区分を示す。制御
電極（５）のそれぞれ（１５−１）〜（１５−ｎ）に対
応する蛍光体は２絵素分のＲ，Ｇ、Ｂとなるが説明の便
宜−に、１絵素をＲ□、Ｇ、、Ｂ□とし他方をＲ２，Ｇ
２．　Ｂ２とする。The vertically deflected electron beam is connected to the control electrode (5).
It is horizontally divided into 184 sections by a horizontal focusing electrode (6) and a horizontal focusing electrode (6). Figure 1 shows one of these categories. The amount of this electron beam passing through each section is controlled by a control electrode (5), and is focused horizontally by a horizontal focusing electrode (6) into a single narrow electron beam. 2 on the screen (9).
The R2O and B fluorescent light bodies (20) corresponding to picture elements are sequentially irradiated. FIG. 2 shows the vertical and horizontal divisions. The phosphors corresponding to each of (15-1) to (15-n) of the control electrode (5) are R, G, and B for two picture elements, but for convenience of explanation, one picture element is R, G, and B. G,,B□ and the other R2,G
2. Let's call it B2.

つぎに、水平偏向駆動回路（４１）は、水平偏向用カウ
ンタ（２８）　（１１ビット）、水平偏向信号を記憶し
ているメモリ（２９）、Ｄ−Ａ変換器（３８）から構成
されている。水平偏向駆動回路（４１）の入力パルスは
第７図に示すように垂直同期信号Ｖと水平同期信号Ｈに
同期し、水平同期信号Ｈの６倍のくり返し周波数のパル
ス６Ｈを用いる。水平偏向用カウンタ（２８）は垂直同
期信号■によってリセットされて水平の６倍パルス６Ｈ
をカランｌ−する。この水平偏向用カウンタ（２８）は
Ｌ　Ｈの間に６回、１ｖの間に２４Ｏｆ（Ｘ６／Ｈ＝１
４４０回カウントし、このカウント出力はメモリ（２９
）のアドレスへ供給される。Next, the horizontal deflection drive circuit (41) is composed of a horizontal deflection counter (28) (11 bits), a memory (29) that stores horizontal deflection signals, and a DA converter (38). . As shown in FIG. 7, the input pulses of the horizontal deflection drive circuit (41) are synchronized with the vertical synchronizing signal V and the horizontal synchronizing signal H, and a pulse 6H having a repetition frequency six times that of the horizontal synchronizing signal H is used. The horizontal deflection counter (28) is reset by the vertical synchronization signal ■ and receives the horizontal six times the pulse 6H.
Click the button. This horizontal deflection counter (28) is counted 6 times during LH and 24Of(X6/H=1) during 1V.
It counts 440 times, and this count output is stored in the memory (29
) is supplied to the address.

メモリ（２９）からはアドレスに応じた水平偏向信号の
データ（ここでは８ビット）が出力され、Ｄ　−Ａ変換
器（３８）で、第７図（第３図（ｂ）　Ｃ）に示すり、
ｈ’のような水平偏向信号に変換される。この回路では
５　Ｘ　２４０ライン分のそれぞれに対応する水平偏向
信号を記憶するメモリアドレスがあり、１ラインごとに
規則性のある６個のデータをメモリに記憶させることに
より、ＩＨ期間に６段階波の水平偏向信号を得ることが
できる。The memory (29) outputs horizontal deflection signal data (here, 8 bits) according to the address, and the D-A converter (38) converts it to the data shown in Fig. 7 (Fig. 3 (b) C). ,
It is converted into a horizontal deflection signal such as h'. This circuit has memory addresses for storing horizontal deflection signals corresponding to each of 5 x 240 lines, and by storing 6 pieces of regular data for each line in the memory, 6 step waves can be generated during the IH period. horizontal deflection signals can be obtained.

この水平偏向信号は第７図に示すように６段階に変化す
る一対の水平偏向信号りとｈ′であり、ともに中心電圧
がｖ７のもので、ｈは順次減少し、ｈ′は順次増加して
ゆくように、互いに逆方向に変化する。これら水平偏向
信号り、ｈ’はそれぞれ水平偏向電極（７）の電極（１
８）と（１８’）とに加えられる。その結果、水平方向
に区分された各電子ビームは各水平期間の間にスクリー
ン（９）のＲ，Ｇ。As shown in Fig. 7, this horizontal deflection signal is a pair of horizontal deflection signals ri and h' that change in 6 steps, both of which have a center voltage of v7, where h decreases sequentially and h' increases sequentially. They change in opposite directions as they move forward. These horizontal deflection signals, h' are the electrode (1) of the horizontal deflection electrode (7), respectively.
8) and (18'). As a result, each horizontally segmented electron beam is applied to the R, G of the screen (9) during each horizontal period.

Ｂ、Ｒ，Ｇ、Ｂ　（Ｒ□＝　Ｇｘ、Ｂｘ、Ｒ２−Ｇ２．
Ｂ２）の蛍光体に順次Ｈ／６期間ずつ照射されるように
水平偏向される。かくして、各ラインのラスターにおい
ては水平方向１８４個の各区分毎に電子ビームがＲ□、
　Ｇ１．　Ｂ１．　Ｒ２，Ｇ２．　Ｂ２の各蛍光体（２
０）に順次照射される。B, R, G, B (R□=Gx, Bx, R2-G2.
It is horizontally deflected so that the phosphor of B2) is sequentially irradiated for H/6 periods. Thus, in each line raster, the electron beam is R□,
G1. B1. R2, G2. Each phosphor of B2 (2
0) are sequentially irradiated.

そこで各ラインの各水平区分毎に電子ビームをＲ工、Ｇ
□、Ｂ１．Ｒ２，Ｇ２．Ｂ２の映像信号によって変調す
ることにより、スクリーン（９）の上にカラーテレビジ
ョン画像を表示することができる。Therefore, for each horizontal section of each line, the electron beam is
□, B1. R2, G2. By modulating with the B2 video signal, a color television image can be displayed on the screen (9).

次に、その電子ビームの変調制御部分について説明する
。まず、テレビジョン信号入力端子（２３）に加えられ
た複合映像信号は色復調回路（３０）に加えられ、ここ
で、Ｒ−ＹとＢ−Ｙの色差信号が復調され、Ｇ−Ｙの色
差信号がマトリクス合成され、さらに、それらが輝度信
号Ｙと合成されて、Ｒ２Ｏ，Ｂの各原色信号（以下Ｒ，
Ｇ、Ｂ映像信号という）が出力される。それらのＲ，Ｇ
、Ｂ各映像信号は１８４組のサンプルホールド回路（３
１−］）〜（３１−ｎ）に加えられる。各サンプルホー
ルド回路（３１−１）〜（３１−ｎ）はそれぞれＲ１用
、Ｇ１用、Ｂ１用、Ｒ２用、Ｇ２用、Ｂ２用の６個のサ
ンプルホールド回路を有している。それらのサンプルホ
ールド出力は各々保持用のメモリ（３２−１）〜（３２
−ｎ）に加えられる。Next, the modulation control portion of the electron beam will be explained. First, the composite video signal applied to the television signal input terminal (23) is applied to the color demodulation circuit (30), where the R-Y and B-Y color difference signals are demodulated and the G-Y color difference signal is demodulated. The signals are matrix-synthesized, and further, they are combined with the luminance signal Y to form each primary color signal of R2O and B (hereinafter R,
G, B video signals) are output. Those R,G
, B. Each video signal is processed by 184 sample and hold circuits (3
1-]) to (31-n). Each sample-and-hold circuit (31-1) to (31-n) has six sample-and-hold circuits for R1, G1, B1, R2, G2, and B2. These sample and hold outputs are stored in the holding memories (32-1) to (32-1), respectively.
−n).

一方、基準クロック発振器（３３）はＰＴ、Ｌ（）ニー
ズロックドループ）回路等により構成されており、この
従来例では色副搬送波ｆｓｃの６倍の暴準クロック６ｆ
ｓｃと２倍の基準クロック２ｆＳＣを発生する。その基
準クロックは水平同期信号Ｈに対して常に一定の位相を
有するように制御されている。基準クロック２ｆｓｃは
偏向用パルス発生回路（４２）に加えられ、水平同期信
号Ｈの６倍の信号６ＨとＨ／６ごとの信号切替パルスＩ
”１ｔ　ｇ１＋　ｂｘ＊ｒｚ＋ｇｚ＋ｂｚ（第３図（ｂ
）　Ｂ　）のパルスを得ている。On the other hand, the reference clock oscillator (33) is constituted by a PT, L(needs-locked loop) circuit, etc., and in this conventional example, it is a standard clock 6f which is six times as large as the color subcarrier fsc.
A reference clock 2fSC, which is twice as much as the reference clock 2fSC, is generated. The reference clock is controlled to always have a constant phase with respect to the horizontal synchronizing signal H. The reference clock 2fsc is added to the deflection pulse generation circuit (42), and a signal 6H which is six times the horizontal synchronizing signal H and a signal switching pulse I every H/6 are added.
”1t g1+ bx*rz+gz+bz (Figure 3 (b
) The pulse of B) is obtained.

一方基準クロック６ｆｓｃはサンプリングパルス発生回
路（３４）に加えられ、・ここでシフトレジスタにより
、クロック１周期ずつ遅延されるなどして、水平周期（
６３，５μ５ｅｃ）のうちの有効水平走査期間（約５０
μ５ｅｃ）の間に１１０４個のサンプリングパル“スＲ
１１，Ｇ１１．　Ｂ□１．　Ｒ４２，Ｇ、、、　Ｂ１２
．Ｒ２１，Ｇ２１゜Ｂ２１．Ｒ２□、　Ｇ、２．　Ｂ２
．〜Ｒｎ□、　Ｇｎ、、　Ｂｎｌ、Ｒｎ２゜Ｇｎ、、Ｂ
ｎ２（第３図（ｂ）Ａ）が順次発生され、その後に１個
の転送パルスｔが発生される。このサンプリングパルス
Ｒ□１〜Ｂｎ２は表示すべき映像の１ライン分を水平方
向３６８の絵素に分割したときのそれぞれの絵素に対応
し、その位置は水平同期信号Ｈに対して常に一定になる
ように制御される。On the other hand, the reference clock 6fsc is applied to the sampling pulse generation circuit (34), where it is delayed by one clock period by a shift register, so that the horizontal period (
The effective horizontal scanning period (approximately 50
1104 sampling pulses R during μ5ec)
11, G11. B□1. R42, G,, B12
．． R21, G21°B21. R2□, G, 2. B2
．． ~Rn□, Gn,, Bnl, Rn2゜Gn,, B
n2 (FIG. 3(b) A) are generated sequentially, and then one transfer pulse t is generated. These sampling pulses R□1 to Bn2 correspond to each picture element when one line of the video to be displayed is divided into 368 picture elements in the horizontal direction, and their positions are always constant with respect to the horizontal synchronizing signal H. controlled so that

この１１０４個のサンプリングパルスＲ□１〜Ｂｎ２が
それぞれ１８４組のサンプルホールド回路（３１−１）
〜（３１−ｎ　）に６個ずつ加えられ、これによって各
サンプルホールド回路（３１−１）〜（３１，−ｎ）に
は１ラインを１８４個に区分したときのそれぞれの２絵
素分のＲ□、　Ｇ１．　Ｂｉ、　Ｒ２，Ｇ、、　Ｂ２の
各映像信号が個別にサンプリングされホールドされる。These 1104 sampling pulses R□1 to Bn2 each form 184 sets of sample hold circuits (31-1)
~(31-n), and as a result, each sample-and-hold circuit (31-1) to (31,-n) has 2 picture elements each when one line is divided into 184 pieces. R□, G1. Each video signal of Bi, R2, G, B2 is individually sampled and held.

そのサンプルホールドされた１８４組のＲ１，Ｇ工、　
Ｂ１．Ｒ２゜Ｇ２．Ｂ２の映像信号は１ライン分のサン
プルホールド終了後に１８４組のメモリ　（３２−１）
〜（３２−ｎ）に転送パルスｔによって一斉に転送され
、ここで次の一水平期間の間保持される。この保持され
たＲ工。The 184 sets of R1, G engineering whose samples were held,
B1. R2°G2. The video signal of B2 is stored in 184 sets of memory (32-1) after completing the sample hold for one line.
~(32-n) are transferred all at once by a transfer pulse t, and held here for the next horizontal period. This retained R-work.

Ｇ１．　Ｂ１．　Ｒ２，Ｇ２．　Ｂ、の信号はスイッチ
ング回路（３５−１）〜（３５−ｎ）に加えられる。ス
イッチング回路（３５−１）〜（３５−ｎ）はそれぞれ
がＲ１，Ｇ１．　Ｂ１゜Ｒ２，Ｇ２．Ｂ、の個別冷力端
子とそれらを順次切換えて出力する共通出力端子とを有
するトライステートあるいはアナログゲートにより構成
されたものである。G1. B1. R2, G2. The signal B is applied to switching circuits (35-1) to (35-n). The switching circuits (35-1) to (35-n) each have R1, G1 . B1°R2, G2. It is composed of a tri-state or analog gate having individual cooling power terminals of B and a common output terminal that sequentially switches and outputs them.

各スイッチング回路（３５−１）〜（３５−ｎ）の出力
は１８４組のパルス幅変調（ＰＷＭ）回路（３７−１）
〜（３７−ｎ）に加えられ、ここで、サンプルホールド
されたＲ１．　Ｇ１．’　Ｂ１．　Ｒ２，０２，’Ｂ２
映像信号の大きさに応じて基準パルス信号がパルス幅変
調されて出力される。その基準パルス信号のくり返し周
□期は上記の信号切換パルスｒ□ｖ　ｇｘｔ　ｂｌｖ　
Ｉ”ｚｔｇ２ｖ　ｂｚのパルス幅よりも充分小さいもの
であることが望ましく、たとえば、１：１０〜１　：　
１００程度のものが用いられる。The output of each switching circuit (35-1) to (35-n) is 184 sets of pulse width modulation (PWM) circuits (37-1)
~(37-n), where the sample-held R1. G1. ' B1. R2,02,'B2
The reference pulse signal is pulse width modulated according to the magnitude of the video signal and output. The repetition period of the reference pulse signal is the above signal switching pulse r□v gxt blv
It is desirable that the pulse width is sufficiently smaller than the pulse width of I''ztg2vbz, for example, 1:10 to 1:
About 100 are used.

このパルス幅変調回路（３７−１）〜（３７，−ｎ）の
出力は電子ビームを変調するための制御信号として表示
素子の制御電極（５）の１８４本の導電板（１５−１）
〜（１５−ｎ）にそれぞれ個別に加えられる。各スイッ
チング回路（３５−１）〜（３５−ｎ　）はスイッチン
グパルス発生回路（３６）から加えられるスイッチング
パルスｒ１ｙ　ｇｘｔ　ｂｌｖ　ｒａｙ　ｇ２＊　ｂｚ
によって同時に切換制御される。スイッチングパルス発
生回路（３６）は先述の偏向用パルス発生回路（４２）
からの信号切換パルス　ｒｚｙ　ｇ’１ｅ　ｂｘ＊　ｒ
２ｙ　ｇ２＊　ｂ２によって制御されており、各水平期
間を６分割してＨ／６ずつスイッチング回路（３５−１
）〜（３５−ｎ）を切換え、Ｒ□、Ｇ１．Ｂ□、Ｒ２，
Ｇ、、Ｂ２の各映像信号を時分割して順次出力し、パル
ス幅変調回路（３７−１）〜（３７−ｎ）に供給するよ
うに切換信号ｒ１ｐ　ｇｌｔ　ｂｘｔｒｚ＋　ｇｚｙ　
ｂ２を発生する。The outputs of the pulse width modulation circuits (37-1) to (37, -n) are sent to the 184 conductive plates (15-1) of the control electrode (5) of the display element as a control signal for modulating the electron beam.
~(15-n) are individually added to each. Each switching circuit (35-1) to (35-n) receives a switching pulse r1y gxt blv ray g2* bz applied from a switching pulse generating circuit (36).
Switching is controlled at the same time by The switching pulse generation circuit (36) is the aforementioned deflection pulse generation circuit (42).
Signal switching pulse from rzy g'1e bx* r
2y g2 * b2, each horizontal period is divided into 6 and a switching circuit (35-1
) to (35-n), R□, G1. B□, R2,
A switching signal r1p glt bxtrz+ gzy is used to time-divide and sequentially output each video signal of G, , B2 and supply it to the pulse width modulation circuits (37-1) to (37-n).
Generate b2.

ここで注意すべきことは、スイッチング回路（３５−１
）　〜（３５−ｎ）におけるＲ１．　Ｇ、、　Ｂ１．　
Ｒ２゜Ｇ２．Ｂ２の映像信号の供給切換えと、水平偏向
駆動回路（４１）による電子ビームＲ１，Ｇ１．　Ｂ１
．　Ｒ，。What should be noted here is that the switching circuit (35-1
) to (35-n) R1. G., B1.
R2°G2. B2 video signal supply switching and electron beams R1, G1 . B1
．． R.

Ｇ２ｔＢ２の蛍光体への照射切換え水平偏向とが、タイ
ミングにおいても順序においても完全に一致するように
同期制御されていることである。これにより、電子ビー
ムがＲ１蛍光体に照射されているときにはその電子ビー
ムの照射量がＲ１映像信号によって制御され、Ｇ１．Ｂ
１．Ｒ，、Ｇ２．Ｂ２についても同様に制御されて、各
絵素のＲ１，Ｇ、、Ｂ□。The irradiation switching horizontal deflection of G2tB2 to the phosphor is synchronously controlled so that it completely matches both the timing and the order. As a result, when the electron beam is irradiating the R1 phosphor, the irradiation amount of the electron beam is controlled by the R1 video signal, and the G1. B
1. R,,G2. B2 is similarly controlled, and R1, G, , B□ of each picture element.

Ｒ２＝０２１Ｂ！各蛍光体の発光がその絵素のＲ４，Ｇ
１゜Ｂ、、Ｒ２，Ｇ２．　Ｂ２の映像信号によってそれ
ぞれ制御されることになり、各絵素が入力の映像信号に
従って発光表示されるのである。かかる制御が１ライン
分の１８４組（各２絵素づつ）について同時に行なわれ
て１ライン３６８絵素の映像が表示され、さらに２４０
Ｈ分のラインについて上方のラインから順次行われて、
スクリーン（９）上に１つの映像が表示されることにな
る。R2=021B! The light emission of each phosphor is R4, G of that picture element.
1°B, , R2, G2. Each picture element is controlled by the B2 video signal, and each picture element is displayed by emitting light according to the input video signal. Such control is performed simultaneously for 184 sets (2 picture elements each) for one line, and an image of 368 picture elements per line is displayed, and an image of 368 picture elements for one line is displayed.
The H minute line is performed sequentially from the upper line,
One image will be displayed on the screen (9).

そして、以上の如き諸動作が入力テレビジョン信号の１
フイールド毎に繰り返され、その結果、通常のテレビジ
ョン受像機と同様にスクリーン（９）上に動画のテレビ
ジョン映像が映出される。The above operations are performed on one input television signal.
This is repeated for each field, and as a result, a moving television image is displayed on the screen (9) in the same way as a normal television receiver.

次にサンプルホールド回路を更にくわしく第８図（ａ）
を用いて説明する。ここでは色復調回路（３０）のＲ出
力についてのみ説明するが、Ｒ以外のＧ。Next, we will explain the sample and hold circuit in more detail in Figure 8 (a).
Explain using. Here, only the R output of the color demodulation circuit (30) will be explained, but G other than R.

Ｂ出力も同じ構成であることはむろんである。まず、Ｒ
出力はＡ−Ｄ変換器（４３）でディジタル信号（４４）
に変換される。ここでは６ビットとして説明する。この
６ビット出力（４４）は出力毎に３６８個のラッチ（Ｒ
１ｔ　）　（Ｒ１□）（Ｒ２１）（Ｒ２２）・・・（Ｒ
，□）（Ｒっ２）に入力される。Ａ−Ｄ変換器（４３）
のサンプリングクロックは２ｆｇｃであり、各ラッチ（
Ｒｘ　ｘ　）　（Ｒｘ　２　）（Ｒ２□）　（Ｒ２２）
・・・（Ｒ−１）（Ｒゎ２）のラッチパルスはＲ１１，
Ｒ□２．Ｒ２３，Ｒ２□・・・Ｒｎ１．ＲＴ１２である
（第３図参照）。この構成において、例えばディジタル
のＲ信号を直接入力しようとすると、第８図（ｂ）の如
き構成が考えられる。一般にはパソコン用のディスプレ
イ等に用いる場合が想定される。この場合入力切り換え
信号ＳＷ１によりスイッチングされるアナログスイッチ
（４５）　（４６）にぞれぞれ映像入力Ｒとディジタル
外部人力Ｒｕｘｔが接続され、２つのアナログスイッチ
（４５）　（４６）の他端は相互に接続されて第８図（
ａ）のＲ端子に接続される。インバータ（４７）はアナ
ログスイッチ（４５）　（４６）の切り換え制御用であ
る。ところがこのような一実施例においては、ディジタ
ル外部人力ＲＥＸＴの信号レベルをあらかじめ映像入力
Ｒと合わせてやらねばならず、しかも、もともとディジ
タル信号であるものをＡ−Ｄ変換器（４３）で再度サン
プリングし直すという動作を行うことになる。しかもそ
の結果得られるディジタル信号（４４）は６ビット情報
でありながら、実際には２値情報でよいわけで、不要な
量子化ノイズが加わる可能性が生じる。また、ディジタ
ル外部入力ＲＥＸＴと他のディジタル外部人力Ｇ　ＥＸ
Ｔ　＋　Ｂ　ＥＸＴはいずれも本来ＴＴＬレベルで入力
されるのが一般的であり、そのホワイトバランスを変化
させようとすると、上述の映像人力Ｒとのレベル合せの
回路を前段に付加することが必要であるのみならず、レ
ベル調整回路まで必要となる。そこで、一般にはこれら
の付加回路を一切付加せずに、第８図（ｂ）の如く直結
とし、Ａ−Ｄ変換器（４３）の入力ダイナミックレンジ
を２〜３ｖに設定し、ディジタル外部入力ＲＥＸＴ＋　
ＧＥＸＴｔＢ　ｌ！ＸＴ等がＴＴＬレベル５Ｖｐ−ｐで
ある点を利用し、Ａ−Ｄ変換器（４３）を飽和させ、そ
の出力のディジタル信号（４４）を全ビットｏｎもしく
は全ビットｏｆｆとして用いることが多い。Of course, the B output also has the same configuration. First, R
The output is a digital signal (44) from the A-D converter (43).
is converted to Here, it will be explained as 6 bits. This 6-bit output (44) has 368 latches (R
1t) (R1□)(R21)(R22)...(R
, □) (R-2). A-D converter (43)
The sampling clock of is 2fgc, and each latch (
Rx x ) (Rx 2 ) (R2□) (R22)
...(R-1) (Rゎ2) latch pulse is R11,
R□2. R23, R2□...Rn1. RT12 (see Figure 3). In this configuration, if, for example, a digital R signal is to be input directly, a configuration as shown in FIG. 8(b) can be considered. Generally, it is assumed that it will be used as a display for a personal computer. In this case, the video input R and the digital external human power Ruxt are respectively connected to the analog switches (45) and (46) which are switched by the input switching signal SW1, and the other ends of the two analog switches (45 and 46) are connected to each other. Figure 8 (
Connected to the R terminal of a). The inverter (47) is for switching control of the analog switches (45) and (46). However, in such an embodiment, the signal level of the digital external input REXT must be matched with the video input R in advance, and what is originally a digital signal must be sampled again by the A-D converter (43). You will have to do the same thing again. Moreover, although the resulting digital signal (44) is 6-bit information, it may actually be binary information, and unnecessary quantization noise may be added. In addition, digital external input REXT and other digital external input G EX
Generally, both T + B EXT are originally input at TTL level, and if you try to change the white balance, it is necessary to add a circuit to the front stage to match the level with the above-mentioned video input R. Not only that, but a level adjustment circuit is also required. Therefore, in general, these additional circuits are not added at all, and the input dynamic range of the A-D converter (43) is set to 2 to 3 V, and the digital external input REXT+ is connected directly as shown in Figure 8 (b).
GEXTtBl! Taking advantage of the fact that the XT and the like have a TTL level of 5 Vp-p, the A-D converter (43) is saturated and the output digital signal (44) is often used as all bits on or all bits off.

発明の目的 本発明は、上述の従来例に見られる欠点を無くし、しか
もディジタル外部入力に対するホワイトバランスを映像
入力とは全く独立に設定し得る構成にした画像表示装置
を提供することを目的とするものである。OBJECTS OF THE INVENTION It is an object of the present invention to provide an image display device that eliminates the drawbacks seen in the above-mentioned conventional examples and has a configuration in which the white balance for digital external input can be set completely independently of the video input. It is something.

発明の構成 本発明は、スクリーンに照射する電子ビームの量を映像
信号に応じて制御するようにした電極を駆動する手段に
、上記入力映像信号とは異なる第２のディジタル外部入
力信号を入力可能とし、上記駆動手段が内蔵する入力映
像信号のＡ−Ｄ変換器の出力と上記第２のディジタル外
部入力のいずれかを選択する第１のスイッチ手段を設け
るとともに、上記第２のディジタル外部入力信号を上記
Ａ−Ｄ変換器の出力のうちの任意の１ビットもしくは複
数ビットに対応選択して入力可能にした第２の手段を設
けたものであり、これにより、何ら付加回路を必要とせ
ずディジタル外部入力信号を直接入力できるとともに、
入力されるディジタル外部信号のホワイトバランスを映
像信号とは独立に設定できる利点を有する。Structure of the Invention According to the present invention, a second digital external input signal different from the input video signal can be input to a means for driving an electrode that controls the amount of electron beams irradiated onto a screen according to a video signal. and a first switch means for selecting either the output of the A-D converter of the input video signal built into the drive means and the second digital external input, and the second digital external input signal. A second means is provided which allows input by selecting any one bit or multiple bits of the output of the A-D converter, thereby making it possible to input digital data without the need for any additional circuitry. In addition to being able to directly input external input signals,
This has the advantage that the white balance of the input digital external signal can be set independently of the video signal.

実施例の説明 以下本発明の一実施例を図面に基づいて説明する。これ
も従来例と対応させてＲ信号についてのみ説明するが、
他のＧ、Ｂ信号に対しても同様の構成で実現できる。第
９図はＡ−Ｄ変換器（４３）の出力のディジタル信号は
トライステート・バッファー（４８）を介してラッチ群
に供給され、一方デイジタル外部入力ＲＥＸＴはホワイ
トバランス設定スイッチ（５０）とトライステート・バ
ッファー（４９）を介して同じラッチ群に接続される。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. This also corresponds to the conventional example, and only the R signal will be explained.
A similar configuration can be used for other G and B signals. FIG. 9 shows that the digital signal of the output of the A-D converter (43) is supplied to the latch group via the tri-state buffer (48), while the digital external input REXT is connected to the white balance setting switch (50) and the tri-state buffer. - Connected to the same latch group via a buffer (49).

上記トライステート・バッファー（４８）（４９）は入
力切り換え信号ＳＷ１によって制御され、インバータ（
４７）の機能も従来例と同じである。この構成によれば
、まず、ディジタル外部人力ＲＥＸＴはレベル変換を一
切必要としない。なんとなれば、一般にＡ−Ｄ変換器（
４３）の出力以降は全てディジタル信号であり、ＴＴＬ
レベルであれば問題ないからである。次に、ホワイトバ
ランス設定スイッチ（５０）により入力信号ビットを選
択して任意のビットをディジタル外部入力に対してＯｎ
させることができ、不要のビットは常にｏｆｆとするこ
とができる。この設定スイッチ（５０）は他のＧ、Ｂ信
号に対応する設定スイッチと併用してホワイトバランス
を設定できる。第９図の設定スイッチ（５０）は−例と
してＭＳＢとＭＳＢ−１の２ビットのみがディジタル外
部人力ＲＥＸＴによってｏｎｌｏｆｆされる設定として
示されている。The tri-state buffers (48) and (49) are controlled by the input switching signal SW1, and the inverter (
47) is also the same as the conventional example. According to this configuration, first, the digital external human power REXT does not require any level conversion. In general, an A-D converter (
Everything after the output of 43) is a digital signal, and TTL
This is because there is no problem if it is at the level. Next, select the input signal bit using the white balance setting switch (50) and turn on any bit for the digital external input.
and unnecessary bits can always be turned off. This setting switch (50) can be used in conjunction with other setting switches corresponding to G and B signals to set the white balance. The setting switch (50) in FIG. 9 is shown as being set so that only two bits, MSB and MSB-1, are turned on and off by digital external manual input REXT, for example.

発明の効果 以上述べた如く、本発明によれば、レベル変換器を行な
うことなしにパソコン等のディジタル外部信号を直接入
力することができるばかりでなく、入力されるディジタ
ル外部信号のホワイトバランスを映像信号とは独立に設
定し得るものである。Effects of the Invention As described above, according to the present invention, not only can digital external signals from a personal computer or the like be directly inputted without using a level converter, but also the white balance of the inputted digital external signal can be changed into a video signal. It can be set independently of the signal.

このことはパソコン入力時間題となる青の輝度不足を極
めて容易に調整できるもので、その実用的価値は極めて
大きい。This makes it extremely easy to adjust the lack of brightness of blue, which is a problem with computer input time, and has extremely great practical value.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は画像表示部の内部構成を示す図、第２図は画像
表示部の拡大図、第３図は駆動回路の基本構成を示すブ
ロックおよび各部の波形図、第４図は垂直偏向波形発□
生の原理およびタイミングを説明する図、第５図は線陰
極駆動波形発生の原理およびタイミングを説明する図、
第６図は線陰極駆動パルス、垂直偏向信号、水平偏向信
号の関係を示す図、第７図は水平偏向波形発生の原理お
よびタイミングを説明する図、第８図は従来例における
サンプルホールド回路の具体構成図および外部入力端子
との切り換え回路の一例図、第９図は本発明によるサン
プルホールド回路の要部と外部入力端子切り換え回路の
一実施例寝示す回路図である。 （１）・・・背面電極、（２）　（２ａ）〜（２ｏ）・
・・線陰極、（３）・・・垂直偏向電極、（３′）・・
・補助電極、（４）・・・垂直偏向電極、（５）・・・
ビーム電流制御電極、（６）・・・水平集束電極、（７
）・・・水平偏向電極、（９）・・・スクリーン板、（
２４）・・・同期分離回路、（３０）・・・色復調回路
、（３１−１）〜（３１−ｎ）・・・サンプルホールド
回路、（３２−１）〜（３２−ｎ）・・・映像データ保
持用メモリ、（３３）・・・基準クロック発振器、（３
４）・・・サンプリングパルス発生回路、（３７−１）
　−（３７−ｎ）−パルス幅変調（ＰＷＮ）回路、（４
３）　（４４）・・・Ａ−Ｄ変換器出カライン、（４７
）・・・入力信号切り換えスイッチ用インバータ、（４
８）・・・トライステート・バッファー（入力映像信号
スイッチ）、（４９）・・・トライステート・バッファ
ー（外部入力映像信号スイッチ）　、（５０）・・・ホ
ワイトバランス設定スイッチ（外部入力信号ビット選択
スイッチ）代理人　　　森　　本　　義　　弘 第３図 ＝ 二 ダタ 第２図 ／Ｊ？ り〃　　　　　　　　　ダｙFigure 1 is a diagram showing the internal configuration of the image display unit, Figure 2 is an enlarged view of the image display unit, Figure 3 is a block diagram showing the basic configuration of the drive circuit and waveform diagrams of each part, and Figure 4 is the vertical deflection waveform. Depart□
Figure 5 is a diagram explaining the principle and timing of line cathode drive waveform generation.
Fig. 6 is a diagram showing the relationship between the line cathode drive pulse, vertical deflection signal, and horizontal deflection signal, Fig. 7 is a diagram explaining the principle and timing of horizontal deflection waveform generation, and Fig. 8 is a diagram showing the sample and hold circuit in the conventional example. A specific configuration diagram and an example diagram of a switching circuit with an external input terminal, and FIG. 9 is a circuit diagram showing an embodiment of a main part of a sample hold circuit and an external input terminal switching circuit according to the present invention. (1)... Back electrode, (2) (2a) to (2o).
...Line cathode, (3)...Vertical deflection electrode, (3')...
・Auxiliary electrode, (4)... Vertical deflection electrode, (5)...
Beam current control electrode, (6)...Horizontal focusing electrode, (7
)...Horizontal deflection electrode, (9)...Screen plate, (
24)...Sync separation circuit, (30)...Color demodulation circuit, (31-1) to (31-n)...Sample hold circuit, (32-1) to (32-n)...・Memory for holding video data, (33)...Reference clock oscillator, (3
4)...Sampling pulse generation circuit, (37-1)
-(37-n)-Pulse width modulation (PWN) circuit, (4
3) (44)...A-D converter output line, (47
)... Inverter for input signal selection switch, (4
8) Tri-state buffer (input video signal switch), (49) Tri-state buffer (external input video signal switch), (50) White balance setting switch (external input signal bit selection) Switch) Agent Yoshihiro Morimoto Figure 3 = Nidata Figure 2/J? Ri〃 day

Claims (1)

【特許請求の範囲】[Claims] １、スクリーン上の画面を垂直方向に複数の区分に分割
した各垂直区分毎に電子ビームを発生させる電子ビーム
発生源を設け、上記各垂直区分毎に電子ビームを順次垂
直方向に偏向して各垂直区分毎に複数のラインを表示さ
せるようにした電極を設け、上記電子ビーム発生源から
スクリーンに至る電子ビーム経路の途中に、水平方向に
複数の区分に分割された電子ビームの通過孔もしくはス
リットを有し、上記電子ビームが上記スクリーンに照射
する量を映像信号に応じて制御することにより発光強度
を制御するようにした電極を設け、更に上記水平区分毎
に電子ビームを水平方向に偏向する電極を設け、水平偏
向位置に対応してスクリーン上に異なる蛍光体もしくは
他の発光物質を塗布して水平偏向によって色再現を可能
とする画像表示素子を設け、スクリーンに照射する電子
ビーム量を映像信号に応じて制御するようにした電極を
駆動する手段に上記入力映像信号とは異なる第２のディ
ジタル外部入力信号を入力可能とし、上記駆動手段が内
蔵する入力映像信号のＡ−Ｄ変換器の出力と上記第２の
ディジタル外部入力のいずれかを選択する第１のスイッ
チ手段を設けるとともに、上記第２のディジタル外部入
力信号を上記Ａ−Ｄ変換器の出力のうちの任意の１ビッ
トもしくは複数ビットに対応選択して入力可能にした第
２のスイッチ手段を設けた画像表示装置。1. The screen on the screen is vertically divided into a plurality of sections. An electron beam generation source that generates an electron beam is provided in each vertical section, and the electron beam is sequentially deflected in the vertical direction for each vertical section. An electrode is provided to display a plurality of lines in each vertical section, and an electron beam passage hole or slit is provided in the middle of the electron beam path from the electron beam generation source to the screen, which is divided into a plurality of sections in the horizontal direction. and an electrode configured to control the emission intensity by controlling the amount of the electron beam irradiated onto the screen according to a video signal, and further deflecting the electron beam in the horizontal direction for each horizontal section. Electrodes are provided, different phosphors or other light-emitting substances are coated on the screen depending on the horizontal deflection position, and an image display element that enables color reproduction by horizontal deflection is installed, and the amount of electron beam irradiated onto the screen is displayed as an image. A second digital external input signal different from the input video signal can be inputted to the means for driving the electrodes controlled according to the signal, and an A-D converter for the input video signal built in the driving means can be inputted. A first switch means for selecting either the output or the second digital external input is provided, and the second digital external input signal is set to select any one or more bits of the output of the A-D converter. An image display device provided with a second switch means that enables selection and input corresponding to bits.