JPS6188382A - カ−ドの製造方法 - Google Patents
カ−ドの製造方法Info
- Publication number
- JPS6188382A JPS6188382A JP59207586A JP20758684A JPS6188382A JP S6188382 A JPS6188382 A JP S6188382A JP 59207586 A JP59207586 A JP 59207586A JP 20758684 A JP20758684 A JP 20758684A JP S6188382 A JPS6188382 A JP S6188382A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- core
- adhesives
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Magnetic Record Carriers (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、従来の磁気記録媒体を有した磁気カードに代
るカードに関し、特に記憶回路、メモリー制御回路を内
蔵したメモリーカードの製造方法に関するものである。
るカードに関し、特に記憶回路、メモリー制御回路を内
蔵したメモリーカードの製造方法に関するものである。
従来、カード基体に磁気記録媒体を有した磁気カード、
例えば、磁気ストライプカード付クレジットカードから
その記録情報を読みとるには、磁気カードリーダー装置
の磁気ヘッドにより読みとるわけであるが、検出した信
号を、その磁気カードリーダー装置又は、情報処理端末
機に設けられたアナログ増巾器にて増巾した後、レベル
コンパレータ、ピーク検出器等によってデジタル信号に
変換、さらに復調器によって元の記録情報へ復調させる
様な情報処理を行っているのが一般的であった。従って
、磁気カードリーダー装置や、情報処理端末機は、アナ
ログ増巾器、レベルコンパレータ、ピーク検出器等を備
えているだけ構成が複雑なものになり価格も高いものに
なっている。
例えば、磁気ストライプカード付クレジットカードから
その記録情報を読みとるには、磁気カードリーダー装置
の磁気ヘッドにより読みとるわけであるが、検出した信
号を、その磁気カードリーダー装置又は、情報処理端末
機に設けられたアナログ増巾器にて増巾した後、レベル
コンパレータ、ピーク検出器等によってデジタル信号に
変換、さらに復調器によって元の記録情報へ復調させる
様な情報処理を行っているのが一般的であった。従って
、磁気カードリーダー装置や、情報処理端末機は、アナ
ログ増巾器、レベルコンパレータ、ピーク検出器等を備
えているだけ構成が複雑なものになり価格も高いものに
なっている。
この様な従来技術からみて、磁気カードリーダー装置や
、情報処理端末機の構成をできるだけ、簡素化し価格を
低減させることのできる様なカードとして、ＴＩ報書き
込み端子、読み取り端子、電源接続端子を有し、ｉｆｔ
報を直チχデジタル信号にて記録できるように、記憶回
路、メモリー制御回路を内蔵したメモリーカードが提案
される。
、情報処理端末機の構成をできるだけ、簡素化し価格を
低減させることのできる様なカードとして、ＴＩ報書き
込み端子、読み取り端子、電源接続端子を有し、ｉｆｔ
報を直チχデジタル信号にて記録できるように、記憶回
路、メモリー制御回路を内蔵したメモリーカードが提案
される。
本発明の目的は、このような、記ｔは回路、メモリー制
御回路を内蔵し、各回路を静電気より守ることのできる
メモリーカードを簡単に、しかも安価に作成できる製造
方法を提供することにある。
御回路を内蔵し、各回路を静電気より守ることのできる
メモリーカードを簡単に、しかも安価に作成できる製造
方法を提供することにある。
本発明は、電源接続端子、書き込み接続端子。
読み取り接続端子等を有し、記憶回路、メモリー制御回
路等を内蔵したメモリーカードの製造方法である。上記
各接続端子を構成する接続端子と、記憶回路、及び、メ
モリー制御回路を有したコアフィルム、前記接続端子を
露出するためのオープニング部、静電気防止のための導
体層を有したフロントフィルム、コアフィルムと、コア
フィルムに接続した各回路をさけるための穴を有し、か
つ静電気防止のためにコアフィルムを囲むようにあけた
導通穴を有したスペーサフィルム、各回路を裏側から静
電気防止対策を社こすためのバックフィルム、の各フィ
ルムを準（ｌｉｉｆする。フロントフィルム、スペーサ
フィルム、コアフィルム、バックフィルムの各フィルム
は、位置合せ、搬送を目的としたスプロケット穴を利用
して形成することを特徴とし、スプロケット穴を基準に
、前記各端子が、各対応する前記オープニング部から露
出するようにして積層する。
路等を内蔵したメモリーカードの製造方法である。上記
各接続端子を構成する接続端子と、記憶回路、及び、メ
モリー制御回路を有したコアフィルム、前記接続端子を
露出するためのオープニング部、静電気防止のための導
体層を有したフロントフィルム、コアフィルムと、コア
フィルムに接続した各回路をさけるための穴を有し、か
つ静電気防止のためにコアフィルムを囲むようにあけた
導通穴を有したスペーサフィルム、各回路を裏側から静
電気防止対策を社こすためのバックフィルム、の各フィ
ルムを準（ｌｉｉｆする。フロントフィルム、スペーサ
フィルム、コアフィルム、バックフィルムの各フィルム
は、位置合せ、搬送を目的としたスプロケット穴を利用
して形成することを特徴とし、スプロケット穴を基準に
、前記各端子が、各対応する前記オープニング部から露
出するようにして積層する。
〈実施例〉
次に添付図に基づいて、本発明の実施例について本発明
の詳細な説明する。
の詳細な説明する。
第１図は、フロントフィルムＡの断面ＦＡ テ、ｌｉｓ
図は、その平面図である。図において、先ず、フィルム
１に導体層２を形成する。これは、表面処理を施こした
ポリエステルフィルムに、アルミ又は銅を真空蒸着等で
形成する。このフィルムに搬送穴３をあけ、搬送穴５を
基準に文字、模様のインク４をスクリーン印刷、オフセ
ット印刷等で行い、さらに、透明フィルム５に透明接層
剤６をつけたものを搬送穴５をさけ、文字、模様のイン
ク４を保護するためラミネートする。そして、搬送穴５
を基準にしてオープニング部７を形成する。このように
して、フロントフィルムＡｔ−形成する。
図は、その平面図である。図において、先ず、フィルム
１に導体層２を形成する。これは、表面処理を施こした
ポリエステルフィルムに、アルミ又は銅を真空蒸着等で
形成する。このフィルムに搬送穴３をあけ、搬送穴５を
基準に文字、模様のインク４をスクリーン印刷、オフセ
ット印刷等で行い、さらに、透明フィルム５に透明接層
剤６をつけたものを搬送穴５をさけ、文字、模様のイン
ク４を保護するためラミネートする。そして、搬送穴５
を基準にしてオープニング部７を形成する。このように
して、フロントフィルムＡｔ−形成する。
第２図は、スペーサーフィルムＢの断面図で、第６図は
、その平面図である。図において、まずフィルム８にｋ
Ｎ剤ｑ 、１０をロールコート等）方法にて形成し、接
着剤１０（Ｌｌには保護フィルム１１を接着剤９側には
保護フィルム１１′をラミネートしておく。これに搬送
穴、基準穴１２をあけ、この搬送穴、基準穴１２を基準
に、回路穴１５をあける。またこれとは別に、フィルム
１４に搬送穴１５をあけそれを基準に、コアフィルム穴
１６をあけ、先に形成したものに、保護フィルム１１′
をはがしながら搬送穴１５．搬送穴１２を合せ、接着剤
９を介してラミネートする。そして、搬送穴１２．１５
を基準に、導通穴１７を形成し、スペーサフィルムＢを
得る。
、その平面図である。図において、まずフィルム８にｋ
Ｎ剤ｑ 、１０をロールコート等）方法にて形成し、接
着剤１０（Ｌｌには保護フィルム１１を接着剤９側には
保護フィルム１１′をラミネートしておく。これに搬送
穴、基準穴１２をあけ、この搬送穴、基準穴１２を基準
に、回路穴１５をあける。またこれとは別に、フィルム
１４に搬送穴１５をあけそれを基準に、コアフィルム穴
１６をあけ、先に形成したものに、保護フィルム１１′
をはがしながら搬送穴１５．搬送穴１２を合せ、接着剤
９を介してラミネートする。そして、搬送穴１２．１５
を基準に、導通穴１７を形成し、スペーサフィルムＢを
得る。
第３図は、バックフィルムＣの断面図で、第７図は、そ
の平面図である。これは、フロントフィルムと同じ形成
方法で形成する。フロントフィルムＡと異なる点は、オ
ープニング部７がないことである。
の平面図である。これは、フロントフィルムと同じ形成
方法で形成する。フロントフィルムＡと異なる点は、オ
ープニング部７がないことである。
第４図は、コアフィルムＤの断面図と、その平面図であ
る。これは一般の両面タイプのガラスニボキシ等で形成
されたプリント基＆２４である。
る。これは一般の両面タイプのガラスニボキシ等で形成
されたプリント基＆２４である。
これは周知の方法であるワイヤボンド法等で、メモリー
回路２６．メモや一制御回路２７を接続し１フアフイル
ムＤを得る。
回路２６．メモや一制御回路２７を接続し１フアフイル
ムＤを得る。
このようにしてこれら各フィルム、フロントフィルム、
スペーサフィルム、バックフィルム、コアフィルムを形
成する。そして先ず、バックフィルムＣをキャリアーと
して、スペーサフィルムＢを必グな長さに切１ｉＪｉ
ｌ、 、バックフィルムＣの搬送穴２０に、搬送穴１２
．１５を合しながら、ラミネートしていき、第８肉、第
１１図のような構成にしていく。このとき、スペーサフ
ィルムＢについている保護フィルム１１は、はがす。そ
して、回路穴１５の中に、等電性接着剤２日をほんの少
し入れる。この目的は、バックフィルムＣの導体層１９
と、メモリー回路２６．メモリー制御回路２７のアース
をオーミック接続するためのものである。
スペーサフィルム、バックフィルム、コアフィルムを形
成する。そして先ず、バックフィルムＣをキャリアーと
して、スペーサフィルムＢを必グな長さに切１ｉＪｉ
ｌ、 、バックフィルムＣの搬送穴２０に、搬送穴１２
．１５を合しながら、ラミネートしていき、第８肉、第
１１図のような構成にしていく。このとき、スペーサフ
ィルムＢについている保護フィルム１１は、はがす。そ
して、回路穴１５の中に、等電性接着剤２日をほんの少
し入れる。この目的は、バックフィルムＣの導体層１９
と、メモリー回路２６．メモリー制御回路２７のアース
をオーミック接続するためのものである。
次ニコアフイルム穴１６の中にコアフィルムＤを入れ、
スペーサフィルムＢについている接着剤９を熱活性させ
て、接層する。この状態で導通穴１７及び、コアフィル
ムＤの接続端子部２５をさけて、フロントフィルムＡを
接層する接着剤５゜を、スクリーン印刷法にて形成する
。さらに、導通穴１７の中に、バックフィルムＣとフロ
ントフィルムＡのそれぞれの導体層２．１９を電気的接
続するための導電性Ｊ＆ Ｎ剤２９をディスペンサーに
て入れる。このとき接着剤３０の厚さも考慮して接着剤
２９の量を調整する必要がある。このようにして、第９
図、１２図のようなものを得る。
スペーサフィルムＢについている接着剤９を熱活性させ
て、接層する。この状態で導通穴１７及び、コアフィル
ムＤの接続端子部２５をさけて、フロントフィルムＡを
接層する接着剤５゜を、スクリーン印刷法にて形成する
。さらに、導通穴１７の中に、バックフィルムＣとフロ
ントフィルムＡのそれぞれの導体層２．１９を電気的接
続するための導電性Ｊ＆ Ｎ剤２９をディスペンサーに
て入れる。このとき接着剤３０の厚さも考慮して接着剤
２９の量を調整する必要がある。このようにして、第９
図、１２図のようなものを得る。
次に、これにフロントフィルムＡを必要長に切断しなが
ら、搬送穴３と搬送穴２０を合しながら、ラミネートし
ていく。このようにして第１０図、１３図のようなもの
を形成する。そして切断線５１のところで切断し、第１
４図、第１５図に示すカードを得る。
ら、搬送穴３と搬送穴２０を合しながら、ラミネートし
ていく。このようにして第１０図、１３図のようなもの
を形成する。そして切断線５１のところで切断し、第１
４図、第１５図に示すカードを得る。
〈発明の効果〉
本発明によれば、磁気ヘッドや、アナログ増巾器、レベ
ルコンパレータ、ピーク検出器、復５４器等はいらなく
なるか、又は、最近の高置に発達した集積回路技術や、
パッケージング技術の応用によって、カード本体中に封
入してしまうので、それだけ装置を簡単化でき、コスト
低減を行うことができる。しかも、本発明の製造方法に
よれば安価にできるほか、７−プ状で扱えるので、その
量産性も非常に優れており、品質の安定したカードを製
造し得る。
ルコンパレータ、ピーク検出器、復５４器等はいらなく
なるか、又は、最近の高置に発達した集積回路技術や、
パッケージング技術の応用によって、カード本体中に封
入してしまうので、それだけ装置を簡単化でき、コスト
低減を行うことができる。しかも、本発明の製造方法に
よれば安価にできるほか、７−プ状で扱えるので、その
量産性も非常に優れており、品質の安定したカードを製
造し得る。
〈応用範囲〉
本発明で得られるカードは、安価であるばかりでなく、
その記憶容量は、磁気ストライプカードの数百倍であり
、その応用範囲は非常に広く、又この製造方法における
、フィルムの積層方法においても、プリント配線基板関
連をはじめ応用範囲は非常に広い。さらに集積回路を扱
い非常に薄く実装する技術においてもスペースメリット
が重視される今日、この技術の応用範囲は、前記した応
用範囲の比ではない。
その記憶容量は、磁気ストライプカードの数百倍であり
、その応用範囲は非常に広く、又この製造方法における
、フィルムの積層方法においても、プリント配線基板関
連をはじめ応用範囲は非常に広い。さらに集積回路を扱
い非常に薄く実装する技術においてもスペースメリット
が重視される今日、この技術の応用範囲は、前記した応
用範囲の比ではない。
添付図面の第１図、第５図は、７０ントフイルムＡの断
面、及び平面図の略図である。 第２図、１６図は、スペーサフィルムＢ ノｉｍ、及び
、平面図の略図である。 第３図、第７図は、バックフィルムＣのに面、及び、平
面図の略図である。 第４図は（α）（ＡｉコアフィルムＤの断面、及び平面
図の略図である。 第ｓ［ｉ４．ｇ１１図は、バックフィルムＡ、スペーサ
フィルムＢを積層したときの断面、及び、平面の略図で
ある。 第９Ｖ ＠ ＠ １２図は、バックフィルムＣウスペー
サフィルムＢを積層したものに、コアフィルムＤを積層
し、それにフロントフィルムＡを積層するための接着剤
を塗布したものの断面、及び平面図である。 １１０図、１１５図は、フロントフィルムＡ。 スペーサフィルムＢ、コアフィルムＤ、バックフィルム
Ｃを積層したときの断面、及び平面図の略図である。 第１４図、第１５図は、カードに加工したときの断面及
び平面図の略図である。 Ａ・・・・・・フロントフィルム Ｂ・・・・・・スペーサフィルム Ｃ−０°°°゛ノ（ツクフィルム Ｄ・・・・・・コアフィルム １……フイルム ２・・・・・・導体層 ３・・・・・・搬送穴 ４・・・・・・文字、模様インク ５・・・・・・透明フィルム ６・・・・・・込明接漸剤 ７・・・・・・オープニング部 ８−・・拳拳フィルム ９・・・・・・接虜剤 １０・・・接着剤 １１″・・保護フィルム １１′・・・保護フィルム １２・・・搬送穴 １３・・・回路穴 １４・・・フィルム １５・・・搬送穴 １６・・・・・・コアフィルム穴 １７・・・・・・導通穴 １８・・・・・・フィルム １９・・・・・・導体層 ２０・・・・・・搬送穴 ２１・・・・・・文字、模様インク ２２・・・・・・透明フィルム ２３・・・・・・透明接着剤 ２４・・・・・・プリント基板 ２５・・・・・・接続端子 ２６・・・・・・メモリ（記憶）回路 ２７・・・・・・メモリー制御回路 ２８・・・・・・導電性接着剤 ２９・・・・・・４電性接着剤 ５０・・・・・・接着剤 ５１・・・・・・切断線 以 上
面、及び平面図の略図である。 第２図、１６図は、スペーサフィルムＢ ノｉｍ、及び
、平面図の略図である。 第３図、第７図は、バックフィルムＣのに面、及び、平
面図の略図である。 第４図は（α）（ＡｉコアフィルムＤの断面、及び平面
図の略図である。 第ｓ［ｉ４．ｇ１１図は、バックフィルムＡ、スペーサ
フィルムＢを積層したときの断面、及び、平面の略図で
ある。 第９Ｖ ＠ ＠ １２図は、バックフィルムＣウスペー
サフィルムＢを積層したものに、コアフィルムＤを積層
し、それにフロントフィルムＡを積層するための接着剤
を塗布したものの断面、及び平面図である。 １１０図、１１５図は、フロントフィルムＡ。 スペーサフィルムＢ、コアフィルムＤ、バックフィルム
Ｃを積層したときの断面、及び平面図の略図である。 第１４図、第１５図は、カードに加工したときの断面及
び平面図の略図である。 Ａ・・・・・・フロントフィルム Ｂ・・・・・・スペーサフィルム Ｃ−０°°°゛ノ（ツクフィルム Ｄ・・・・・・コアフィルム １……フイルム ２・・・・・・導体層 ３・・・・・・搬送穴 ４・・・・・・文字、模様インク ５・・・・・・透明フィルム ６・・・・・・込明接漸剤 ７・・・・・・オープニング部 ８−・・拳拳フィルム ９・・・・・・接虜剤 １０・・・接着剤 １１″・・保護フィルム １１′・・・保護フィルム １２・・・搬送穴 １３・・・回路穴 １４・・・フィルム １５・・・搬送穴 １６・・・・・・コアフィルム穴 １７・・・・・・導通穴 １８・・・・・・フィルム １９・・・・・・導体層 ２０・・・・・・搬送穴 ２１・・・・・・文字、模様インク ２２・・・・・・透明フィルム ２３・・・・・・透明接着剤 ２４・・・・・・プリント基板 ２５・・・・・・接続端子 ２６・・・・・・メモリ（記憶）回路 ２７・・・・・・メモリー制御回路 ２８・・・・・・導電性接着剤 ２９・・・・・・４電性接着剤 ５０・・・・・・接着剤 ５１・・・・・・切断線 以 上
Claims (1)
- 電源接続端子、書き込み接続端子、読み取り接続端子等
を有し、記憶回路、メモリー制御回路等を内蔵したメモ
リーカードの製造方法であって、上記各接続端子を構成
する接続端子と記憶回路及び、メモリー制御回路を有し
たコアフィルム、前記接続端子を露出するためのオープ
ニング部、静電気防止のための導体層を有したフロント
フィルム、コアフィルムとコアフィルムに接続した各回
路をさけるための穴を有し、かつ、静電気防止のために
コアフィルムを囲むようにあけた導通穴を有したスペー
サフィルム、各回路を裏側から静電気防止対策を施こす
ためのバックフィルム、の各フィルムを準備し、フロン
トフィルム、スペーサフィルム、コアフィルム、バック
フィルムの各フィルムは、位置合せ、搬送を目的とした
スプロケット穴を利用して形成することと、さらに導通
穴を通して導電性接着剤にてフロントフィルム、バック
フィルムに形成された導体層を接続することを特徴とし
、スプロケット穴を基準に前記各端子が各対応する前記
オープニング部から露出するようにして積層することを
特徴とするカードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207586A JPS6188382A (ja) | 1984-10-03 | 1984-10-03 | カ−ドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207586A JPS6188382A (ja) | 1984-10-03 | 1984-10-03 | カ−ドの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188382A true JPS6188382A (ja) | 1986-05-06 |
Family
ID=16542215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59207586A Pending JPS6188382A (ja) | 1984-10-03 | 1984-10-03 | カ−ドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188382A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61268498A (ja) * | 1985-05-22 | 1986-11-27 | 株式会社東芝 | Ｉｃカ−ドの製造方法 |
| JPH01175881U (ja) * | 1988-06-03 | 1989-12-14 | ||
| JPH0323997A (ja) * | 1989-06-20 | 1991-01-31 | Matsushita Electric Ind Co Ltd | Ｉｃメモリカード |
| JPH0323998A (ja) * | 1989-06-20 | 1991-01-31 | Matsushita Electric Ind Co Ltd | Ｉｃメモリカード |
| JPH0323999A (ja) * | 1989-06-20 | 1991-01-31 | Matsushita Electric Ind Co Ltd | Ｉｃメモリカード |
| JPH0323996A (ja) * | 1989-06-20 | 1991-01-31 | Matsushita Electric Ind Co Ltd | Ｉｃメモリカード |
-
1984
- 1984-10-03 JP JP59207586A patent/JPS6188382A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61268498A (ja) * | 1985-05-22 | 1986-11-27 | 株式会社東芝 | Ｉｃカ−ドの製造方法 |
| JPH01175881U (ja) * | 1988-06-03 | 1989-12-14 | ||
| JPH0323997A (ja) * | 1989-06-20 | 1991-01-31 | Matsushita Electric Ind Co Ltd | Ｉｃメモリカード |
| JPH0323998A (ja) * | 1989-06-20 | 1991-01-31 | Matsushita Electric Ind Co Ltd | Ｉｃメモリカード |
| JPH0323999A (ja) * | 1989-06-20 | 1991-01-31 | Matsushita Electric Ind Co Ltd | Ｉｃメモリカード |
| JPH0323996A (ja) * | 1989-06-20 | 1991-01-31 | Matsushita Electric Ind Co Ltd | Ｉｃメモリカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001698B1 (ko) | Ic 카드 | |
| US6518887B2 (en) | Information recording tag | |
| US6094138A (en) | Integrated circuit assembly and method of assembly | |
| JPS6211696A (ja) | Ｉｃカ−ド | |
| CN1306263A (zh) | 信息记录标记 | |
| JP3854124B2 (ja) | 非接触式ｉｃラベル | |
| JPH0143355B2 (ja) | ||
| JPS6188382A (ja) | カ−ドの製造方法 | |
| JPS5819639Y2 (ja) | メモリ−カ−ド | |
| JP4770049B2 (ja) | 非接触型ｉｃカードおよびその製造方法 | |
| JPH058831B2 (ja) | ||
| JPS615390A (ja) | カ−ドの製造方法 | |
| JP4507646B2 (ja) | 非接触ｉｃモジュール付き書簡紙 | |
| JP4469639B2 (ja) | Ｒｆ−ｉｄメディア | |
| JP4281102B2 (ja) | Ｉｃカード | |
| JP2004280391A (ja) | Ｒｆ−ｉｄメディア及びｒｆ−ｉｄメディアの製造方法 | |
| JPH11259615A (ja) | Ｉｃカード | |
| JPH0140189Y2 (ja) | ||
| JPS6134687A (ja) | Ｉｃカ−ド | |
| JPH07164787A (ja) | Ｉｃカードの製造方法 | |
| JP2661101B2 (ja) | Ｉｃカード | |
| JPS60181996U (ja) | 電極端子取り出し構造体 | |
| JPH09315060A (ja) | Ｉｃカード及びその製造方法 | |
| JPS60209886A (ja) | Ｉｃカ−ド | |
| JPH11250207A (ja) | Ｉｃモジュール、その製造方法及び該モジュールを搭載した非接触型ｉｃカード |