JPS6187452A - Ring network for communication between one chip processor - Google Patents
Ring network for communication between one chip processorInfo
- Publication number
- JPS6187452A JPS6187452A JP60163789A JP16378985A JPS6187452A JP S6187452 A JPS6187452 A JP S6187452A JP 60163789 A JP60163789 A JP 60163789A JP 16378985 A JP16378985 A JP 16378985A JP S6187452 A JPS6187452 A JP S6187452A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- chip processor
- chip
- ring
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
発明の背景
この発明は、シリアル送信器およびシリアル受信器を有
するワンチッププロセッサ間の通信のためのリングネッ
トワークに関する。BACKGROUND OF THE INVENTION This invention relates to a ring network for communication between one-chip processors having a serial transmitter and a serial receiver.
一般に、あるひとつのネットワークにおいて送信権を許
可するには3種の異なる方式がある。ET、HERN、
ETはいわゆるCSMA/CD方式(carrier
5ense +*ultiple accesswit
h collision detection)を使ッ
テいる。Generally, there are three different ways to grant transmission rights in a given network. ET, HERN,
ET is the so-called CSMA/CD method (carrier
5ense +*ultiple accesswit
h collision detection).
プロセッサはすべて同等の優先順位を有す−る、ARC
NETはいわゆるトークンパス方式を採用している。こ
こでは送信権はひとつのプロセッサから次のプロセー、
すに転送され、活動プロセッサを新たに決定するために
は送信権の喪失時に複雑な手続きが必要になる。IBM
リングではリング内にデータを循環させており、送信権
はトークンパス方式により転送される。公知のロー力ル
ネットワーりおよびその改良a種においては、ひとつの
ワンチッププロセッサを接続するためには少なくともひ
とつのネットワークコントローラ、ラインドライバ、時
にはコード変換器と、付加的なICユニットとしてFi
fo中間メモリが必要である。出願人はすでに***公開
特許公報3313240号、3333847号、および
1984年11月9日付の米国特許出願649372号
において、CSMA/CD方式にもとづいて動作し、付
加的なICユニットとしてひとつのラインドライバを使
うのみでそのネットワークへの接続ができるようなロー
カルネットワークを開示した。各ワンチッププロセッサ
は、それぞれ独立にひとつのローカルプロセッサ、およ
びネットワークコントローラとしてコントロールされる
割り込み機構として動作することができる。All processors have equal priority, ARC
NET uses a so-called token pass method. Here, the right to transmit is from one processor to the next.
When the right to transmit is lost, complicated procedures are required to determine a new active processor. IBM
In the ring, data is circulated within the ring, and transmission rights are transferred using a token pass method. In the known low power networks and their variants a, at least one network controller, line driver, sometimes code converter and FI as an additional IC unit are required to connect a one-chip processor.
fo intermediate memory is required. The applicant has already described in German published patent publications No. 3313240, No. 3333847 and US patent application no. We have disclosed a local network that allows you to connect to that network just by using it. Each one-chip processor can operate independently as one local processor and as an interrupt mechanism controlled as a network controller.
&里Ω至1
この発明のひとつの目的は、シリアル送信器とシリアル
受信器を有する複数のワンナツププロセッサを独立のロ
ーカルプロセッサとして、あるいはネットワークドライ
バとリングネットワークを介してCSMA/CD方式及
びトークンパス方式により通信するネットワークコント
ローラとしてコントロールされる;11込機構として動
作させることを可能にするための回路手段を提供するこ
とである。&riΩto1 One object of the present invention is to use a plurality of one-up processors having a serial transmitter and a serial receiver as independent local processors, or to use the CSMA/CD method and tokens via a network driver and a ring network. The object of the present invention is to provide a circuit means to enable operation as an 11-inclusive mechanism controlled as a network controller that communicates by a path method.
この発明の別の目的は、リングネットワークを介した通
信においてワンチッププロセッサを動作させるため手段
を提供することである。Another object of the invention is to provide a means for operating a one-chip processor in communication over a ring network.
この発明の更に別の目的は、ワンチッププロセッサ間の
通信を行うために、M単な構造で非常に柔軟な動作をす
るリングネットワークを提供することである。Yet another object of the present invention is to provide a ring network with M simple structure and very flexible operation for communication between one-chip processors.
これらの目的はシリアル送信器とシリアル受信器を有す
るワンチッププロセッサ間の通信を行うためのリングネ
ットワークにより達成されるが、このリングネットワー
クは次の各手段から構成される。These objects are achieved by a ring network for communication between a one-chip processor having a serial transmitter and a serial receiver, and this ring network is composed of the following means.
ひとつのリング伝送路、
各プロセッサに用いられ、それぞれ選択的に前記送信器
または前記受信器を前記伝送路に結合させ、ワンチップ
プロセッサが送信権をもっていない時には前記リング伝
送路内の信号を通過させるa1@を有する複数のネット
ワークドライバ回路;
あらかじめ定められた優先順位付与方式にもとづいて前
記ワンチッププロセッサを、独立のローカルデータプロ
セッサまたはネットワークコントローラとして選択的に
動作させるために前記ワンチッププロセッサの各々の中
に設置されたコントロール手段;
前記ネットワークドライバ回路内に設けられ、前記リン
グ伝送路に接続された第一のトライステート(tris
tate)ラインドライバ;ワンチッププロセッサのボ
1記送信器の出力へ接続される入力を有し、シリアルデ
ータワードを前記送信器から前記リング伝送路にパスす
ること、および前記リング伝送路内の市1記信号の′A
11過を阻止する機能をもち、前記送信器により生成さ
れるスタートビットによってトリガーされるようになさ
れた、各ワンチッププロセッサに用いられるタイミング
回路。One ring transmission line, used for each processor, selectively couples the transmitter or the receiver to the transmission line, and allows the signal in the ring transmission line to pass when the one-chip processor does not have the right to transmit. a1@; a plurality of network driver circuits for each of said one-chip processors to selectively operate said one-chip processors as independent local data processors or network controllers based on a predetermined prioritization scheme; a control means installed in the network driver circuit; a first tristate control means installed in the network driver circuit and connected to the ring transmission line;
line driver; having an input connected to the output of a transmitter of a one-chip processor, for passing a serial data word from the transmitter to the ring transmission line; 'A of signal 1
a timing circuit for use in each one-chip processor, having the function of blocking 11 errors and being triggered by a start bit generated by said transmitter;
好ましい実施例では、リング伝送路に到達する信号は増
幅器で増幅された後、ワンチッププロセッサの受信器と
、別の増幅器と抵抗、コンデンサより成るノイズフィル
タとに供給される。ノイズフィルタでは、フィードバッ
ク機構と、モノフロップによりワンチッププロセッサの
送信器がトリガされていない吟には常時この信号をリン
グ伝送路に通過させる機能を有するトライステー) (
Lristate)ラインドライバに到達信号が印加さ
れる前にこの到達信号をhcさせる機走とによって、ノ
イズが抑制される。モノフロップが送信器のスタートビ
ットでトリガされたと3は、スタートビットに続くシリ
アルデータワードは、モノプロップにより曲のトライス
テート(tristate)ラインドライバに代わって
活性化されてデータワードをリング伝送路に伝送する第
2のトライステート(tristate)ラインドライ
バに通される。2ツトワークドライバの供給′II1.
圧が所定の値を下まわった際には、ふたつのトライステ
ートラインドライバは供給電圧検出器により第3の動作
モードにスイッチされ、ネットワークドライバはエンハ
/スメントFET−)ランジスタあるいはリレーによっ
て充分にシャントされる。リング伝送路の終端抵抗は不
必要な減衰を抑制するためにエンハンスメントFET−
トランジスタによって充分に遮断される。リングネット
ワークがロードされているときは、送信権の転送は、デ
ータ送信を完了したワンチッププロセッサが送信権ビッ
トまたはフラグをリセットシ、ある情報を発することに
より、好ましくはアドレス255を発して送信権が次の
データバイト255の中で許可されることを他のすべて
のワンチッププロセッサに92信し、これを付属のネッ
トワークドライバとリングネットワークを介してすべて
のワンチッププロセッサが受信することにより行なわれ
る。In a preferred embodiment, the signal reaching the ring transmission line is amplified by an amplifier and then supplied to a receiver of a one-chip processor and a noise filter consisting of another amplifier, resistor, and capacitor. The noise filter uses a tri-stay that has a feedback mechanism and a function to always pass this signal to the ring transmission line when the transmitter of the one-chip processor is not triggered by a monoflop) (
(Lristate) Noise is suppressed by making the arrival signal hc before it is applied to the line driver. When the monoflop is triggered by the start bit of the transmitter, the serial data word following the start bit is activated by the monoflop on behalf of the tristate line driver to transfer the data word to the ring transmission line. It is passed through a second tristate line driver to transmit. Supply of two-way work driver'II1.
When the voltage falls below a predetermined value, the two tristate line drivers are switched to the third mode of operation by the supply voltage detector, and the network driver is fully shunted by the enhancement FET transistor or relay. be done. The termination resistor of the ring transmission line is an enhancement FET to suppress unnecessary attenuation.
It is sufficiently blocked by the transistor. When the ring network is loaded, the transmission of the right to transmit is accomplished by the one-chip processor that has completed the data transmission resetting the right to transmit bit or flag and issuing some information, preferably by issuing an address 255 to indicate that the right to transmit is granted. This is done by communicating 92 what is granted in the next data byte 255 to all other one-chip processors, which are then received by all one-chip processors via the attached network driver and ring network.
これに対し、実際に送信権の転送をつかさどる引き続く
データバイト255は、リングネットワークの中を順々
に送信準備のできた次のワンチッププロセッサに渡され
る。一方、送信準備のできている残りのワンチッププロ
セッサは、送信権が付属のネットワークドライバによっ
て最初のワンチッププロセッサから引き続きリングネッ
トワーク内に転送されてデータバイト255が再′@環
するのを防止するため、アドレス255を受けとると同
時にこれに同期して自身の次のデータバイト00を送信
する。こうして送信要求フラグがセットされている次の
ワンチッププロセッサのみがデータバイト255に応え
て送信権を受けとり、このとき送信要求フラグをリセッ
トし送信権フラグをセットする。このようにして、この
ワンチッププロセッサの次のデータ送信が開始される。In contrast, subsequent data bytes 255, which are responsible for the actual transfer of the transmission right, are passed in sequence through the ring network to the next one-chip processor ready for transmission. Meanwhile, the remaining one-chip processors that are ready to transmit continue to have transmission rights transferred from the first one-chip processor into the ring network by the attached network driver to prevent data bytes 255 from being recirculated. Therefore, at the same time as it receives address 255, it transmits its next data byte 00 in synchronization with this. In this way, only the next one-chip processor whose transmit request flag is set receives the right to transmit in response to data byte 255, and at this time resets the transmit request flag and sets the transmit right flag. In this way, the next data transmission of this one-chip processor is started.
送信準備のできていない、つまり送信要求フラグをリセ
ットしている他のワンチッププロセッサは、データバイ
ト255を受けとって送信権を得ることはない、送信権
を引き取るワンチッププロセッサが存在しない場合は、
最初のワンチッププロセッサが、他のワンチッププロセ
ッサが送信権を引き取るまでサイクリックにその送信権
を転送し続けるようにプログラムされていない限り、送
信休止になる。No other one-chip processor that is not ready to transmit, that is, has reset its request-to-send flag, will receive the data byte 255 and gain the right to transmit, unless there is no one-chip processor to take over the right to transmit.
Unless the first one-chip processor is programmed to continue transferring its transmission rights cyclically until another one-chip processor picks up the transmission rights, it becomes dormant.
リングネットワークでデータスループットを最適化する
ために、ネットワークのロート時に送信権の許可を方向
づけることが考えられる。ちなみに、リングネットワー
クは動作の起動時および送信休止時にはCSMA/CD
方式によってその送信活動を回復する。In order to optimize data throughput in a ring network, it is conceivable to direct the granting of transmission rights at the time of network rotation. By the way, the ring network uses CSMA/CD when starting up and stopping transmission.
method to recover its transmission activity.
この時、すべてのワンチッププロセッサは同じ優先順位
をもつ、進行中のデータ送信が完了する前にリングネッ
トワークの中でひとつあるいはいくつかのワンチッププ
ロセッサからの送信要求がある場合は、送信権の転送は
トークンパ方式により行なわれる。そこで前記ワンチッ
ププロセッサは送信権を、リングネットワーク上で次に
続き;かつ送信準備のできたワンチッププロセッサに転
送する。At this time, all one-chip processors have the same priority, and if there is a transmission request from one or several one-chip processors in the ring network before the ongoing data transmission is completed, the right to transmit is granted. Transfer is performed using the token pass method. The one-chip processor then transfers the right to transmit to the next succeeding and ready-to-send one-chip processor on the ring network.
トークンパス方式はリングネットワークがロードされて
いる限り適用される。一方、リングネットワークが7ン
ロードされた後では、送信権の許可はCSMA/CD方
式による手Mきに変更される。The token pass method applies as long as the ring network is loaded. On the other hand, after the ring network is loaded, the transmission right is granted manually using the CSMA/CD method.
この発明の顕著な利点は、ひっとのワンチッププロセッ
サをリングネットワークに接続するのに付加的なICユ
ニットとして唯ひとつのネットワークドライバのみを必
要とするという賀実にある。リングネットワーク内での
一方向性データ送信であり、各ワンチッププロセッサの
接続点で0号のリフレッシュがなされるため、送信距離
は長くとれる。光伝送路を使うこともできる。A significant advantage of the invention is that it requires only one network driver as an additional IC unit to connect a single chip processor to a ring network. Since this is unidirectional data transmission within the ring network, and No. 0 is refreshed at the connection point of each one-chip processor, the transmission distance can be long. Optical transmission lines can also be used.
発 の好ましい具体例
図1に示したリングネットワークの各−1!!iI素は
、4つの構成単位、すなわちワンチッププロセッサ1、
ドライバ2、そしてCSMA/CD方式とすべてのトー
クンパス方式の規則に従ってワンチッププロセッサが動
作するための手段、好ましくは例えばプログラムから成
り立つ、ワンチッププロセー、すは、よく知られたプロ
セッサ、特にプロセッサファミリーである、インテルの
8044.8051.8096、モトローラの6801
、ロックウェルの6500/11か6500/13、あ
るいはモスナックの68200の内の一つならばどれで
もよい、このワンチッププロセッサは、ネットワークコ
ントローラとして割り込み機構を制御して動作できるば
かりでなく、ローカルコンピュータの機能も実行できる
ようにプログラムされている。Preferred specific example of each of the ring networks shown in Figure 1-1! ! The iI element has four constituent units: one-chip processor 1,
A one-chip processor comprising a driver 2 and means, preferably e.g. family: Intel's 8044.8051.8096, Motorola's 6801
, Rockwell's 6500/11 or 6500/13, or Mosnaq's 68200. This one-chip processor can not only operate as a network controller with control of the interrupt mechanism, but also as a local computer. It is also programmed to perform the following functions.
リングネットワーク内でのデータ送信は一定方向である
。すなわち、各パス17はワンチッププロセッサ20の
シリアル動作送信器をワンチッププロセッサ21のシリ
アル動作受信器と接続している。ネットワークの各接続
部において、すなわち、各ネット9−クドライバ32.
37(Iff12)において、シリアルメツセージがリ
フレッシュされる。したがって、リングネットワークは
、同軸送信路、平行線送信路(Twinax tran
smissionl 1nes) 、光通信路による長
距離間のデータ送信が可能である。データ送信は好まし
くは。Data transmission within the ring network is unidirectional. That is, each path 17 connects a serial operation transmitter of one-chip processor 20 to a serial operation receiver of one-chip processor 21. At each connection of the network, ie each network driver 32.
At 37 (Iff12), the serial message is refreshed. Therefore, the ring network consists of a coaxial transmission path, a parallel transmission path (Twinax tran
1nes), it is possible to transmit data over long distances using optical communication channels. Data transmission is preferred.
NRZコード、NRZIコードあるいは二相コード(b
iphag@code)によりなされる。NRZ code, NRZI code or two-phase code (b
iphag@code).
ネットワークドライバ2の2つの機能は、ネットワーク
ドライバ2に付属するワンチッププロセッサlをパス1
7に接続することと、パス17をリング状に閉じること
である。このネットワークドライバは、どのワンチップ
プロセッサも送信準備ができていない場合でさえも、ま
た、各ネットワークドライバの電力供給源がダウンして
いる場合でさえもネットワークをvL統している。詳し
く言えば、リングパス17に着いた信号は増幅器2によ
り増幅され、ノイズを抑圧するためにノイズフィルタ3
に接続し1次にあらかじめ定められた時間だけ信号を遅
延し、トライステートパスドライバ6に信号を供給し、
信号をリングパス17の次の部分へと供給する。The two functions of network driver 2 are to pass 1 the one-chip processor l attached to network driver 2.
7 and closing the path 17 in a ring shape. This network driver maintains vL control over the network even when none of the one-chip processors are ready to transmit, and even when each network driver's power supply is down. Specifically, the signal arriving at the ring path 17 is amplified by the amplifier 2, and is passed through the noise filter 3 to suppress noise.
, the signal is delayed by a predetermined time, and the signal is supplied to the tristate path driver 6.
The signal is fed to the next part of the ring path 17.
これにより、リングネットワークの接続は閉じることに
なる。このリングは、いかなる送信もない場合でも完全
に閉じている。ノイズフィルタ3は増幅器3′とキャパ
シタチで分路することにより構成され、その入力部には
抵抗5が接続されている。This closes the ring network connection. This ring is completely closed without any transmission. The noise filter 3 is constructed by shunting an amplifier 3' and a capacitor, and has a resistor 5 connected to its input.
ネットワークドライバ2はワンチッププロセッサ1のシ
リアル受信器10の増幅器2を通してリングパス17と
接続し、これによりいつでもリングネットワークに対し
てワンチッププロセッサは“リッスンー状態にある。ワ
ンチッププロセッサ1からの送信は。The network driver 2 is connected to the ring path 17 through the amplifier 2 of the serial receiver 10 of the one-chip processor 1, so that the one-chip processor is in a "listening" state for the ring network at any time. .
我社の***特許公開公報3213240.2号に公開さ
れているものとして完成される。It is completed as disclosed in our company's West German Patent Publication No. 3213240.2.
送信器11により出力されたシリアルデータバイトのス
タートビット論理信号0がモノフロップ9にトリガされ
ると、このモノフロップ9によりトライステート(tr
istat14)パスドライバ8はデータワードあるい
はバイトそしてこれに続く休止時間だけリングパス17
にワンチッププロセッサlの送信器11を接続する。When the start bit logic signal 0 of the serial data byte output by the transmitter 11 is triggered to the monoflop 9, the monoflop 9 triggers the tri-state (tr
istat 14) The path driver 8 uses the ring path 17 for the data word or byte and the following pause time.
The transmitter 11 of the one-chip processor I is connected to the transmitter 11 of the one-chip processor I.
この時間中、トライステート(tristate)パス
ドライバ6はモノフロップ9によりトライステーl−(
tristate)のモードにνJり換えられる。した
がって、これによりワンチッププロセッサl、特にその
送信fallはリングネットワークに接続される。ワン
チッププロセッサlだけが2つのリングのうちどちらを
閉じるかを、シリアル送信器11によって決定する。こ
れは、モノフロップ9により、2つのパスドライバ6と
8のどちらかが、トライステート(tristate)
モードに択一的に切り換えられることによりなされる。During this time, the tristate path driver 6 is driven by the monoflop 9 into the tristate l-(
(tristate) mode. This therefore connects the one-chip processor l, in particular its transmitter fall, to the ring network. Only the one-chip processor l decides which of the two rings to close by means of the serial transmitter 11. This means that one of the two path drivers 6 and 8 is tristated by the monoflop 9.
This is done by selectively switching to the mode.
さらに、ネットワークドライバ2は、危険値以下に動作
電圧が落ちた場合、パスドライバ6と8の両者をトライ
ステート(tristaLe)モードに切り換える供給
電圧探知器14を含んでいる。1つのネットワークドラ
イバーが落後(dropout)した場合でもリングネ
ットワークを有効に維持するため、供給電圧探知器14
はデプレッションFがFETトランジスタ12と13に
よりリングパス17の2つの部分を接続し、また不必要
な減衰を避けるためエンハンスメントFがFETトラン
ジスタ87をカットオフすることにより終端抵抗16を
切り離す、これは、リングパス17の接続と終端抵抗1
6の切り離しを通して、供給電圧探知器14により制御
された外部リレーによってなされる。Additionally, network driver 2 includes a supply voltage detector 14 that switches both path drivers 6 and 8 into tri-state (tristaLe) mode if the operating voltage drops below a critical value. A supply voltage detector 14 is used to keep the ring network active even if one network driver drops out.
The depletion F connects the two parts of the ring path 17 by FET transistors 12 and 13, and the enhancement F disconnects the termination resistor 16 by cutting off the FET transistor 87 to avoid unnecessary attenuation, which is Connection of ring path 17 and terminating resistor 1
6 is done by an external relay controlled by a supply voltage detector 14.
この発明の重要な特徴によれば、アクティブなワンチッ
ププロセッサ20の送信権の転送は、ネットワークが図
2にしたがいロードされた場合、トークンパス方式の利
用になりなされる。これにより、送信権を取るかどうか
を、他のワンチッププロセッサ21から27に尋ねる表
示が必要となる0次に位置する送信準備のできたワンチ
ッププロセッサ22だけが送信権を取るために、そのワ
ンチッププロセッサ22は次に続くワンチッププロセッ
サ23〜27から送信権を取るために必要な表示を取り
去らなければならない。According to an important feature of the invention, the transfer of the transmission rights of the active one-chip processors 20 is done using a token-passing scheme when the network is loaded according to FIG. As a result, only the one-chip processor 22 located at the 0th order that is ready to transmit requires an indication to ask the other one-chip processors 21 to 27 whether or not to take the transmission right. The chip processor 22 must remove the necessary indications to take the transmission right from the next one-chip processors 23-27.
この目的のため、送信権を転送するための表示あるいは
フラグは、付加的な動作時間内にストアされ、取り去ら
れなければならない。For this purpose, an indication or flag for transferring the transmission right must be stored and removed within an additional operating time.
もしネットワークドライバを離れる前に、表示あるいは
フラグが取り去られるとすれば、これによりネットワー
クドライバ2の動作時間は増加し、結果として転送効率
がかなり減少することになる。この過程を避けるために
、2図によれば送信権を転送するワンチッププロセッサ
20は連続して2つのキャラクタを送信する0例えば、
アドレス255はトークンリングネットワーク内のすべ
てのチッププロセッサ20から27に51匂され、送信
権は次のデータバイト255と結びつくことにより新し
く割り当てられる。そこで、ワンチッププロセッサ20
は、そのデータ送信を完了したため自分の持っていた送
信権を取り消す、この発信、すなわちアドレス255は
、ネットワークドライバ31から37を通してトークン
リングネットワークと接続したすべてのワンチッププロ
セッサ20から27によって受け取られる。すへて2の
ワンチッププロセッサ20から27が各ネットワークド
ライバ31から37を通して、続くデータバイト255
を受け取るわけではない、というのは、転送準備をして
いるワンチッププロセッサ22,24.26は、ネット
ワークドライバ32,34.36を通して、リングネッ
トワーク内のワンチッププロセッサ20かものデータバ
イト255の通過を阻止するために、アドレス255を
受け取ると直ちに、これと同期して各々異なったデータ
バイト列、例えば00を自動的に送信する。この操作に
より、送chiをしたワンチッププロセッサ22,24
.26の内、送信要求フラグがSETされているため、
プロセッサ20に続くワンチッププロセッサ22だけが
データバイト255により送信権を受け取る。この送信
要求フラグのSETにより、送信要求フラグをクリアし
、送信権フラグをセットすることになる。したがって、
初めに始動したワンチッププロセッサ22からデータ送
信が始められる。ワンチッププロセッサ21もまたデー
タバイト255を受け取る。しかし、その送信要求ビッ
トがセットされていないため、送信権の受け入れが跳ば
されることになる。ワンチッププロセッサ20から27
の内、どれも送信権を受け取るものがない場合には、ワ
ンチッププロセッサ2θから27の内とれか1つが送信
権を受け取るまで送信権の受け入れを循環的にするよう
に、ワンチッププロセッサ20がプログラムされていな
ければ送信休止となる。If the indication or flag were to be removed before leaving the network driver, this would increase the operating time of the network driver 2 and result in a significant reduction in transfer efficiency. In order to avoid this process, according to FIG. 2, the one-chip processor 20 transferring the transmission right transmits two characters in succession, e.g.
Address 255 is signaled 51 to all chip processors 20-27 in the token ring network, and transmission rights are newly assigned by associating with the next data byte 255. Therefore, one-chip processor 20
, having completed its data transmission, cancels its own transmission rights. This transmission, address 255, is received by all one-chip processors 20 to 27 connected to the token ring network through network drivers 31 to 37. The two one-chip processors 20 to 27 pass through each network driver 31 to 37 the following data bytes 255.
This is because the one-chip processor 22, 24, 26 that is preparing for the transfer will pass through the network driver 32, 34, 36 the data bytes 255 of the one-chip processor 20 in the ring network. In order to prevent this, as soon as the address 255 is received, each different data byte sequence, for example 00, is automatically transmitted in synchronization therewith. By this operation, the one-chip processors 22 and 24 that sent
.. Since the transmission request flag of 26 is set,
Only one-chip processor 22 following processor 20 receives the right to transmit with data byte 255. By setting the transmission request flag, the transmission request flag is cleared and the transmission right flag is set. therefore,
Data transmission begins from the one-chip processor 22 that started first. One-chip processor 21 also receives data bytes 255. However, since the request to transmit bit is not set, acceptance of the right to transmit will be skipped. One-chip processor 20 to 27
If none of the one-chip processors 2θ receives the transmission right, the one-chip processor 20 cyclically accepts the transmission right until one of the one-chip processors 2θ to 27 receives the transmission right. If it is not programmed, transmission will be suspended.
ロードされたネットワークでは、送信権はトークンパス
方式によって転送される。従って送@檜は、従来のネッ
トワークにおいては、次のプロセッサが準備できている
か否かにかかわらず転送される0本発明によるリングネ
ットワークでは送信権は他のプロセッサが準備できてい
るときに転送される。それゆえ不要な待ち時間は生じな
い。In a loaded network, transmission rights are transferred by a token-passing method. Therefore, in a conventional network, the right to send is transferred regardless of whether the next processor is ready; in a ring network according to the invention, the right to send is transferred when another processor is ready. Ru. Therefore, unnecessary waiting times do not occur.
仮にワンチッププロセッサ21が送信するとしたとき、
ます綴初にそのプロセッサは送信要求フラグをセットす
る。ロードされたネットワークではそれぞれの送信権転
送アナウンスがあったとき、このワンチッププロセッサ
21が次に続くものであるかどうかをチェックする。該
当するならばこのワンチッププロセッサ21の、以前か
ら提起されていた送信要求が実行される。Suppose that the one-chip processor 21 transmits,
Initially, the processor sets a send request flag. In the loaded network, when each transmission right transfer announcement is made, it is checked whether this one-chip processor 21 is the next one. If applicable, the previously submitted transmission request of this one-chip processor 21 is executed.
ネットワークの送信休止時においては、送信しようとす
るワンチッププロセッサはC8ME/CD方式に従って
、等しい優先順位でネットワークへのアクセスを得よう
とする。When the network is not transmitting, the one-chip processors that wish to transmit will try to gain access to the network with equal priority according to the C8ME/CD scheme.
これはワンチッププロセッサのリングパス空きチェック
により行なわれる。アクセスは統計的に行われ、ワンチ
ー7ププロセツサにより時間的に変動する。2つまたは
3つ以上のワンチッププロセッサ間の送信衝突が生じた
場合、これらのワンチッププロセッサはりングパスの”
空き”状態をチェックする。あるワンチッププロセッサ
が衝突なしにリングネットワークへのアクセスを得ると
すぐにそのワンチーププロセツサの送信要求フラグをリ
セットし、送信権フラグをセットする。このようにして
ワンチッププロセッサは、送信が完了するまで他のすべ
てのワンチッププロセッサに対して優先権を得る。This is done by checking the ring path availability of the one-chip processor. Access is done statistically and varies over time by a one-chip processor. If a transmission collision occurs between two or more one-chip processors, the transmission collision between these one-chip processors
As soon as a one-chip processor gains access to the ring network without collision, it resets its request-to-send flag and sets its right-to-send flag. In this way, one A chip processor gains priority over all other one-chip processors until the transmission is complete.
リングネットワークへのアクセスを得たワンチッププロ
セッサと競合するこれらのワンチッププロセッサはロー
ドされたネットワークにおいて、トークンパス方式の規
則にもとづいた転送に従って、次々にそれらの送信権を
受けとる。These one-chip processors that compete with the one-chip processor that has gained access to the ring network receive their transmission rights one after another in the loaded network according to transfer based on token-passing rules.
送信衝突は衝突検出器がなくてもリングネットワーク内
で検出される。これはワンチッププロセッサが、リング
ネットワークに沿って送信されたデータバイトを受信す
ることによる。もし同じ優先順位で受信データバイトを
送信データバイトの間に同時発生がないときはひとつあ
るいはいくつかのワンチッププロセッサのアクセスは送
信衝突につながる。Transmission collisions are detected within the ring network without a collision detector. This is due to the one-chip processor receiving the data bytes sent along the ring network. Accesses of one or several one-chip processors lead to transmission collisions if there is no concurrency between received data bytes and transmitted data bytes with the same priority.
このリングネットワークのプロトコルはドイツ公開公報
3333847.7に対応する発明による。Fig、3
aは次のものから成り立つ=IJ的アドアドレス40.
ソースドレス41.コマンド42.受信アドレス43゜
送信アドレス44.データバイト数45.データバイト
とそれらのチェックサム、証明(identifica
tion)ノチX−/クサム47,15データバイトに
分けられたデータバイト47、先頭データパイ、トのチ
ェックサム46とストップバイト48゜
3ビツトのコマンドにより、受取確認
(acknawledge+5ent)または応答の送
信権が受信器に転送され、またデータ送信の完了時に要
求のある送信器にこれが返却され、42は送信器と受信
器に、どのアドレスの送信器または受信器が内部または
外部データメモリに対して有効かを知らせ、そしてそれ
に受信データの受取確認(acknowledzeme
nt)がデータ応答のどちらが統〈かを知らせる。The protocol of this ring network is based on the invention corresponding to German publication No. 3333847.7. Fig, 3
a consists of the following = IJ address 40.
Source dress 41. Command 42. Receiving address 43° Sending address 44. Number of data bytes: 45. data bytes and their checksums, identification
tion) Notch X-/K sum 47, data byte 47 divided into 15 data bytes, checksum 46 and stop byte 48, data byte 47 divided into 15 data bytes, checksum 46 and stop byte 48. Acknowledgment (acknowledge + 5ent) or response transmission right by a 3-bit command. is transferred to the receiver and returned to the requesting transmitter upon completion of the data transmission, 42 informing the transmitter and receiver of which address the transmitter or receiver is valid for internal or external data memory. and acknowledge receipt of the received data.
nt) indicates which of the data responses is dominant.
Fig、3aは受取確認または応答が付いていないプロ
トコルを示す、Fig、3bはFig、3aにエディツ
トマークまたは受信器49の受取確認を付けたデータ送
信のプロトコルを示す、受取確認は次の受信アドレスま
たは蛙初の送信アドレスによって目的を達する。Fig
、3cに従ったデータ応答により、受信器は送信器50
のマークまたはキャラクタにより、送信器にデータを送
るよう要求される。受信器51のデータメツセージは送
信器50の要求に付加される。Fig. 3a shows a protocol without receipt confirmation or response. Fig. 3b shows a data transmission protocol with an edit mark or receipt confirmation from the receiver 49 added to Fig. 3a. Receipt confirmation is the next reception. Achieve the goal by address or frog first sending address. Fig
, 3c, the receiver sends the transmitter 50
mark or character that requests the transmitter to send data. The receiver 51 data message is appended to the transmitter 50 request.
データ保護はマーク又はキャラクタとデータ部(dat
a portions) ニ続けて送うレルチェックサ
ムによって行われる。送信器は送信されるべき残りデー
タバイト数がまだXOHに相当するときはキャラクタお
よび/またはデータを加算し、チェックサムを送信する
。受信器は受信したキャラクタおよび/またはデータを
旭コし残りfiXOHを数え上げ、受信したデータに相
当するチェックサムが受信したチェックサムに等しいか
どうかを照合する。チェックサムが一致しない場合。Data protection consists of marks or characters and data parts (dat).
(a portions) D) This is done by successively sending a checksum. The transmitter adds characters and/or data and sends a checksum when the number of remaining data bytes to be sent still corresponds to XOH. The receiver digitizes the received characters and/or data, enumerates the remaining fiXOH, and checks whether the checksum corresponding to the received data is equal to the received checksum. If the checksums do not match.
例えばあるバイトが1多い場合、そのバイトは受信され
ないで送信器に返される。目的アドレス0で特徴づけら
れた広範囲送信の場合、受@塁は受信されたバイトも衝
突バイトも返さない。For example, if there is one more byte, that byte is not received and is returned to the transmitter. In the case of a wide range transmission characterized by a destination address of 0, the receiver returns neither received bytes nor conflicting bytes.
送信エラーについてみると、これらは、受信されたバイ
トは送信されたものと比較されるので送信器によって検
出される。送信エラーが検出されると送信器はエラーを
訂正しようとする。これは新たな証明(identif
ica−tion)の送信と最後のデータ部分(dat
a por−tion)のくりかえしの結果である送信
要求のリセットとスタートによってなされる。安全上の
理由そして許容される岐小のパス長により最後の8バイ
トがくりかえされる。受信器は送信器が再びデータ送信
を開始するまで待機する。Regarding transmission errors, these are detected by the transmitter as the received bytes are compared to the transmitted ones. When a transmission error is detected, the transmitter attempts to correct the error. This is a new proof (identif
ica-tion) and the last data part (dat
This is done by resetting and starting the transmission request, which is the result of repeated a por-tion). The last 8 bytes are repeated for safety reasons and the allowed branching path lengths. The receiver waits until the transmitter starts transmitting data again.
ワンチッププロセッサ内にネットワークコントローラが
ソフトウェアでなく、ハードウェアでインプリメントさ
れていればシリアルデータ送信速度はもはやワンチップ
プロセッサの処理速度に依存せず、増加する。その上内
部または外部データメモリに対するデータ送信はDMA
(Direct Memory Access)7クセ
スによりワンチッププロセッサによるリングネットワー
クの1#響なしに行うことができる。If the network controller in the one-chip processor is implemented in hardware rather than software, the serial data transmission speed no longer depends on the processing speed of the one-chip processor, but increases. Additionally, data transmission to internal or external data memory is DMA
(Direct Memory Access) 7 accesses allow a one-chip processor to perform this without affecting the ring network.
ノズルフィルタによるリングライン上の信号の遅延の大
きさは、ワンチッププロセッサ20が通信権を転送する
ためのマークとしてアドレス255のみを使用し、ネッ
トワークドライバからトライステートラインドライバを
介してアドレス指定ビットが発せられるより前に、引き
続くワンチッププロセッサ24畳26が送信準備を完了
できるように。The magnitude of the delay of the signal on the ring line due to the nozzle filter is such that the one-chip processor 20 uses only address 255 as a mark to transfer communication rights, and the addressing bits are passed from the network driver through the tri-state line driver. So that the succeeding one-chip processors 24 and 26 can complete preparations for transmission before the message is sent.
ネットワークドライバ32のトライステートドライバ8
によってアドレス255のアドレス指定ビットを制御(
suppress)すべく選ぶ必要がある。Tri-state driver 8 of network driver 32
controls the addressing bits at address 255 by (
It is necessary to choose which one to suppress.
ネットワークドライバ2はたいてい分離されたICユニ
ットであるが、好ましくはワンチッププロセッサl内に
集積化されたほうがよい。The network driver 2 is usually a separate IC unit, but is preferably integrated within a single-chip processor l.
第1図は本件のリングネットワークの好ましい実施例に
使われるネットワークドライバのブロックダイアグラム
2第2図は送信権の転送を説明するためのグイ7グラム
、第3図は本発明のリングネットワークに適用されるプ
ロトコルを夫ダ示す。
特許出願人 シークフリート・シュワルツ代理人弁理士
松 岡 修 平
手続補正書(自発)
昭和60年8月236
1、事件の表示
昭和60年特許願第163789号
2、発明の名称
ワンチッププロセッサ間通信用
リングネットワーク
3、 補正をする者
一′19件との関係 特許出願人
シークフリート・シュワルツ
4、代理人〒102
東京都千代16区九段北1−9−5
朝【」九段マンション302号
5、補正の対象
明細8(浄と・内容に変更なし)
手続補正書(方式)
%式%
2、発明の名称
ワンチッププロセッサ間通信用
リングネットワーク
3、補正をする者
事件との関係 特許出願人
シークフリート・シュワルツ
4、代理人
〒102東京都千代田区九段北1−9−5朝日九段マン
ション302号FIG. 1 is a block diagram of a network driver used in a preferred embodiment of the ring network of the present invention. FIG. 2 is a block diagram of a network driver for explaining transmission right transfer, and FIG. I will show you the protocol. Patent applicant: Siegfried Schwartz, patent attorney, Shuhei Matsuoka Procedural amendment (voluntary) August 1985 236 1. Indication of the case 1985 Patent Application No. 163789 2. Name of the invention One-chip processor-to-processor communication Relationship with the person making the amendment 1'19 Patent applicant Siegfried Schwartz 4, agent 1-9-5 Kudan Kita, Chiyo 16-ku, Tokyo 102 Asa Kudan Apartment No. 302 5, Specification subject to amendment 8 (clean/no change in content) Procedural amendment (method) % formula % 2. Name of the invention Ring network for communication between one-chip processors 3. Relationship with the person making the amendment Patent applicant seek Fleet Schwartz 4, Agent Address: 302 Asahi Kudan Mansion, 1-9-5 Kudan Kita, Chiyoda-ku, Tokyo 102
Claims (25)
るワンチッププロセッサ間の通信を行なうためのリング
ネットワークにおいて、以下のものより構成されるもの
: ひとつのリング伝送路、各プロセッサに用いられ、それ
ぞれ選択的に前記送信器または前記受信器を前記伝送路
に結合させ、ワンチッププロセッサが送信権をもってい
ないときには前記リング伝送路内の信号を通過させる機
能を有する複数のネットワークドライバ回路; あらかじめ定められた優先順位付与方式にもとづいて前
記ワンチッププロセッサを、独立のローカルデータプロ
セッサそして/またはネットワークコントローラとして
選択的に動作させるために前記ワンチッププロセッサの
各々の中に設置されたコントロール手段;前記ネットワ
ークドライバ回路に設けられ、前記リング伝送路に接続
された第1のトライステート(tristate)ライ
ンドライバ;ワンチッププロセッサの前記送信器の出力
へ接続される入力を有し、シリアルデータワードを前記
送信器から前記リング伝送路にパスすること、および前
記リング伝送路内の前記信号の通過を阻止する機能をも
ち、前記送信器により生成されるスタートビットによっ
てトリガされるようになされた、各ワンチッププロセッ
サに用いられるタイミング回路。(1) A ring network for communication between one-chip processors, each having a serial transmitter and a serial receiver, consisting of the following: One ring transmission path, used by each processor, and each with a selected a plurality of network driver circuits having the function of automatically coupling the transmitter or the receiver to the transmission path and passing the signal in the ring transmission path when the one-chip processor does not have the right to transmit; a predetermined priority; control means installed in each of said one-chip processors for selectively operating said one-chip processors as independent local data processors and/or network controllers based on a ranking scheme; a first tristate line driver provided and connected to the ring transmission line; having an input connected to an output of the transmitter of a one-chip processor to transmit serial data words from the transmitter to the ring transmission line; used in each one-chip processor, having the function of passing a transmission line and blocking the passage of the signal in the ring transmission line, and being triggered by a start bit generated by the transmitter. timing circuit.
リング伝送路内の信号を選択的に伝送するための第2の
トライステートドライバを有する特許請求の範囲第(1
)項記載のリングネットワーク。(2) A second tri-state driver for selectively transmitting signals in the ring transmission path when the timing circuit is not operating.
Ring network described in ).
グ伝送路内の前記信号を本質的に減衰させることなく伝
送するようにして、前記第1のトライステートラインド
ライバをブロックし、前記ネットワークドライバをシャ
ントするブロック信号の発生に対する供給電圧検知器を
も有する特許請求の範囲第(1)項記載のリングネット
ワーク。(3) if an excessive drop in supply voltage is detected, blocking the first tri-state line driver so as to transmit the signal in the ring transmission path essentially without attenuation; Ring network according to claim 1, further comprising a supply voltage detector for the generation of a blocking signal that shunts the driver.
送路に直列に接続されていて、出力が前記受信器および
ノイズ除去器の入力に接続されており、そしてそのノイ
ズ除去器の出力は第2のトライステートドライバの入力
に接続されており、しかも、その第2トライステートド
ライバは前記リング伝送路に直列に接続されている特許
請求の範囲第(1)項記載のリングネットワーク。(4) The network driver has an input connected in series to the ring transmission line, an output connected to the receiver and the input of the noise remover, and the output of the noise remover is connected to the second try. 2. The ring network according to claim 1, wherein the second tristate driver is connected to an input of a state driver, and the second tristate driver is connected in series to the ring transmission path.
シャントされた増巾器の直列接続で構成されたものであ
る特許請求の範囲第(4)項記載のリングネットワーク
。(5) The ring network according to claim (4), wherein the noise remover is configured by a series connection of a resistor and an amplifier shunted by a capacitor.
求の範囲第(1)項記載のリングネットワーク。(6) The ring network according to claim (1), wherein the timing circuit is a monoflop.
によって発生する前記ブロッキング信号によって動作可
能なスイッチング手段を経てシャントされる特許請求の
範囲第(3)項記載のリングネットワーク。7. The ring network of claim 3, wherein said network driver is shunted via switching means operable by said blocking signal generated by said supply voltage detector.
る特許請求の範囲第(7)項記載のリングネットワーク
。(8) The ring network according to claim (7), wherein the switching means is a FET transistor.
る特許請求の範囲第(1)項記載のリングネットワーク
。(9) The ring network according to claim (1), wherein the priority assigning method is a CSMA/CD method.
ある特許請求の範囲第(1)項記載のリングネットワー
ク。(10) The ring network according to claim (1), wherein the priority assigning method is a CSMA/CD method.
る特許請求の範囲第(1)項のリングネットワーク。(11) The ring network according to claim (1), wherein the priority assigning method is a token pass method.
トークンパス方式の組合せである特許請求の範囲第(1
)項のリングネットワーク。(12) Claim No. 1, wherein the priority assigning method is a combination of a CSMA/CD method and a token pass method.
) term ring network.
ール手段はデータ転送完了した時、そのワンチッププロ
セッサは送信権を、転送の準備ができており、次の第1
のワンチッププロセッサになるワンチッププロセッサに
転送する特許請求第(1)項記載のリングネットワーク
。(13) When the control means including the one-chip processor completes the data transfer, the one-chip processor receives the transmission right and is ready for the next first transfer.
The ring network according to claim 1, wherein the ring network is transferred to a one-chip processor that becomes a one-chip processor.
において、そのプロセッサは最初に、すべてのワンチッ
ププロセッサに受信されるアナウンスを発する、一方、
アナウンスに続く情報は送信要求の準備ができている次
に続くワンチッププロセッサにだけに受信され、そのプ
ロセッサは、その他の前記ワンチッププロセッサ以外へ
の前記情報の送信をブロックする、特許請求の範囲第(
13)項記載のリングネットワーク。(14) In transferring said transmission right from a one-chip processor, that processor first issues an announcement that is received by all one-chip processors, while
The information following the announcement is received only by the next succeeding one-chip processor that is ready to request transmission, and that processor blocks the transmission of said information to other than said one-chip processors. No. (
13) Ring network described in section 13).
情報の受信にあたって、送信権フラッグがセットされて
いる間は送信要求フラッグはリセットになっている特許
請求の範囲第(14)項記載のリングネットワーク、(15) The ring network according to claim 14, wherein when the next one-chip processor receives the information, the transmission request flag is reset while the transmission right flag is set.
ネットワーク動作方式が以下のステップで構成されるも
の: a)リング伝送路を供給し; b)送信権を、転送が完全に終った最初のワンチッププ
ロセッサから、最初の前記ワンチップロセッサの隣の前
記ワンチッププロセッサの1つに、次々とリングネット
ワーク内で送信に備えて転送すること。(16) A ring network operation method for communication between one-chip processors consists of the following steps: a) Providing a ring transmission path; b) Transferring the transmission right to the first one-chip processor that has completed the transfer. to one of the one-chip processors next to the first one-chip processor, one after another, in preparation for transmission within a ring network.
の1つが、“送信の準備ができている”ことを表示する
送信フラッグをセットするステップを含んでいる特許請
求の範囲第(16)項記載の方式。(17) The step b) includes the step of setting a transmission flag indicating that one of the one-chip processors is "ready to transmit." method.
/CD手続である特許請求の範囲第(16)項記載の方
式。(18) The above-determined transmission right granting procedure is based on CSMA.
/CD procedure according to claim (16).
いるすべてのワンチッププロセッサは、リング伝送路が
統計的に許可され、時間変化があった場合と、2つまた
はそれ以上の前記ワンチッププロセッサの送信の衝突を
アクセスした場合の後に、前記リング伝送路が空いてい
るかどうかチェックする、このチェックは送信権を与え
られたワンチッププロセッサによってすべてのワンチッ
ププロセッサについてデータ送信が終了するまでくり返
し行なわれその間送信権はそのワンチッププロセッサが
保持している特許請求の範囲第(16)項記載の方式。(19) In the post-send pause, all one-chip processors that are ready to transmit, if the ring transmission path is statistically allowed and time-varying, After accessing a processor transmission collision, it is checked whether the ring transmission path is free, and this check is repeated until data transmission is completed for all the one-chip processors by the one-chip processors that have been given the transmission right. The system according to claim 16, wherein the one-chip processor holds the transmission right during the transmission.
されたデータはブロックに細分化され、それぞれ受けと
ったワンチッププロセッサによってチェックされ、エラ
ーがあると前記送信したワンチッププロセッサにエラー
信号を返す。受け取られたデータの中で、送信したワン
チッププロセッサは送信に含む前にエラーを含んだブロ
ックのみを再送信する特許請求の範囲第(16)項記載
の方式。(20) The data sent by one of the one-chip processors is subdivided into blocks, each of which is checked by the receiving one-chip processor and returns an error signal to the sending one-chip processor if there is an error. 17. The method according to claim 16, wherein among the received data, the transmitting one-chip processor retransmits only blocks containing errors before including them in the transmission.
て送信されたデータと、前記リング伝送路と通り抜け、
前記ワンチッププロセッサによって受信されたデータを
比較して、チェックを行なう特許請求の範囲第(16)
項記載の方式。(21) The one-chip processor receives data transmitted via the ring transmission path and passes through the ring transmission path,
Claim No. 16, wherein data received by the one-chip processor is compared and checked.
Method described in section.
たデータの受信に対する応答を要求されている最初のワ
ンチッププロセッサは、前記応答を送信されている最初
のワンチッププロセッサは、前記応答を送信するために
前記第2のワンチッププロセッサから送信権を引き継ぎ
、終了した後送信権を前記第2のワンチッププロセッサ
に返却する特許請求の範囲第(18)項記載の方式。(22) The first one-chip processor that is requested to respond to the reception of the data sent by the second one-chip processor, the first one-chip processor to which the response is sent, sends the response. 19. The method according to claim 18, wherein the transmission right is taken over from the second one-chip processor at a later date, and the transmission right is returned to the second one-chip processor after the transmission is completed.
が送信の準備ができていない場合、そのワンチッププロ
セッサは送信権を保持し、他のワンチッププロセッサに
送信権の提供を周期的にくりかえす特許請求の範囲第(
16)項記載の方式。(23) After transmission is completed, if no other one-chip processor is ready to transmit, that one-chip processor retains the transmission right and periodically repeats providing the transmission right to other one-chip processors. Claim No. (
16) Method described in section 16).
が送信の準備ができていないかあるいは送信動作を停止
している場合には、そのワンチッププロセッサが送信権
を保持する特許請求の範囲第(18)項記載の方式。(24) After the transmission is completed, if the other one-chip processor is not ready for transmission or has stopped its transmission operation, the one-chip processor retains the transmission right. The method described in (18).
ププロセッサからデータを受信するにあたって、データ
に先立って、受信器アドレス、前記送信しているワンチ
ッププロセッサのソースアドレス、データが送られる目
的アドレス、データがフェッチされるフェッチングアド
レス、送信された数値データのブロック、ヘッダーを含
んだデータのチェックサム(check sum)など
を含むヘッダーを先に送信する特許請求の範囲第(16
)項の記載の方式。(25) When a one-chip processor receives data from the one-chip processor that is transmitting it, prior to the data, the receiver address, the source address of the one-chip processor that is transmitting, the destination address to which the data is sent, and the data Claim No. 16, in which a header containing a fetching address from which a message is fetched, a block of transmitted numerical data, a check sum of data including the header, etc. is first transmitted.
).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3429350 | 1984-07-25 | ||
DE3429350.6 | 1984-07-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6187452A true JPS6187452A (en) | 1986-05-02 |
Family
ID=6242698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60163789A Pending JPS6187452A (en) | 1984-07-25 | 1985-07-24 | Ring network for communication between one chip processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6187452A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0874263A (en) * | 1994-09-02 | 1996-03-19 | Bando Chem Ind Ltd | Mat mounting structure to bottom of caisson |
JP2009538070A (en) * | 2006-05-24 | 2009-10-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Communication module |
-
1985
- 1985-07-24 JP JP60163789A patent/JPS6187452A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0874263A (en) * | 1994-09-02 | 1996-03-19 | Bando Chem Ind Ltd | Mat mounting structure to bottom of caisson |
JP2009538070A (en) * | 2006-05-24 | 2009-10-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Communication module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4760571A (en) | Ring network for communication between one chip processors | |
JP3340738B2 (en) | Method and apparatus for a parallel packet bus | |
US5978865A (en) | System for performing DMA transfers where an interrupt request signal is generated based on the value of the last of a plurality of data bits transmitted | |
US20020184422A1 (en) | System and method for arbitration of a plurality of processing modules | |
JPS63292843A (en) | Method and apparatus for connecting interface to local area network | |
JPS58139255A (en) | Data processing system | |
US5311510A (en) | Data storing system for a communication control circuit | |
JPS6187452A (en) | Ring network for communication between one chip processor | |
AU619916B2 (en) | A communication command control system between CPUs | |
JPS6246025B2 (en) | ||
JPS6326576B2 (en) | ||
EP0187503A2 (en) | Shared line communication system | |
JPS5816337A (en) | Transmitting system of plant information | |
JP3799741B2 (en) | Bus controller | |
JPH1188381A (en) | Communication system, usb function device, communication system control method and medium recording communication condition display program | |
JP2696105B2 (en) | Network interconnect circuit | |
JPS585061A (en) | Multidrop transmission system | |
JPH0113575B2 (en) | ||
JPH0136740B2 (en) | ||
JPS6123447A (en) | Loop transmission control method | |
JPS6029062A (en) | Code conversion system | |
JPS60227545A (en) | Information transfer system | |
JPS60219849A (en) | Packet processing unit | |
JPH0461388B2 (en) | ||
JPS63285660A (en) | Information processing system |