JPS6182557A - Receiving frequency stabilizing device - Google Patents
Receiving frequency stabilizing deviceInfo
- Publication number
- JPS6182557A JPS6182557A JP59204847A JP20484784A JPS6182557A JP S6182557 A JPS6182557 A JP S6182557A JP 59204847 A JP59204847 A JP 59204847A JP 20484784 A JP20484784 A JP 20484784A JP S6182557 A JPS6182557 A JP S6182557A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- voltage
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
- H04L27/2276—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals using frequency multiplication or harmonic tracking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、受信周波数安定化装置に関し、たとえばP
CM受信機の復調器のように、その入力信号の周波数に
対して精度の高い安定したものを要求する復調器への入
力信号を導入する部分に用いられて有効である。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a receiving frequency stabilizing device, for example, P
It is effective when used in a part that introduces an input signal to a demodulator, such as a demodulator of a CM receiver, which requires a highly accurate and stable input signal frequency.
衛星放送に採用される音声信号伝送方式として、音声P
CM (Pu1s@Code Moelolation
)信号を4相DPSK (Dlfferenclal
Phase 5hiftK・ylng )変調で伝送
する方式が考えられている。(以下この変調信号をQP
SK信号と称する。)このQPSK信号の1チヤンネル
分の帯域は、1.2MHzに設定される。Audio P is the audio signal transmission method used for satellite broadcasting.
CM (Pu1s@Code Moelation
) signal to 4-phase DPSK (Dlfferenclal
A transmission method using Phase 5hiftK·ylng) modulation is being considered. (Hereinafter, this modulation signal will be referred to as QP
It is called the SK signal. ) The band for one channel of this QPSK signal is set to 1.2 MHz.
一方、前記QPSK信号を受信する地上局においテハ、
とのQPSK信号を復調する他、ケーブルテレビジ、ン
システムを利用して加入者に伝送することが考えられる
。On the other hand, at the ground station receiving the QPSK signal,
In addition to demodulating the QPSK signal, it is conceivable to transmit it to subscribers using a cable television system.
そこで、この発明では、以下QPSK信号を例にとって
、このQPSK信号をどのように加入者へ伝送するかを
実施例として説明する。Therefore, in the present invention, a QPSK signal will be taken as an example and how to transmit this QPSK signal to a subscriber will be explained as an embodiment.
通常テレビジョン信号を伝送するための1チヤンネル分
の帯域幅は、第7図に示すように6MHzである。ここ
で、テーブルテレビジ、ンシステムにおいて空チャンネ
ルを利用し、上記QPSK信号を伝送する。QPSK信
号は1.2MHzの帯域幅を有するから、例えば5チヤ
ンネル分のテレビジ百ンチャンネルが空いていたとする
と、(5X6 MHz) / 1.2MHz = 25
チヤンネルのQPSK信号用チャンネル81 、s=
#s=・・・を設けることができる。The bandwidth of one channel for transmitting a normal television signal is 6 MHz, as shown in FIG. Here, the QPSK signal is transmitted using an empty channel in the table television system. QPSK signals have a bandwidth of 1.2 MHz, so for example, if 5 television channels are vacant, (5 x 6 MHz) / 1.2 MHz = 25
Channel 81 for QPSK signals of channels, s=
#s=... can be provided.
次に上記の如く伝送されてくるQP8に信号を受信し復
調器へ導入する必要があるが、その受信システムについ
て説明する。Next, it is necessary to receive the signal transmitted to QP8 as described above and introduce it to the demodulator, and the receiving system will be explained.
まずQPSK信号を復調するには、その信号の位相情報
を正確にとらえることが重要であるため、位相情報を判
断しやすい低い周波数に周波数変換する必要がある。例
えば、5.73 MH!程度のQPSK信号に変換でき
ればよい。First, in order to demodulate a QPSK signal, it is important to accurately capture the phase information of the signal, so it is necessary to convert the frequency to a lower frequency that makes it easier to determine the phase information. For example, 5.73 MH! It is sufficient if it can be converted to a QPSK signal of approximately
そζで、5.73 MHz OQPSK信号を得るため
には、QPSK信号を含む高周波信号を周波数変換器に
入力し、局部発振信号と混合すれば良い。Therefore, in order to obtain a 5.73 MHz OQPSK signal, a high frequency signal including the QPSK signal may be input to a frequency converter and mixed with a local oscillation signal.
しかし、局部発振信号の周波数の選定として、たとえば
第8図(、)に示すように、QPSK信号の帯域内に局
発周波数(Fl)を選ぶと、イメージ妨害が生じる。今
、上側へテロダインで、チャンネル(Sl)を受信する
場合を考えると、局発周波数は(+3tの周波数) +
5.73 MHzとなシ、イメージ妨害と生じるチャ
ンネルは81 となる。However, when selecting the frequency of the local oscillation signal, for example, as shown in FIG. 8(,), if the local oscillation frequency (Fl) is selected within the band of the QPSK signal, image disturbance occurs. Now, considering the case where channel (Sl) is received by upper heterodyne, the local oscillation frequency is (+3t frequency) +
At 5.73 MHz, the number of channels where image disturbance occurs is 81.
つまシ、チャンネルsl、s−の双方の信号が混信する
ことになる。The signals from both channels sl and s- will interfere with each other.
このため、イメージ妨害のないQPSK信号を得るには
、QPSK信号の伝送帯域から離れた位置となる局部発
振周波数を選定する必要がある。Therefore, in order to obtain a QPSK signal without image interference, it is necessary to select a local oscillation frequency that is located away from the transmission band of the QPSK signal.
このような局部発振周波数としては、例えば25チヤン
ネルのQPSK信号(約32浦Izの帯域幅)を考える
と、受信チャンネルから56.75MHz若しくは58
.75 ME(z程度離れた局発周波数(F2)で良い
。しかしながら、このような周反叔の局部発振信号でQ
PSK信号の高周波を受信したのでは、第8図(b)に
示すように、たとえば58、75 M)IzのQPSK
信号となる。との図は、チャンネル(Sりを受信した場
合であシ、この場合の受信部の周仮故螢域は、チャンネ
ル(sl)を中心として3チヤンネル分の幅を有する。For example, considering a 25-channel QPSK signal (bandwidth of about 32 Hz), the local oscillation frequency is 56.75 MHz or 58 MHz from the receiving channel.
.. 75 ME (local oscillation frequency (F2) separated by about z is fine. However, with such a local oscillation signal of
When receiving a high frequency PSK signal, for example, QPSK of 58, 75 M) Iz as shown in FIG.
It becomes a signal. The figure shows the case where channel (S) is received, and in this case, the circumferential fault area of the receiving section has a width of three channels with the channel (sl) as the center.
従って、この第1周波数変換信号を更に5.73MHz
のQPSK 信号に変換するためには、58.75ht
’H2から5.73 MHz離れた第2局発周波数(F
l)によって第2の周波数変換を行なえばよい。Therefore, this first frequency converted signal is further converted to 5.73MHz.
To convert to a QPSK signal of 58.75h
'The second local frequency (F
1), the second frequency conversion may be performed.
(第8図(C))
上記のように、ケーブルテレビジョンシステムを利用し
て伝送されてくるQPSK信号を、復調器へ導入するた
めには、高周波状態にあるQPSK信号を第1の周波数
変換によシ中間的な58.・75MHzのQPSK信号
に変換し、次に第2の周波数変換によシ、5.73 M
HzのQPSK信号に変換する処理が必要である。これ
によって、復調器で復調しやすい周波数のQPSK信号
であって、しかもイメージ妨害の無い信号を得ることが
できる。”第9図は、上記の考えに基づき構成された周
波数変換装置である。(Fig. 8 (C)) As mentioned above, in order to introduce the QPSK signal transmitted using the cable television system into the demodulator, the QPSK signal in the high frequency state must be converted to the first frequency. A very intermediate 58.・Converted to 75MHz QPSK signal, then subjected to second frequency conversion, 5.73M
Processing to convert into a Hz QPSK signal is required. As a result, it is possible to obtain a QPSK signal with a frequency that is easy to demodulate with a demodulator and which is free from image interference. 9 shows a frequency conversion device constructed based on the above idea.
11は、第1の周波数変換部であシ、高周波信号は、入
力端子11aを介して第1混合器12に入力される。こ
の混合器12には、第1電圧制御発振器13からの局部
発振信号も入力される。この局部発振信号の周波数(f
L、)は、混合器12から得られる中間QPSK信号の
周波数が58.75 P/iH1となるように設定され
ている。11 is a first frequency conversion section, and a high frequency signal is inputted to the first mixer 12 via an input terminal 11a. A local oscillation signal from a first voltage controlled oscillator 13 is also input to this mixer 12 . The frequency of this local oscillation signal (f
L, ) is set so that the frequency of the intermediate QPSK signal obtained from the mixer 12 is 58.75 P/iH1.
第1電圧制御発振器13の局部発振信号は、位相同期ル
ープによってその周波数が設定される。即ち、電圧制御
発振器13の発振信号は、プログラマブル分周器14に
入力されて分周され、その分周出力は、位相比較器15
の一方の入力端に入力される。この位相比較器15の他
方の入力端には、水晶振動子を用いた第1基準発振器1
6からの発振信号が分局器17を介して入力されている
。位相比較器15は、内入力信号の位相差に比例した位
相及び周波数の出力信号を得て、これを低域フィルタ1
8に入力する・これによって、低域フィルタ18からは
、分周器16からの基準分周出力とプログラマブル分周
器14からの分周出力との位相差に比例して変化する直
流電圧が得られる。そしてこの直流電圧が第1電圧制御
発振器13の出力周波数制御電圧として利用される。こ
れによって、電圧制御発振器13の発振信号の周波数は
、第1基準発振器16の発振周波数に対して特定の周波
数関係をもって安定に保持される。The frequency of the local oscillation signal of the first voltage controlled oscillator 13 is set by a phase locked loop. That is, the oscillation signal of the voltage controlled oscillator 13 is input to the programmable frequency divider 14 and frequency-divided, and the frequency-divided output is input to the phase comparator 15.
is input to one input end of the . The other input terminal of this phase comparator 15 is connected to a first reference oscillator 1 using a crystal resonator.
The oscillation signal from 6 is input via a branching unit 17. The phase comparator 15 obtains an output signal with a phase and frequency proportional to the phase difference between the internal input signals, and passes this to the low-pass filter 1.
8. As a result, the low-pass filter 18 obtains a DC voltage that changes in proportion to the phase difference between the reference frequency-divided output from the frequency divider 16 and the frequency-divided output from the programmable frequency divider 14. It will be done. This DC voltage is then used as the output frequency control voltage of the first voltage controlled oscillator 13. Thereby, the frequency of the oscillation signal of the voltage controlled oscillator 13 is stably maintained with a specific frequency relationship with respect to the oscillation frequency of the first reference oscillator 16.
高周波QPSK信号の受信チャンネルを変える場合には
、例えばマイクロコンピュータを用いたコントロール部
19から、プログラマブル分周器14のプリセット端子
に選択データが与えられ、分周比が可変される。これに
よりて、電圧制御発振器13の局部発振信号周波数が切
換えられ、受信チャンネルも変ることになる。今、第1
の周波数変換部11において、
f□;希望受信周波数
f□ ;中間QPSK信号周波数(58,75MHり/
L1:局部発振信号周波数
17N :グログラマプル分局器14の分周比f0;第
1基準発振器の発振周波数
1/M :分周器17の分周比
とすると、次の関係式が成立する。When changing the reception channel of the high-frequency QPSK signal, selection data is applied to a preset terminal of the programmable frequency divider 14 from a control unit 19 using, for example, a microcomputer, and the frequency division ratio is varied. As a result, the local oscillation signal frequency of the voltage controlled oscillator 13 is switched, and the reception channel is also changed. Now, the first
In the frequency converter 11, f□; desired reception frequency f□; intermediate QPSK signal frequency (58,75 MHz
L1: local oscillation signal frequency 17N: frequency division ratio f0 of the glogram pull divider 14; oscillation frequency of the first reference oscillator 1/M: frequency division ratio of the frequency divider 17, the following relational expression holds true.
f、7M = /l、 1 / N ・
・・(1)fL1=f□十/IF ・・・
(2)(1) 、 (2)式よシ
。f, 7M = /l, 1 / N ・
・・・(1) fL1=f□ten/IF ・・・
(2) From equations (1) and (2),
.
f□=−・f、−f□ ・・・(3)(3)式
から、中間QPSK信号の周波数ばらつきは、=fL、
・Δfs′+Δ/RF ’・・(4)Δf1.
;中間QPSK信号周波数ばらつき(Hz )Δfs;
第1基準発振器ドリフ)(Hz)Δf′ ;第1基準発
振器ドリフト率
Δfnv ;高周波信号周波数ばらつき(Hz )で
ある。f□=-・f, -f□ ... (3) From equation (3), the frequency variation of the intermediate QPSK signal is = fL,
・Δfs'+Δ/RF'...(4) Δf1.
; Intermediate QPSK signal frequency variation (Hz) Δfs;
First reference oscillator drift) (Hz) Δf'; First reference oscillator drift rate Δfnv; High frequency signal frequency variation (Hz).
日本で試験されている第2チヤンネルを受信した場合の
ばらつきを考えてみる。Let's consider the dispersion when receiving the second channel being tested in Japan.
Δfllが使用温度範囲で±30 ppmとすると、Δ
/Iy = 97.25MHz X 30X2X10−
6+1 kHz′:!i: 7 kHl
のばらつきとなる。If Δfll is ±30 ppm in the operating temperature range, Δ
/Iy = 97.25MHz X 30X2X10-
6+1 kHz':! i: The variation is 7 kHl.
上記のように、高周波QPSK信号は、58.75MH
zの中間QPSK信号に変換され、次段の第2の周波数
変換部20に入力される。この周波数変換部20は、前
記中間QPSK信号及び第2電圧制御発振器22からの
発振信号が入力される第2混合器21と、この混合器2
ノの出力QPSK信号(5,73MHl )を4てい倍
する4てい倍回路23と、この4てい倍回路23の出力
と第2基準発振器25の発振信号との位相比較を行なう
位相比較器24と、この位相比較器24の出力を平滑し
て直流電圧に変換しこれを制御電圧として電圧制御発振
器22の制御端子に与える低域フィルタ26とからなる
。As mentioned above, the high frequency QPSK signal is 58.75MH
z intermediate QPSK signal and input to the second frequency conversion section 20 at the next stage. The frequency converter 20 includes a second mixer 21 to which the intermediate QPSK signal and the oscillation signal from the second voltage controlled oscillator 22 are input;
a 4-multiplier circuit 23 that multiplies the output QPSK signal (5,73MHl) of , and a low-pass filter 26 that smoothes the output of the phase comparator 24, converts it into a DC voltage, and applies this as a control voltage to the control terminal of the voltage-controlled oscillator 22.
上記第2の周波数変換部20において、第2電圧制御発
振器22は、64.448 MHcの発振信号を出力し
ている。ここで、電圧制御発振器22の制御ループにお
いて、5.73 MHzのQPSK信号の4倍の周波数
を利用してキャリア再生を行なっているのは、次の理由
による。In the second frequency converter 20, the second voltage controlled oscillator 22 outputs an oscillation signal of 64.448 MHc. Here, in the control loop of the voltage controlled oscillator 22, carrier regeneration is performed using a frequency four times that of the QPSK signal of 5.73 MHz for the following reason.
即ち、QPSK信号(e)は
であられされ、その4てい倍信号e4は、ei=sin
(4ωt+2πn(リ )=m4ωt
となる。That is, the QPSK signal (e) is expressed as ei = sin
(4ωt+2πn(ri)=m4ωt.
このように、QPSK信号を4てい倍すると、位相情報
としてのnは、e4では2πn(t)となシe4に無関
係となる@これによりて、qpsx信号のキャリアを得
ることができるからである。In this way, when the QPSK signal is multiplied by 4, n as phase information becomes 2πn(t) in e4, which is irrelevant to e4.@This is because the carrier of the qpsx signal can be obtained. .
上記のように5.73 yIHzの周波数に変換された
QPSK信号は、QPSK復調器27に入力され、復調
データとなる。The QPSK signal converted to the frequency of 5.73 yIHz as described above is input to the QPSK demodulator 27 and becomes demodulated data.
上述した周波数変換装置において、QPSK復調器27
に入力する5、 73 MHzのQPSK信号に対して
は、周波数精度の高い安定したものが要求されている。In the frequency conversion device described above, the QPSK demodulator 27
A stable QPSK signal with high frequency accuracy is required for the 5.73 MHz QPSK signal input to the .
これは、周波数を安定に維持しないと正(1−に位相シ
フト情報を判定することができないからである。This is because it is not possible to determine positive (1-) phase shift information unless the frequency is maintained stably.
しかしながら、上記周波数変換装置によると、第2の周
波数変換部20における周波数引込み範囲が狭いため、
QPSK復調器27への入力信号が比戟的大きな周波数
変動を生じ、復調可能な許容範囲からずれてしまうとい
う問題がある。However, according to the frequency converter, the frequency pull-in range in the second frequency converter 20 is narrow;
There is a problem in that the input signal to the QPSK demodulator 27 causes relatively large frequency fluctuations and deviates from the allowable range for demodulation.
第2の周波数変換部20の周波数引込み範囲が狭いのは
、その内部において、5.73 MHzの帯域フィルタ
や4てい倍回路を用いておシ、これによりてループ内遅
延時間が大きくなっていることによる。つまり第1の周
波数変換部11の出力は、前述のように、Δf□のばら
つきに加え、温度ドリフト等による内部要因に伴う周波
数変動があるが、これに対して充分な安定化機能を発揮
していない。The reason why the frequency pull-in range of the second frequency converter 20 is narrow is that a 5.73 MHz bandpass filter and a quadrupling circuit are used inside it, which increases the delay time within the loop. It depends. In other words, as mentioned above, the output of the first frequency converter 11 exhibits a sufficient stabilizing function, although there are frequency fluctuations due to internal factors such as temperature drift in addition to variations in Δf□. Not yet.
また4てい倍回路は、入力振幅の変動に対してその出力
に位相変化を生じることが多い。Furthermore, a quadrupler circuit often causes a phase change in its output in response to a change in input amplitude.
さらに、周波数引込み範囲を広げるには、4てい倍され
た信号の通過系路の増幅器の帯域幅を広げる必要がある
が、これを行なうとS/Hの悪化を生じるため、結局周
波数引込み範囲を狭く設定せざるをえないという事情が
ある。Furthermore, in order to widen the frequency pull range, it is necessary to widen the bandwidth of the amplifier in the pass path for the signal multiplied by 4, but this will cause deterioration of S/H, so the frequency pull range will eventually be widened. There are circumstances that force us to set it narrowly.
この発明は上記したような第2周波数変換部における周
波数変動に対する追従性に着目してなされたもので、そ
の目的とするところは、周波数変換した信号を1倍して
キャリア再生を行なうような周波数変換装置において、
そのキャリア再生ループによる周波数引込み範囲を、更
に曲の制御ループで補うことで全体の周波数引込み範囲
を広けることのできる受信周波数安定化装置を得るとこ
ろにある。This invention was made by focusing on the ability to follow frequency fluctuations in the second frequency converter as described above, and its purpose is to convert the frequency of the frequency-converted signal by 1 to perform carrier regeneration. In the conversion device,
The object of the present invention is to obtain a reception frequency stabilizing device that can widen the overall frequency pull-in range by supplementing the frequency pull-in range by the carrier regeneration loop with a music control loop.
この発明は、第1図、第2図に示すように、電圧制御発
振器32の発振周波数をたとえば分局器381周波数カ
ウンタ39を用いた周波数計測手段によって測定し、初
期設定値からのずれ量を検出する。この周波数ずれiを
示すデータは、たとえばパルス幅変調器40.フィルタ
41を用いた直流電圧発生手段に与えられ、前記周e故
ずれ量に応じた電圧を発生させる。そして、加算器37
においては、第1の制御ルーf44の出力電圧(el)
と第2の制御ルーフp45の出力電圧(e2)とを加算
した電圧が、電圧制御発振器32の制御電圧V丁となる
。As shown in FIGS. 1 and 2, the present invention measures the oscillation frequency of the voltage controlled oscillator 32 by a frequency measuring means using, for example, a branching device 381 and a frequency counter 39, and detects the amount of deviation from the initial setting value. do. Data indicating this frequency shift i may be obtained from, for example, the pulse width modulator 40. The voltage is applied to a DC voltage generating means using a filter 41, and generates a voltage corresponding to the amount of circumferential deviation. And adder 37
In, the output voltage (el) of the first control loop f44
The voltage obtained by adding the output voltage (e2) of the second control roof p45 becomes the control voltage V of the voltage controlled oscillator 32.
これによって、第1のIIJ御ルーツ44の周波数引込
み範囲が狭くても、この引込み特性を全体的に第2の制
御ループ45が周波数の高い方向あるいは低い方向シフ
トさせることができ、総合的には周波数引込み範囲を拡
大できるものである。As a result, even if the frequency pull-in range of the first IIJ control roots 44 is narrow, the second control loop 45 can shift the pull-in characteristic as a whole in the higher or lower frequency direction, and overall This allows the frequency pull-in range to be expanded.
以下この発明の実施例を図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第1図はこの発明の基本的な実施例を示すもので、混合
器31にはたとえば、5875 MHzのQPSK信号
と、電圧制御発振器32からの64、48 MHzの発
振信号が入力される。これによって、混合器32からは
5.73 MHzの。PSK信号が得られる。ここで、
5.73 MHzの。PSK信号の周波数変動を抑える
ためにに、そのキャリア信号を再生し、このキャリア信
号の変動を監視する必要がある。この監視のために、再
生したキャリア信号は、水晶振動子を用いた基準発振器
の発振信号と位相比較され、これによってキャリア信号
の変動情報、即ち5.73 MHzの周波数変動情報を
得ることができる。つまシ、5.73 Ml(zのQP
SK信号は、4てい倍回路33に入力されてキャリア信
号として出力される。この4てい倍回路33の出力キャ
リア信号は、位相比較器34の一方の入力端に入力され
る。この位相比較器34の他方の入力端には、基準発振
器35からの発振信号(周波数: 4fOp fo :
s、 73 MHz )が入力されている。位相比較器
34は、肉入力信号の位相差に応じて位相変動する信号
を出力し、これを低域フィルタ36に入力する。従って
、低域フィルタ36の出力端には、位相比較器34に入
力する肉入力信号の位相差に比例し変動する直流電圧が
得られる。FIG. 1 shows a basic embodiment of the present invention, in which, for example, a 5875 MHz QPSK signal and 64 and 48 MHz oscillation signals from a voltage controlled oscillator 32 are input to a mixer 31. As a result, a frequency of 5.73 MHz is output from the mixer 32. A PSK signal is obtained. here,
5.73 MHz. In order to suppress frequency fluctuations in the PSK signal, it is necessary to regenerate the carrier signal and monitor fluctuations in the carrier signal. For this monitoring, the phase of the regenerated carrier signal is compared with the oscillation signal of a reference oscillator using a crystal oscillator, thereby obtaining carrier signal fluctuation information, that is, frequency fluctuation information of 5.73 MHz. . Tsumashi, 5.73 Ml (QP of z
The SK signal is input to a quadrupler circuit 33 and output as a carrier signal. The output carrier signal of this quadruple multiplier circuit 33 is input to one input terminal of a phase comparator 34. The other input terminal of the phase comparator 34 receives an oscillation signal from the reference oscillator 35 (frequency: 4fOp fo :
s, 73 MHz) is input. The phase comparator 34 outputs a signal whose phase varies depending on the phase difference between the meat input signals, and inputs this signal to the low-pass filter 36. Therefore, at the output end of the low-pass filter 36, a DC voltage is obtained which varies in proportion to the phase difference of the meat input signal input to the phase comparator 34.
低域フィルタ36から得られた直流電圧は、加算器37
を介して電圧制御発振器32の発掘周反数制御端に与え
られる。これによって、5.73MHzのQPSK信号
の変動は、電圧制御発振器32の発振周波数をコントロ
ールすることによって抑えられる。The DC voltage obtained from the low-pass filter 36 is sent to the adder 37
is applied to the excavation frequency control terminal of the voltage controlled oscillator 32 via the oscillator 32. As a result, fluctuations in the 5.73 MHz QPSK signal can be suppressed by controlling the oscillation frequency of the voltage controlled oscillator 32.
次にこの発明においては、更に電圧制御発振器32の発
振信号は分周器38に入力されて分周され、この分周器
38の分周出力は周波数カクンタ39に入力される。こ
れによって、電圧制御発振器32の発振信号は、その周
波数が測定されることになる。この周波数カウンタ38
による測定データは、例えばパルス幅変調器40に入力
され、とのノ々ルス幅変調器40から出力されている単
位時間当シのΔルス数をコントロールするために用いら
れる。このパルス幅変調器40の出カッ9ルスは、低域
フィルタ41に入力され直流電圧に変換される。そして
、との直流電圧は、加算器37に入力され、電圧制御発
振器32の制御電圧として用いられる。Next, in the present invention, the oscillation signal of the voltage controlled oscillator 32 is further inputted to a frequency divider 38 and frequency-divided, and the frequency-divided output of this frequency divider 38 is inputted to a frequency divider 39. As a result, the frequency of the oscillation signal of the voltage controlled oscillator 32 is measured. This frequency counter 38
The measured data is input to the pulse width modulator 40, for example, and is used to control the number of delta pulses per unit time output from the pulse width modulator 40. The output pulse of the pulse width modulator 40 is input to a low-pass filter 41 and converted into a DC voltage. The DC voltage is input to the adder 37 and used as a control voltage for the voltage controlled oscillator 32.
更にまた、前記低域フィルタ41の出力と前記加算器3
7の出力とは位相誤差検出器42に入力され、その変動
の位相差が検出される。そしてこの位相差があるスレッ
シュホールドレベ ぐルを越えると、この位相誤
差検出器42の出力は、前記パルス幅変調器40のステ
、プモード制御端子に入力され、これによって、パルス
幅変調器40の感度若しくは増幅率、若しくは出力レン
ジが切換えられる。Furthermore, the output of the low-pass filter 41 and the adder 3
The output of 7 is input to a phase error detector 42, and the phase difference of the fluctuation is detected. When this phase difference exceeds a certain threshold level, the output of the phase error detector 42 is input to the step mode control terminal of the pulse width modulator 40, thereby controlling the pulse width modulator 40. Sensitivity, amplification factor, or output range can be switched.
この発明の基本実施例は上述の如く構成され、次に動作
について説明する◎
まず、5.73 MHzのQPSK信号を利用してキャ
リア再生を行ない、電圧制御発振器32の出力周波数を
コントロールするルーダを第1制御ルーグ44と称する
。この第1制御ループ44の周波数引込み範囲は、約5
0 kHzである。この部分における周波数変動は、入
力信号(中間QPSK 48号)の7 kHzの変動の
他、内部要因としての発振周波数ドリフトがある。この
発振周波数ドリフトは、温度等に対しては比較的押えら
れるが耐候性からみると±200 kHz程度のドリフ
トがある。The basic embodiment of the present invention is constructed as described above, and its operation will be explained next. It is called a first control loop 44. The frequency pull-in range of this first control loop 44 is approximately 5
It is 0 kHz. Frequency fluctuations in this part include 7 kHz fluctuations in the input signal (intermediate QPSK No. 48) as well as oscillation frequency drift as an internal factor. This oscillation frequency drift is relatively suppressed due to temperature, etc., but from the viewpoint of weather resistance, there is a drift of about ±200 kHz.
従って、周波数引込み範囲が50 kHz 8龍しか無
い第1制御ループ44において±200 kHzのドリ
フトがあると、当然その動作が周波数引込みできないよ
うな状態が生じる〇
このように、第1制御ループ44がその周波数引込み範
囲からはずれた事態が生じる場合、本回路においては、
分周器381周波数カワンタ39.パルス幅変調器40
.低域フィルタ41、加算器37による第2制御ループ
が働き、第1制御ルーグ44の周波数引込み範囲をシフ
トシ、全体的には周波数引込み範囲を拡大することにな
る・
即ち、第1制御ルーフ’44の低域フィルタ36の出力
電圧e1が変化し、これによって電圧制御発振器32の
制御電圧vTが変化すると、その発振出力周波数が変化
する。この発振出力周波数がある程度(第1制御ループ
44の周波数引込み限界)以上ずれると、周波数カウン
タ39のカウントデータが増、又は減され、これがノ4
ルス幅変調器4Qに入力される。このため、パルス幅変
調器40の出力・ぐルス数が変化し、低域フィルタ41
の出ツノ電圧e2が変化する。Therefore, if there is a drift of ±200 kHz in the first control loop 44 whose frequency pull-in range is only 50 kHz 8, a state will naturally arise where the operation cannot pull in the frequency. In this way, the first control loop 44 If a situation occurs that deviates from the frequency pull-in range, in this circuit,
Frequency divider 381 Frequency counter 39. Pulse width modulator 40
.. A second control loop consisting of the low-pass filter 41 and the adder 37 operates to shift the frequency pull-in range of the first control loop 44, thereby expanding the frequency pull-in range as a whole. That is, the first control loop '44 When the output voltage e1 of the low-pass filter 36 changes and thereby the control voltage vT of the voltage controlled oscillator 32 changes, its oscillation output frequency changes. When this oscillation output frequency deviates by more than a certain degree (frequency pull-in limit of the first control loop 44), the count data of the frequency counter 39 is increased or decreased, and this is
It is input to pulse width modulator 4Q. Therefore, the output and pulse number of the pulse width modulator 40 change, and the low-pass filter 41 changes.
The output horn voltage e2 changes.
この結果、制御電圧V丁は、電圧e2を基準レベルとし
て、電圧e1の変動範囲(第1制側ループ44の周波数
引込み範囲)で周波数コントロ−ルを行なうことができ
る。よって、第1制御ルーグ44の周波数引込み範囲が
シフトし、全体的には周波数引込み範囲が拡大されたこ
とになる。As a result, the frequency of the control voltage V can be controlled within the variation range of the voltage e1 (the frequency pull-in range of the first controlling loop 44) using the voltage e2 as a reference level. Therefore, the frequency pull-in range of the first control loop 44 is shifted, and the frequency pull-in range is expanded as a whole.
上記、周波数カウンタ39 、 ノ4ルス幅変調器40
の回路部は、各種の方法が実施可能であるが、−例とし
て、5.73MHzのQPSK信号の安定化を行なうの
に、この部分をマイクロコンピュータによって実現した
例を説明する。Above, frequency counter 39, pulse width modulator 40
The circuit section can be implemented in various ways, but as an example, an example will be described in which this section is implemented by a microcomputer in order to stabilize a 5.73 MHz QPSK signal.
まず、第5図に示すように分周器38は、電圧制御発振
器32の発振出力信号(周波数64.48MHz )を
1/1024に分周するものとする。さらに、この分周
出力は、周波数カウンタ39内のJ/16分周器で分周
され、64.48 MHz/16384 = 3.9
kHzに分周される。ここで、周波数カウンタ39は、
電圧fliiJ 11発振器32の発振出力周波数が1
6.384kHzずれると、1力ウント動作するように
設定されている。First, as shown in FIG. 5, it is assumed that the frequency divider 38 divides the oscillation output signal (frequency 64.48 MHz) of the voltage controlled oscillator 32 to 1/1024. Furthermore, this frequency-divided output is frequency-divided by a J/16 frequency divider in the frequency counter 39, resulting in 64.48 MHz/16384 = 3.9.
The frequency is divided into kHz. Here, the frequency counter 39 is
Voltage fliiJ 11 Oscillation output frequency of oscillator 32 is 1
It is set so that if the frequency shifts by 6.384kHz, the unit will perform a one-force count operation.
矢に、パルス幅変調器4oは、第6図に示すように、1
28μ5(28)おきに0.5μ8のノ臂ルスを順次出
力し、8.192 maea中64個=26のパルスを
出力し、8.192 maeeを周期としている。そし
て、デユーティ1ステツプを変える場合には、0.5μ
a +0.5μs=1μSの/々ルスが同様な周期で出
力される・従って、このパルス幅変調器40の分解能は
28x26=214、つまシ14ビットで1/214=
1/16384となる。As shown in FIG.
A pulse of 0.5 μ8 is sequentially output every 28 μ5 (28), and 64 pulses in 8.192 maea = 26 pulses are output, and the period is 8.192 maee. When changing the duty 1 step, 0.5μ
A +0.5 μs = 1 μS / pulse is output at the same period. Therefore, the resolution of this pulse width modulator 40 is 28 x 26 = 214, or 1/214 = 14 bits.
It becomes 1/16384.
従って、ノクルス幅変調器40の1ステy 7’ 可変
で変化するフィルタ41の電圧は、
32V/16384中2 mVである。32Vは、電圧
制御発振器32の制御電圧可変範囲。Therefore, the voltage of the filter 41 that changes in one stay 7' of the Nockles width modulator 40 is 2 mV in 32V/16384. 32V is the control voltage variable range of the voltage controlled oscillator 32.
今、本回路の周波数制御感度(1)t−0,1kHz/
mVとすると、
/ぐルス幅変調器40における1ステツプ可変による周
波数ずれは
2 mV X 0.1 kHz/mV = 0.2 k
Hzとなる。一方周波数カクンタ39d、16 kHz
/力9ント単位でλ化するので、周波数カウンタ39の
データが1力ウント分変ると、パルス幅変調器401C
おいては、16 kHz70.2 = 80 ステップ
分変化するように設定される。これによって、周波数変
動に対して、第1制御ルー・プ44の周e、故追従性を
、第2制御ループで補うことができる。Now, the frequency control sensitivity of this circuit (1) t-0, 1kHz/
mV, the frequency deviation due to one step variation in the pulse width modulator 40 is 2 mV x 0.1 kHz/mV = 0.2 k
Hz. On the other hand, frequency Kakunta 39d, 16 kHz
/force is changed to λ in units of 9 nts, so if the data of the frequency counter 39 changes by 1 nt, the pulse width modulator 401C
In this case, it is set to change by 16 kHz70.2 = 80 steps. This allows the second control loop to compensate for frequency fluctuations by the first control loop 44's followability.
次に、本回路には、加算器37の出力と、低域フィルタ
4ノの出力とを位相誤差検出器42に入力し、その変動
状況が監視される。っまシ、位相誤差検出器42にて、
位相誤差が大きく検出されることは、外乱によって、周
波数変動現像が生じやすくなることになる。このような
場合は、第2制御ルーズによる大きな電圧調整があるこ
との前兆であるから、この位相誤差検出器42の出力に
よりてパルス幅変調器4oの出力を変動方向に応じて予
じめ細かく切換えるものである。この場合、位相誤差検
出器42のサンプリング期間は長く、位相1具差を平均
化したものが利用される。Next, in this circuit, the output of the adder 37 and the output of the low-pass filter 4 are input to the phase error detector 42, and their fluctuations are monitored. At the phase error detector 42,
If a large phase error is detected, frequency fluctuation development is likely to occur due to disturbance. In such a case, it is a sign that there will be a large voltage adjustment due to loose second control, so the output of the pulse width modulator 4o is finely adjusted in advance according to the direction of fluctuation by the output of the phase error detector 42. It is something that can be switched. In this case, the sampling period of the phase error detector 42 is long, and an average of the phase differences is used.
次に、第2図は、第1図の回路を、ケーブルテレビジョ
ンシステムに適用し、周波数変換部として用いた例であ
る。Next, FIG. 2 shows an example in which the circuit shown in FIG. 1 is applied to a cable television system and used as a frequency converter.
第2図において、第1図と同じ部分には、同符号を付し
て説明する。第2図において11は第1の周波数変換部
であシ、30は第2の周波数変換部でおる。In FIG. 2, the same parts as in FIG. 1 are given the same reference numerals and explained. In FIG. 2, 11 is a first frequency converter, and 30 is a second frequency converter.
入力端子11aには高周波QPSK信号が入力され、こ
の第1の周波数変換部11において58、75 MHz
の中間QP8に信号に変換される。即ち、高周波QPS
K信号は、混合器12において第1電圧制御発振器13
の発振信号と混合され、上側ヘテロゲインによシ中間Q
PSK信号に変換される。A high frequency QPSK signal is input to the input terminal 11a, and the first frequency converter 11 converts the signal to 58, 75 MHz.
is converted into a signal by an intermediate QP8. That is, high frequency QPS
The K signal is sent to the first voltage controlled oscillator 13 in the mixer 12.
is mixed with the oscillation signal of the upper hetero gain, and the intermediate Q
It is converted into a PSK signal.
第1電圧!ItlJ @)発振器13は、その発振周波
数が位相同期ループ回路によって制御される。即ち、第
1電圧制御発振器13の発振信号は、グログラマブル分
周器14で分周され、その分周出力は、位相比較器15
の一方の入力端に与えられる。この位相比較器15の他
方の入力端には、第1基準発振器16からの発振信号が
分周器17を介して入力されている。位相比較器15の
出力は、低域フィルタ18にて直流電圧に変換され、こ
の直流電圧が第1X圧制御発振器13に制御電圧として
入力される。First voltage! ItlJ@) The oscillation frequency of the oscillator 13 is controlled by a phase-locked loop circuit. That is, the oscillation signal of the first voltage controlled oscillator 13 is frequency-divided by the programmable frequency divider 14, and the frequency-divided output is divided by the phase comparator 15.
is applied to one input terminal of The oscillation signal from the first reference oscillator 16 is input to the other input terminal of the phase comparator 15 via a frequency divider 17. The output of the phase comparator 15 is converted into a DC voltage by a low-pass filter 18, and this DC voltage is input to the first X-pressure control oscillator 13 as a control voltage.
局部発振周波数を変えて、受信チャンネルを変更しよう
とする場合には、プログラマブル分周器14の分周比が
マイクロコンピュータを含むコントロール部50からの
選局データによって切換えられる。When the local oscillation frequency is changed to change the reception channel, the frequency division ratio of the programmable frequency divider 14 is switched by channel selection data from the control unit 50 including a microcomputer.
上記の第1の周波数変換部11の出力である中間QPS
K信号は、次に第2の周波数変換部30の混合器31に
入力される。混合器31においては、58.75 MH
zのQPSK信号と、第2電圧制御発振器32からの6
4.48 MHzの発振信号が混合され、これによって
5.73 R)IHzのQPSK信号が得られる。この
ように、高周波QPSK信号を一担58.75 MHz
の中間QPSK信号に変換し、続いてこれを5.72
MHzのQPSK信号に変換するのは、QPSK復調器
27で正確に復調しやすい周波数に変換すること、及び
周波数変換に際してイメージ妨害を生じないようにした
からである。第2の周波数変換部30の構成及び動作は
、第1図の説明と同じである。即ち、この第2の周波数
変換部30においては、キャリア再生によって電圧制御
発振器32の周波数をコントロールする第1制御ループ
と、電圧制御発振器32の周波数変化の状況を管理し、
第1制御ループによる周波数引込み範囲を拡大する第2
の制御ループと、さらに第2の制御ループの周波数引込
みを補助する位相誤差検出器42が設けられている。Intermediate QPS which is the output of the first frequency converter 11 described above
The K signal is then input to the mixer 31 of the second frequency conversion section 30. In mixer 31, 58.75 MH
z QPSK signal and 6 from the second voltage controlled oscillator 32.
The 4.48 MHz oscillation signal is mixed, resulting in a 5.73 R) IHz QPSK signal. In this way, the high frequency QPSK signal is transmitted at a frequency of 58.75 MHz.
to an intermediate QPSK signal of 5.72
The reason for converting to a MHz QPSK signal is to convert to a frequency that can be easily demodulated accurately by the QPSK demodulator 27, and to prevent image disturbance from occurring during frequency conversion. The configuration and operation of the second frequency converter 30 are the same as those described in FIG. 1. That is, in this second frequency converter 30, the first control loop that controls the frequency of the voltage controlled oscillator 32 by carrier regeneration and the situation of frequency change of the voltage controlled oscillator 32 are managed,
The second control loop expands the frequency pull range by the first control loop.
A phase error detector 42 is provided to assist in frequency pulling of the control loop and the second control loop.
従って、上記の構成によると、QPSK復調器27へ入
力するQPSK信号の周波数が、5.73 MHzに極
めてn度よく安定し、しかも外部要因、内部要因等によ
る周波数変動に影響を受けないというすぐれた周波数変
換装置が得られる。Therefore, according to the above configuration, the frequency of the QPSK signal input to the QPSK demodulator 27 is extremely stable at 5.73 MHz, and is not affected by frequency fluctuations caused by external factors, internal factors, etc. Thus, a frequency converter can be obtained.
第3図は、上述した位相比較器34.低域フィルタ36
.加算器371位相誤差検出器42を具体的素子を用い
て示している・
位相比較器34は、抵抗(RJ〜n i o ) +な
容置(Cf−C5)、 トランジスタ(QZ〜Q8)。FIG. 3 shows the above-mentioned phase comparator 34. Low pass filter 36
.. The adder 371 and the phase error detector 42 are shown using specific elements.The phase comparator 34 includes a resistor (RJ~nio), a positive container (Cf-C5), and a transistor (QZ~Q8).
ダイオード(Dl)によって構成され、電源電圧v2に
よシ駆動される。基準発振器35からの発振信号は、ト
ランジスタ(Q6)(Q7)のベースに入力され、4て
い倍回路33からの出力は、トランジスタ(Q4)のベ
ースに入力される。両入力伯号の位相差に応じた信号は
、カレントミラー回X4371 、372を介してライ
ン373上にあられれ、フィルタ36によシ直流゛電圧
に変換される。トランジスタQ9〜Q13.抵抗R11
〜RJ4はカレントミラー回路371を構成し、トラン
ジスタQI4〜Q2ノ、抵抗R15〜R23はカレント
ミラー回路372を構成している。It is composed of a diode (Dl) and is driven by the power supply voltage v2. The oscillation signal from the reference oscillator 35 is input to the bases of transistors (Q6) (Q7), and the output from the quadrupler circuit 33 is input to the base of the transistor (Q4). A signal corresponding to the phase difference between the two input signals is applied to a line 373 via current mirror circuits X4371 and 372, and is converted into a DC voltage by a filter 36. Transistors Q9 to Q13. Resistor R11
-RJ4 constitute a current mirror circuit 371, and transistors QI4-Q2 and resistors R15-R23 constitute a current mirror circuit 372.
一方)フィルタ41の出力は、抵抗R24゜R25,R
26にてバイアスされたトランジスタ(Q、? 3)(
Q24)のベースに入力される。この回路はプッシュプ
ル増幅回路であり、出力は、抵抗R27を介してライン
273上にあられれる。On the other hand) the output of the filter 41 is the resistance R24゜R25, R
Transistor (Q,?3) biased at 26 (
It is input to the base of Q24). This circuit is a push-pull amplifier circuit and the output is provided on line 273 via resistor R27.
位相誤差検出器42には、前記ライン373上の1)元
圧と、前記グツシュプル増幅回路の出力′電圧が入力さ
れる。位相誤差検出器42は、抵抗(R28〜R33)
、トランジスタ(Q25’)(Q2g)、コンデンサ(
C5)(C6)、定電流源421、しきい値スイッチ回
路423から成るO
上記の回路において、・臂ルス幅変調器40からの出力
は、フィルタ41において32Vt−M準とする電圧に
変換され、トランジスタQ24゜Q23のブツシュグル
増幅回路、抵抗127を介して図示P点にあられれる。The phase error detector 42 receives 1) the source voltage on the line 373 and the output voltage of the Gush pull amplifier circuit. The phase error detector 42 is a resistor (R28 to R33)
, transistor (Q25') (Q2g), capacitor (
C5) (C6), a constant current source 421, and a threshold switch circuit 423. , a bushing amplifier circuit including transistors Q24 and Q23, and a resistor 127 at a point P in the figure.
一方、このP点の電圧は、制御電圧V、として用いられ
ておシ、平衡変調を利用した位相比較器34の出力が3
段のカレントミラー回路を介してあられれ、フィルタ3
6にて平滑されたものである。On the other hand, the voltage at point P is used as the control voltage V, and the output of the phase comparator 34 using balanced modulation is 3.
Hail filter 3 through the current mirror circuit of the stage
It was smoothed in step 6.
この状態を等制約にあられした回路を第4図に示す。今
、P点に電流i1*i2が与えられているものとし、位
相誤差検出器42による検出信号が無いものとする。こ
の場合の電流は、i i = 42= iであシ、P点
の電圧に変化はない。位相誤差検出器42において位相
誤差が検出され、これによって、11=i+Δi1 に
可変されたとする。このときは、12=s−Δiとなシ
、
ΔvT = 2Δ1xRz7
となり、このlvT分電圧が上がることになる・つまり
、位相比較器34による検出電圧と、パルス幅変調器4
Qによる電圧が182点で加算され、fijJ御電圧と
なる。位相誤差検出器42は、両入力の位相誤差が所定
のスレッシュホールドレベルを越えると、これは、周波
数変動が大きくなる前兆であるものとして、スイッチ4
23を駆動し、(0,1)又は(i 、o)を出力し、
パルス幅変調器4Qに対するステップ可夏データを微調
整し、0.2kHz可変できるデータに調整する。FIG. 4 shows a circuit in which this state is subject to equal constraints. Assume now that a current i1*i2 is applied to point P, and that there is no detection signal from the phase error detector 42. In this case, the current is i i =42=i, and there is no change in the voltage at point P. Assume that a phase error is detected by the phase error detector 42 and thereby varied to 11=i+Δi1. In this case, 12 = s - Δi, ΔvT = 2Δ1xRz7, and the voltage increases by this lvT. In other words, the voltage detected by the phase comparator 34 and the pulse width modulator 4
The voltages due to Q are added at 182 points and become the fijJ control voltage. The phase error detector 42 detects that when the phase error of both inputs exceeds a predetermined threshold level, this is a sign that the frequency fluctuations will increase and the switch 4 is activated.
23 and outputs (0, 1) or (i, o),
The step frequency data for the pulse width modulator 4Q is finely adjusted to data that can be varied by 0.2 kHz.
以上記明したように、この発明によれば、周波数変換部
の周波数引込み呪囲を拡大し、周波kj、変動に対して
良好な周波数変換部を行なう受信周波数安定化装置を提
供できる。従って、特にQPSK信号に対する第2の周
波数変換部のように、キャリア再生を行なって周波数変
換を行なう回路に適用した場合、この回路の周波数引込
み範囲が狭いのを補うことができる。As described above, according to the present invention, it is possible to provide a reception frequency stabilizing device that expands the frequency pull-in curse of the frequency conversion section and performs the frequency conversion section favorably against fluctuations in frequency kj. Therefore, especially when applied to a circuit that performs frequency conversion by performing carrier regeneration, such as a second frequency conversion section for a QPSK signal, it is possible to compensate for the narrow frequency pull-in range of this circuit.
KJj1図はこの発明の一実施例を示す構成説明図、
第2図はこの発明をQPSK信号の受信装置に用いた例
を示す図、
第3図は第2図の一部を具体的素子レベルで示す回路図
、
第4図は第3図の回路の一部等価回路、第5図は第2図
の一部をとシだして示す回路説明図、
第6図は第2図の・臂ルス幅変調器の分解能を説明する
ための説明図、
第7図はケーブルテレビソヨンシステムにおけるQPS
K信号伝送形式を例示する説明図、第8図はQPSK信
号の周波数変換過程を説明するだめの説明図、
第9図は周波数変換装置の一例を示す構成説明図である
。
II・・・第1の周波数変換部、30・・・第2の周波
数変換部、3ノ・・・混合器、32・・・電圧制御発振
器、33・・・てい倍回路、34・・・位相比較器、3
5・・・丞準発振器、36・・・低域フィルタ、37・
°°加n器、38・・・分周器、39・・・周V数カウ
ンタ、40・°°パルス幅変調器、4ツバ・低域フィル
タ、42・・・位相誤差検出器。
出願人代理人 弁理士 鈴 江 武 彦第1図Figure KJj1 is a configuration explanatory diagram showing an embodiment of the present invention, Figure 2 is a diagram showing an example of applying the present invention to a QPSK signal receiving device, and Figure 3 is a diagram showing a part of Figure 2 at a concrete element level. 4 is a partial equivalent circuit of the circuit in FIG. 3, FIG. 5 is an explanatory circuit diagram showing a part of the circuit in FIG. An explanatory diagram to explain the resolution of the pulse width modulator, Figure 7 is a QPS in a cable television system.
FIG. 8 is an explanatory diagram illustrating the K signal transmission format, FIG. 8 is an explanatory diagram illustrating the frequency conversion process of the QPSK signal, and FIG. 9 is an explanatory diagram illustrating the configuration of an example of a frequency conversion device. II... First frequency converter, 30... Second frequency converter, 3... Mixer, 32... Voltage controlled oscillator, 33... Multiplier circuit, 34... Phase comparator, 3
5... Jo quasi oscillator, 36... Low pass filter, 37.
°° adder, 38... Frequency divider, 39... Frequency V number counter, 40.°° pulse width modulator, 4-shoulder low-pass filter, 42... Phase error detector. Applicant's agent Patent attorney Takehiko Suzue Figure 1
Claims (1)
れる混合器と、 前記混合器から前記位相情報を含む第2の周波数の第2
の信号を得るために、前記混合器に発振信号を入力する
電圧制御発振器と、 前記第2の信号が入力され前記第2の周波数のn倍の周
波数であるキャリア信号を得るためのてい倍回路と、 前記てい倍回路のキャリア信号と、基準発振手段からの
出力であって前記キャリア信号と同じ周波数の信号とを
位相比較する位相比較器と、前記位相比較器の位相比較
結果による出力を平滑する低域フィルタと、 前記低域フィルタの出力を前記電圧制御発振器の発振周
波数制御端に加える加算器と、 前記電圧制御発振器の発振信号の周波数を周波数カウン
タを用いて計測する周波数計測手段と、 前記周波数計測手段の周波数計測データが初期設定値よ
りずれたことを検出しそのずれ量に応じた直流電圧を発
生しこれを前記加算器に入力する手段とを具備し、前記
混合器、電圧制御発振器、てい倍回路、位相比較回路、
低域フィルタにて形成されるループの周波数引込み範囲
を拡大できる構成としたことを特徴とする受信周波数安
定化装置。[Claims] A mixer into which a first signal modulated to have phase information is input; and a second signal of a second frequency containing the phase information from the mixer.
a voltage-controlled oscillator that inputs an oscillation signal to the mixer in order to obtain a signal; and a multiplier circuit that receives the second signal and obtains a carrier signal having a frequency n times the second frequency. and a phase comparator that compares the phase of the carrier signal of the multiplier circuit with a signal having the same frequency as the carrier signal that is output from the reference oscillation means, and smoothes the output of the phase comparison result of the phase comparator. a low-pass filter that adds the output of the low-pass filter to an oscillation frequency control terminal of the voltage-controlled oscillator; and a frequency measuring means that measures the frequency of the oscillation signal of the voltage-controlled oscillator using a frequency counter. means for detecting that the frequency measurement data of the frequency measuring means deviates from an initial setting value, generates a DC voltage according to the amount of deviation, and inputs this to the adder; Oscillator, multiplier circuit, phase comparator circuit,
A receiving frequency stabilizing device characterized by having a configuration capable of expanding the frequency pull-in range of a loop formed by a low-pass filter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59204847A JPS6182557A (en) | 1984-09-29 | 1984-09-29 | Receiving frequency stabilizing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59204847A JPS6182557A (en) | 1984-09-29 | 1984-09-29 | Receiving frequency stabilizing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6182557A true JPS6182557A (en) | 1986-04-26 |
Family
ID=16497375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59204847A Pending JPS6182557A (en) | 1984-09-29 | 1984-09-29 | Receiving frequency stabilizing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6182557A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111653A (en) * | 1990-08-31 | 1992-04-13 | Fukushima Nippon Denki Kk | Carrier recovery device |
-
1984
- 1984-09-29 JP JP59204847A patent/JPS6182557A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111653A (en) * | 1990-08-31 | 1992-04-13 | Fukushima Nippon Denki Kk | Carrier recovery device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2729028B2 (en) | Method and circuit for demodulating FM carrier | |
US5446411A (en) | Frequency tuning for a phase locked loop FM demodulator | |
US4399560A (en) | Double phase lock loop arrangement | |
EP0519489B1 (en) | Automatic frequency control circuit | |
EP0456099B1 (en) | On channel agile FM demodulator | |
US5598130A (en) | Phase modulator capable of individually defining modulation degree and modulation frequency | |
EP0551106A2 (en) | Frequency sweep control apparatus | |
US4426627A (en) | Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator | |
JPS6182557A (en) | Receiving frequency stabilizing device | |
US4601060A (en) | Automatic digital fine tuning system | |
EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
JP3254009B2 (en) | Circuit including phase locked loop | |
JPS6225543A (en) | Frequency stabilizing system for local oscillator | |
JP2937865B2 (en) | Wireless receiver | |
JP3033049B2 (en) | Frequency drift correction circuit for DCFM circuit | |
JPH06326740A (en) | Mobile radio equipment | |
JPS639153Y2 (en) | ||
JP2699717B2 (en) | Tuning device for double conversion receiver | |
JP3053838B2 (en) | Video intermediate frequency circuit | |
JPS6182552A (en) | Receiving frequency stabilizing device | |
SU1133647A1 (en) | Digital frequency synthesizer with frequency modulation | |
JPS6182553A (en) | Frequency stabilizing device | |
JPH07162271A (en) | Automatic frequency control circuit | |
JPH0260263A (en) | Frequency stabilization circuit for local oscillator used in radio equipment | |
JPS6182554A (en) | Frequency stabilizing device |