JPS6182557A - Receiving frequency stabilizing device - Google Patents

Abstract

PURPOSE:To expand a whole frequency pull-in scope by supplementing a frequency pull-in scope by the carrier reproducing loop with other control loop further in a frequency converting device by multiplying the frequency-converted signal by n. CONSTITUTION:When an output voltage e1 of a low area filter 36 of the first control loop is changed, and thus, a control voltage VT of a voltage control oscillating device 32 is changed, the oscillating output frequency is changed. When the oscillating output frequency is dislocated to some extent or above, count data of a frequency counter 39 are increased or decreased and this is inputted to a pulse width modulator 40. For this reason, the number of output pulses of the pulse width modulator 40 is changed and the output voltage e2 of a low area filter 41 is changed. As this result, a control voltage VT can frequency-control with a voltage e2 as a standard level in the fluctuation scope of the voltage e1. Therefore, the frequency pull-in scope of the first control loop is shifted and the frequency pull-in scope can be whole expanded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、受信周波数安定化装置に関し、たとえばＰ
ＣＭ受信機の復調器のように、その入力信号の周波数に
対して精度の高い安定したものを要求する復調器への入
力信号を導入する部分に用いられて有効である。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a receiving frequency stabilizing device, for example, P
It is effective when used in a part that introduces an input signal to a demodulator, such as a demodulator of a CM receiver, which requires a highly accurate and stable input signal frequency.

〔発明の技術的背景〕[Technical background of the invention]

衛星放送に採用される音声信号伝送方式として、音声Ｐ
ＣＭ　（Ｐｕ１ｓ＠Ｃｏｄｅ　Ｍｏｅｌｏｌａｔｉｏｎ
　）信号を４相ＤＰＳＫ　（Ｄｌｆｆｅｒｅｎｃｌａｌ
　Ｐｈａｓｅ　５ｈｉｆｔＫ・ｙｌｎｇ　）変調で伝送
する方式が考えられている。（以下この変調信号をＱＰ
ＳＫ信号と称する。）このＱＰＳＫ信号の１チヤンネル
分の帯域は、１．２ＭＨｚに設定される。Audio P is the audio signal transmission method used for satellite broadcasting.
CM (Pu1s@Code Moelation
) signal to 4-phase DPSK (Dlfferenclal
A transmission method using Phase 5hiftK·ylng) modulation is being considered. (Hereinafter, this modulation signal will be referred to as QP
It is called the SK signal. ) The band for one channel of this QPSK signal is set to 1.2 MHz.

一方、前記ＱＰＳＫ信号を受信する地上局においテハ、
とのＱＰＳＫ信号を復調する他、ケーブルテレビジ、ン
システムを利用して加入者に伝送することが考えられる
。On the other hand, at the ground station receiving the QPSK signal,
In addition to demodulating the QPSK signal, it is conceivable to transmit it to subscribers using a cable television system.

そこで、この発明では、以下ＱＰＳＫ信号を例にとって
、このＱＰＳＫ信号をどのように加入者へ伝送するかを
実施例として説明する。Therefore, in the present invention, a QPSK signal will be taken as an example and how to transmit this QPSK signal to a subscriber will be explained as an embodiment.

通常テレビジョン信号を伝送するための１チヤンネル分
の帯域幅は、第７図に示すように６ＭＨｚである。ここ
で、テーブルテレビジ、ンシステムにおいて空チャンネ
ルを利用し、上記ＱＰＳＫ信号を伝送する。ＱＰＳＫ信
号は１．２ＭＨｚの帯域幅を有するから、例えば５チヤ
ンネル分のテレビジ百ンチャンネルが空いていたとする
と、（５Ｘ６　ＭＨｚ）　／　１．２ＭＨｚ　＝　２５
チヤンネルのＱＰＳＫ信号用チャンネル８１　　、ｓ＝
　　＃ｓ＝・・・を設けることができる。The bandwidth of one channel for transmitting a normal television signal is 6 MHz, as shown in FIG. Here, the QPSK signal is transmitted using an empty channel in the table television system. QPSK signals have a bandwidth of 1.2 MHz, so for example, if 5 television channels are vacant, (5 x 6 MHz) / 1.2 MHz = 25
Channel 81 for QPSK signals of channels, s=
#s=... can be provided.

次に上記の如く伝送されてくるＱＰ８に信号を受信し復
調器へ導入する必要があるが、その受信システムについ
て説明する。Next, it is necessary to receive the signal transmitted to QP8 as described above and introduce it to the demodulator, and the receiving system will be explained.

まずＱＰＳＫ信号を復調するには、その信号の位相情報
を正確にとらえることが重要であるため、位相情報を判
断しやすい低い周波数に周波数変換する必要がある。例
えば、５．７３　ＭＨ！程度のＱＰＳＫ信号に変換でき
ればよい。First, in order to demodulate a QPSK signal, it is important to accurately capture the phase information of the signal, so it is necessary to convert the frequency to a lower frequency that makes it easier to determine the phase information. For example, 5.73 MH! It is sufficient if it can be converted to a QPSK signal of approximately

そζで、５．７３　ＭＨｚ　ＯＱＰＳＫ信号を得るため
には、ＱＰＳＫ信号を含む高周波信号を周波数変換器に
入力し、局部発振信号と混合すれば良い。Therefore, in order to obtain a 5.73 MHz OQPSK signal, a high frequency signal including the QPSK signal may be input to a frequency converter and mixed with a local oscillation signal.

しかし、局部発振信号の周波数の選定として、たとえば
第８図（、）に示すように、ＱＰＳＫ信号の帯域内に局
発周波数（Ｆｌ）を選ぶと、イメージ妨害が生じる。今
、上側へテロダインで、チャンネル（Ｓｌ）を受信する
場合を考えると、局発周波数は（＋３ｔの周波数）　＋
　５．７３　ＭＨｚとなシ、イメージ妨害と生じるチャ
ンネルは８１　となる。However, when selecting the frequency of the local oscillation signal, for example, as shown in FIG. 8(,), if the local oscillation frequency (Fl) is selected within the band of the QPSK signal, image disturbance occurs. Now, considering the case where channel (Sl) is received by upper heterodyne, the local oscillation frequency is (+3t frequency) +
At 5.73 MHz, the number of channels where image disturbance occurs is 81.

つまシ、チャンネルｓｌ、ｓ−の双方の信号が混信する
ことになる。The signals from both channels sl and s- will interfere with each other.

このため、イメージ妨害のないＱＰＳＫ信号を得るには
、ＱＰＳＫ信号の伝送帯域から離れた位置となる局部発
振周波数を選定する必要がある。Therefore, in order to obtain a QPSK signal without image interference, it is necessary to select a local oscillation frequency that is located away from the transmission band of the QPSK signal.

このような局部発振周波数としては、例えば２５チヤン
ネルのＱＰＳＫ信号（約３２浦Ｉｚの帯域幅）を考える
と、受信チャンネルから５６．７５ＭＨｚ若しくは５８
．７５　ＭＥ（ｚ程度離れた局発周波数（Ｆ２）で良い
。しかしながら、このような周反叔の局部発振信号でＱ
ＰＳＫ信号の高周波を受信したのでは、第８図（ｂ）に
示すように、たとえば５８、７５　Ｍ）ＩｚのＱＰＳＫ
信号となる。との図は、チャンネル（Ｓりを受信した場
合であシ、この場合の受信部の周仮故螢域は、チャンネ
ル（ｓｌ）を中心として３チヤンネル分の幅を有する。For example, considering a 25-channel QPSK signal (bandwidth of about 32 Hz), the local oscillation frequency is 56.75 MHz or 58 MHz from the receiving channel.
．． 75 ME (local oscillation frequency (F2) separated by about z is fine. However, with such a local oscillation signal of
When receiving a high frequency PSK signal, for example, QPSK of 58, 75 M) Iz as shown in FIG.
It becomes a signal. The figure shows the case where channel (S) is received, and in this case, the circumferential fault area of the receiving section has a width of three channels with the channel (sl) as the center.

従って、この第１周波数変換信号を更に５．７３ＭＨｚ
のＱＰＳＫ　信号に変換するためには、５８．７５ｈｔ
’Ｈ２から５．７３　ＭＨｚ離れた第２局発周波数（Ｆ
ｌ）によって第２の周波数変換を行なえばよい。Therefore, this first frequency converted signal is further converted to 5.73MHz.
To convert to a QPSK signal of 58.75h
'The second local frequency (F
1), the second frequency conversion may be performed.

（第８図（Ｃ）） 上記のように、ケーブルテレビジョンシステムを利用し
て伝送されてくるＱＰＳＫ信号を、復調器へ導入するた
めには、高周波状態にあるＱＰＳＫ信号を第１の周波数
変換によシ中間的な５８．・７５ＭＨｚのＱＰＳＫ信号
に変換し、次に第２の周波数変換によシ、５．７３　Ｍ
ＨｚのＱＰＳＫ信号に変換する処理が必要である。これ
によって、復調器で復調しやすい周波数のＱＰＳＫ信号
であって、しかもイメージ妨害の無い信号を得ることが
できる。”第９図は、上記の考えに基づき構成された周
波数変換装置である。(Fig. 8 (C)) As mentioned above, in order to introduce the QPSK signal transmitted using the cable television system into the demodulator, the QPSK signal in the high frequency state must be converted to the first frequency. A very intermediate 58.・Converted to 75MHz QPSK signal, then subjected to second frequency conversion, 5.73M
Processing to convert into a Hz QPSK signal is required. As a result, it is possible to obtain a QPSK signal with a frequency that is easy to demodulate with a demodulator and which is free from image interference. 9 shows a frequency conversion device constructed based on the above idea.

１１は、第１の周波数変換部であシ、高周波信号は、入
力端子１１ａを介して第１混合器１２に入力される。こ
の混合器１２には、第１電圧制御発振器１３からの局部
発振信号も入力される。この局部発振信号の周波数（ｆ
Ｌ、）は、混合器１２から得られる中間ＱＰＳＫ信号の
周波数が５８．７５　Ｐ／ｉＨ１となるように設定され
ている。11 is a first frequency conversion section, and a high frequency signal is inputted to the first mixer 12 via an input terminal 11a. A local oscillation signal from a first voltage controlled oscillator 13 is also input to this mixer 12 . The frequency of this local oscillation signal (f
L, ) is set so that the frequency of the intermediate QPSK signal obtained from the mixer 12 is 58.75 P/iH1.

第１電圧制御発振器１３の局部発振信号は、位相同期ル
ープによってその周波数が設定される。即ち、電圧制御
発振器１３の発振信号は、プログラマブル分周器１４に
入力されて分周され、その分周出力は、位相比較器１５
の一方の入力端に入力される。この位相比較器１５の他
方の入力端には、水晶振動子を用いた第１基準発振器１
６からの発振信号が分局器１７を介して入力されている
。位相比較器１５は、内入力信号の位相差に比例した位
相及び周波数の出力信号を得て、これを低域フィルタ１
８に入力する・これによって、低域フィルタ１８からは
、分周器１６からの基準分周出力とプログラマブル分周
器１４からの分周出力との位相差に比例して変化する直
流電圧が得られる。そしてこの直流電圧が第１電圧制御
発振器１３の出力周波数制御電圧として利用される。こ
れによって、電圧制御発振器１３の発振信号の周波数は
、第１基準発振器１６の発振周波数に対して特定の周波
数関係をもって安定に保持される。The frequency of the local oscillation signal of the first voltage controlled oscillator 13 is set by a phase locked loop. That is, the oscillation signal of the voltage controlled oscillator 13 is input to the programmable frequency divider 14 and frequency-divided, and the frequency-divided output is input to the phase comparator 15.
is input to one input end of the . The other input terminal of this phase comparator 15 is connected to a first reference oscillator 1 using a crystal resonator.
The oscillation signal from 6 is input via a branching unit 17. The phase comparator 15 obtains an output signal with a phase and frequency proportional to the phase difference between the internal input signals, and passes this to the low-pass filter 1.
8. As a result, the low-pass filter 18 obtains a DC voltage that changes in proportion to the phase difference between the reference frequency-divided output from the frequency divider 16 and the frequency-divided output from the programmable frequency divider 14. It will be done. This DC voltage is then used as the output frequency control voltage of the first voltage controlled oscillator 13. Thereby, the frequency of the oscillation signal of the voltage controlled oscillator 13 is stably maintained with a specific frequency relationship with respect to the oscillation frequency of the first reference oscillator 16.

高周波ＱＰＳＫ信号の受信チャンネルを変える場合には
、例えばマイクロコンピュータを用いたコントロール部
１９から、プログラマブル分周器１４のプリセット端子
に選択データが与えられ、分周比が可変される。これに
よりて、電圧制御発振器１３の局部発振信号周波数が切
換えられ、受信チャンネルも変ることになる。今、第１
の周波数変換部１１において、 ｆ□；希望受信周波数 ｆ□　；中間ＱＰＳＫ信号周波数（５８，７５ＭＨり／
Ｌ１：局部発振信号周波数 １７Ｎ　：グログラマプル分局器１４の分周比ｆ０；第
１基準発振器の発振周波数 １／Ｍ　：分周器１７の分周比 とすると、次の関係式が成立する。When changing the reception channel of the high-frequency QPSK signal, selection data is applied to a preset terminal of the programmable frequency divider 14 from a control unit 19 using, for example, a microcomputer, and the frequency division ratio is varied. As a result, the local oscillation signal frequency of the voltage controlled oscillator 13 is switched, and the reception channel is also changed. Now, the first
In the frequency converter 11, f□; desired reception frequency f□; intermediate QPSK signal frequency (58,75 MHz
L1: local oscillation signal frequency 17N: frequency division ratio f0 of the glogram pull divider 14; oscillation frequency of the first reference oscillator 1/M: frequency division ratio of the frequency divider 17, the following relational expression holds true.

ｆ、７Ｍ　＝　／ｌ、　１　／　Ｎ　　　　　　　　・
・・（１）ｆＬ１＝ｆ□十／ＩＦ　　　　　　　・・・
（２）（１）　、　（２）式よシ　　　　　　　　　　
　　　　　　　　　。f, 7M = /l, 1 / N ・
・・・(1) fL1=f□ten/IF ・・・
(2) From equations (1) and (2),
.

ｆ□＝−・ｆ、−ｆ□　　　　　・・・（３）（３）式
から、中間ＱＰＳＫ信号の周波数ばらつきは、＝ｆＬ、
・Δｆｓ′＋Δ／ＲＦ　　　　　’・・（４）Δｆ１．
；中間ＱＰＳＫ信号周波数ばらつき（Ｈｚ　）Δｆｓ；
第１基準発振器ドリフ）（Ｈｚ）Δｆ′　；第１基準発
振器ドリフト率 Δｆｎｖ　　；高周波信号周波数ばらつき（Ｈｚ　）で
ある。f□=-・f, -f□ ... (3) From equation (3), the frequency variation of the intermediate QPSK signal is = fL,
・Δfs'+Δ/RF'...(4) Δf1.
; Intermediate QPSK signal frequency variation (Hz) Δfs;
First reference oscillator drift) (Hz) Δf'; First reference oscillator drift rate Δfnv; High frequency signal frequency variation (Hz).

日本で試験されている第２チヤンネルを受信した場合の
ばらつきを考えてみる。Let's consider the dispersion when receiving the second channel being tested in Japan.

Δｆｌｌが使用温度範囲で±３０　ｐｐｍとすると、Δ
／Ｉｙ　＝　９７．２５ＭＨｚ　Ｘ　３０Ｘ２Ｘ１０−
６＋１　ｋＨｚ′：！ｉ：　７　ｋＨｌ のばらつきとなる。If Δfll is ±30 ppm in the operating temperature range, Δ
/Iy = 97.25MHz X 30X2X10-
6+1 kHz':! i: The variation is 7 kHl.

上記のように、高周波ＱＰＳＫ信号は、５８．７５ＭＨ
ｚの中間ＱＰＳＫ信号に変換され、次段の第２の周波数
変換部２０に入力される。この周波数変換部２０は、前
記中間ＱＰＳＫ信号及び第２電圧制御発振器２２からの
発振信号が入力される第２混合器２１と、この混合器２
ノの出力ＱＰＳＫ信号（５，７３ＭＨｌ　）を４てい倍
する４てい倍回路２３と、この４てい倍回路２３の出力
と第２基準発振器２５の発振信号との位相比較を行なう
位相比較器２４と、この位相比較器２４の出力を平滑し
て直流電圧に変換しこれを制御電圧として電圧制御発振
器２２の制御端子に与える低域フィルタ２６とからなる
。As mentioned above, the high frequency QPSK signal is 58.75MH
z intermediate QPSK signal and input to the second frequency conversion section 20 at the next stage. The frequency converter 20 includes a second mixer 21 to which the intermediate QPSK signal and the oscillation signal from the second voltage controlled oscillator 22 are input;
a 4-multiplier circuit 23 that multiplies the output QPSK signal (5,73MHl) of , and a low-pass filter 26 that smoothes the output of the phase comparator 24, converts it into a DC voltage, and applies this as a control voltage to the control terminal of the voltage-controlled oscillator 22.

上記第２の周波数変換部２０において、第２電圧制御発
振器２２は、６４．４４８　ＭＨｃの発振信号を出力し
ている。ここで、電圧制御発振器２２の制御ループにお
いて、５．７３　ＭＨｚのＱＰＳＫ信号の４倍の周波数
を利用してキャリア再生を行なっているのは、次の理由
による。In the second frequency converter 20, the second voltage controlled oscillator 22 outputs an oscillation signal of 64.448 MHc. Here, in the control loop of the voltage controlled oscillator 22, carrier regeneration is performed using a frequency four times that of the QPSK signal of 5.73 MHz for the following reason.

即ち、ＱＰＳＫ信号（ｅ）は であられされ、その４てい倍信号ｅ４は、ｅｉ＝ｓｉｎ
（４ωｔ＋２πｎ（リ　）＝ｍ４ωｔ となる。That is, the QPSK signal (e) is expressed as ei = sin
(4ωt+2πn(ri)=m4ωt.

このように、ＱＰＳＫ信号を４てい倍すると、位相情報
としてのｎは、ｅ４では２πｎ（ｔ）となシｅ４に無関
係となる＠これによりて、ｑｐｓｘ信号のキャリアを得
ることができるからである。In this way, when the QPSK signal is multiplied by 4, n as phase information becomes 2πn(t) in e4, which is irrelevant to e4.@This is because the carrier of the qpsx signal can be obtained. .

上記のように５．７３　ｙＩＨｚの周波数に変換された
ＱＰＳＫ信号は、ＱＰＳＫ復調器２７に入力され、復調
データとなる。The QPSK signal converted to the frequency of 5.73 yIHz as described above is input to the QPSK demodulator 27 and becomes demodulated data.

〔背景技術の問題点〕[Problems with background technology]

上述した周波数変換装置において、ＱＰＳＫ復調器２７
に入力する５、　７３　ＭＨｚのＱＰＳＫ信号に対して
は、周波数精度の高い安定したものが要求されている。In the frequency conversion device described above, the QPSK demodulator 27
A stable QPSK signal with high frequency accuracy is required for the 5.73 MHz QPSK signal input to the .

これは、周波数を安定に維持しないと正（１−に位相シ
フト情報を判定することができないからである。This is because it is not possible to determine positive (1-) phase shift information unless the frequency is maintained stably.

しかしながら、上記周波数変換装置によると、第２の周
波数変換部２０における周波数引込み範囲が狭いため、
ＱＰＳＫ復調器２７への入力信号が比戟的大きな周波数
変動を生じ、復調可能な許容範囲からずれてしまうとい
う問題がある。However, according to the frequency converter, the frequency pull-in range in the second frequency converter 20 is narrow;
There is a problem in that the input signal to the QPSK demodulator 27 causes relatively large frequency fluctuations and deviates from the allowable range for demodulation.

第２の周波数変換部２０の周波数引込み範囲が狭いのは
、その内部において、５．７３　ＭＨｚの帯域フィルタ
や４てい倍回路を用いておシ、これによりてループ内遅
延時間が大きくなっていることによる。つまり第１の周
波数変換部１１の出力は、前述のように、Δｆ□のばら
つきに加え、温度ドリフト等による内部要因に伴う周波
数変動があるが、これに対して充分な安定化機能を発揮
していない。The reason why the frequency pull-in range of the second frequency converter 20 is narrow is that a 5.73 MHz bandpass filter and a quadrupling circuit are used inside it, which increases the delay time within the loop. It depends. In other words, as mentioned above, the output of the first frequency converter 11 exhibits a sufficient stabilizing function, although there are frequency fluctuations due to internal factors such as temperature drift in addition to variations in Δf□. Not yet.

また４てい倍回路は、入力振幅の変動に対してその出力
に位相変化を生じることが多い。Furthermore, a quadrupler circuit often causes a phase change in its output in response to a change in input amplitude.

さらに、周波数引込み範囲を広げるには、４てい倍され
た信号の通過系路の増幅器の帯域幅を広げる必要がある
が、これを行なうとＳ／Ｈの悪化を生じるため、結局周
波数引込み範囲を狭く設定せざるをえないという事情が
ある。Furthermore, in order to widen the frequency pull range, it is necessary to widen the bandwidth of the amplifier in the pass path for the signal multiplied by 4, but this will cause deterioration of S/H, so the frequency pull range will eventually be widened. There are circumstances that force us to set it narrowly.

〔発明の目的〕[Purpose of the invention]

この発明は上記したような第２周波数変換部における周
波数変動に対する追従性に着目してなされたもので、そ
の目的とするところは、周波数変換した信号を１倍して
キャリア再生を行なうような周波数変換装置において、
そのキャリア再生ループによる周波数引込み範囲を、更
に曲の制御ループで補うことで全体の周波数引込み範囲
を広けることのできる受信周波数安定化装置を得るとこ
ろにある。This invention was made by focusing on the ability to follow frequency fluctuations in the second frequency converter as described above, and its purpose is to convert the frequency of the frequency-converted signal by 1 to perform carrier regeneration. In the conversion device,
The object of the present invention is to obtain a reception frequency stabilizing device that can widen the overall frequency pull-in range by supplementing the frequency pull-in range by the carrier regeneration loop with a music control loop.

〔発明の概要〕[Summary of the invention]

この発明は、第１図、第２図に示すように、電圧制御発
振器３２の発振周波数をたとえば分局器３８１周波数カ
ウンタ３９を用いた周波数計測手段によって測定し、初
期設定値からのずれ量を検出する。この周波数ずれｉを
示すデータは、たとえばパルス幅変調器４０．フィルタ
４１を用いた直流電圧発生手段に与えられ、前記周ｅ故
ずれ量に応じた電圧を発生させる。そして、加算器３７
においては、第１の制御ルーｆ４４の出力電圧（ｅｌ）
と第２の制御ルーフｐ４５の出力電圧（ｅ２）とを加算
した電圧が、電圧制御発振器３２の制御電圧Ｖ丁となる
。As shown in FIGS. 1 and 2, the present invention measures the oscillation frequency of the voltage controlled oscillator 32 by a frequency measuring means using, for example, a branching device 381 and a frequency counter 39, and detects the amount of deviation from the initial setting value. do. Data indicating this frequency shift i may be obtained from, for example, the pulse width modulator 40. The voltage is applied to a DC voltage generating means using a filter 41, and generates a voltage corresponding to the amount of circumferential deviation. And adder 37
In, the output voltage (el) of the first control loop f44
The voltage obtained by adding the output voltage (e2) of the second control roof p45 becomes the control voltage V of the voltage controlled oscillator 32.

これによって、第１のＩＩＪ御ルーツ４４の周波数引込
み範囲が狭くても、この引込み特性を全体的に第２の制
御ループ４５が周波数の高い方向あるいは低い方向シフ
トさせることができ、総合的には周波数引込み範囲を拡
大できるものである。As a result, even if the frequency pull-in range of the first IIJ control roots 44 is narrow, the second control loop 45 can shift the pull-in characteristic as a whole in the higher or lower frequency direction, and overall This allows the frequency pull-in range to be expanded.

〔発明の実施例〕[Embodiments of the invention]

以下この発明の実施例を図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第１図はこの発明の基本的な実施例を示すもので、混合
器３１にはたとえば、５８７５　ＭＨｚのＱＰＳＫ信号
と、電圧制御発振器３２からの６４、４８　ＭＨｚの発
振信号が入力される。これによって、混合器３２からは
５．７３　ＭＨｚの。ＰＳＫ信号が得られる。ここで、
５．７３　ＭＨｚの。ＰＳＫ信号の周波数変動を抑える
ためにに、そのキャリア信号を再生し、このキャリア信
号の変動を監視する必要がある。この監視のために、再
生したキャリア信号は、水晶振動子を用いた基準発振器
の発振信号と位相比較され、これによってキャリア信号
の変動情報、即ち５．７３　ＭＨｚの周波数変動情報を
得ることができる。つまシ、５．７３　Ｍｌ（ｚのＱＰ
ＳＫ信号は、４てい倍回路３３に入力されてキャリア信
号として出力される。この４てい倍回路３３の出力キャ
リア信号は、位相比較器３４の一方の入力端に入力され
る。この位相比較器３４の他方の入力端には、基準発振
器３５からの発振信号（周波数：　４ｆＯｐ　ｆｏ　：
ｓ、　７３　ＭＨｚ　）が入力されている。位相比較器
３４は、肉入力信号の位相差に応じて位相変動する信号
を出力し、これを低域フィルタ３６に入力する。従って
、低域フィルタ３６の出力端には、位相比較器３４に入
力する肉入力信号の位相差に比例し変動する直流電圧が
得られる。FIG. 1 shows a basic embodiment of the present invention, in which, for example, a 5875 MHz QPSK signal and 64 and 48 MHz oscillation signals from a voltage controlled oscillator 32 are input to a mixer 31. As a result, a frequency of 5.73 MHz is output from the mixer 32. A PSK signal is obtained. here,
5.73 MHz. In order to suppress frequency fluctuations in the PSK signal, it is necessary to regenerate the carrier signal and monitor fluctuations in the carrier signal. For this monitoring, the phase of the regenerated carrier signal is compared with the oscillation signal of a reference oscillator using a crystal oscillator, thereby obtaining carrier signal fluctuation information, that is, frequency fluctuation information of 5.73 MHz. . Tsumashi, 5.73 Ml (QP of z
The SK signal is input to a quadrupler circuit 33 and output as a carrier signal. The output carrier signal of this quadruple multiplier circuit 33 is input to one input terminal of a phase comparator 34. The other input terminal of the phase comparator 34 receives an oscillation signal from the reference oscillator 35 (frequency: 4fOp fo :
s, 73 MHz) is input. The phase comparator 34 outputs a signal whose phase varies depending on the phase difference between the meat input signals, and inputs this signal to the low-pass filter 36. Therefore, at the output end of the low-pass filter 36, a DC voltage is obtained which varies in proportion to the phase difference of the meat input signal input to the phase comparator 34.

低域フィルタ３６から得られた直流電圧は、加算器３７
を介して電圧制御発振器３２の発掘周反数制御端に与え
られる。これによって、５．７３ＭＨｚのＱＰＳＫ信号
の変動は、電圧制御発振器３２の発振周波数をコントロ
ールすることによって抑えられる。The DC voltage obtained from the low-pass filter 36 is sent to the adder 37
is applied to the excavation frequency control terminal of the voltage controlled oscillator 32 via the oscillator 32. As a result, fluctuations in the 5.73 MHz QPSK signal can be suppressed by controlling the oscillation frequency of the voltage controlled oscillator 32.

次にこの発明においては、更に電圧制御発振器３２の発
振信号は分周器３８に入力されて分周され、この分周器
３８の分周出力は周波数カクンタ３９に入力される。こ
れによって、電圧制御発振器３２の発振信号は、その周
波数が測定されることになる。この周波数カウンタ３８
による測定データは、例えばパルス幅変調器４０に入力
され、とのノ々ルス幅変調器４０から出力されている単
位時間当シのΔルス数をコントロールするために用いら
れる。このパルス幅変調器４０の出カッ９ルスは、低域
フィルタ４１に入力され直流電圧に変換される。そして
、との直流電圧は、加算器３７に入力され、電圧制御発
振器３２の制御電圧として用いられる。Next, in the present invention, the oscillation signal of the voltage controlled oscillator 32 is further inputted to a frequency divider 38 and frequency-divided, and the frequency-divided output of this frequency divider 38 is inputted to a frequency divider 39. As a result, the frequency of the oscillation signal of the voltage controlled oscillator 32 is measured. This frequency counter 38
The measured data is input to the pulse width modulator 40, for example, and is used to control the number of delta pulses per unit time output from the pulse width modulator 40. The output pulse of the pulse width modulator 40 is input to a low-pass filter 41 and converted into a DC voltage. The DC voltage is input to the adder 37 and used as a control voltage for the voltage controlled oscillator 32.

更にまた、前記低域フィルタ４１の出力と前記加算器３
７の出力とは位相誤差検出器４２に入力され、その変動
の位相差が検出される。そしてこの位相差があるスレッ
シュホールドレベ　　　　ぐルを越えると、この位相誤
差検出器４２の出力は、前記パルス幅変調器４０のステ
、プモード制御端子に入力され、これによって、パルス
幅変調器４０の感度若しくは増幅率、若しくは出力レン
ジが切換えられる。Furthermore, the output of the low-pass filter 41 and the adder 3
The output of 7 is input to a phase error detector 42, and the phase difference of the fluctuation is detected. When this phase difference exceeds a certain threshold level, the output of the phase error detector 42 is input to the step mode control terminal of the pulse width modulator 40, thereby controlling the pulse width modulator 40. Sensitivity, amplification factor, or output range can be switched.

この発明の基本実施例は上述の如く構成され、次に動作
について説明する◎ まず、５．７３　ＭＨｚのＱＰＳＫ信号を利用してキャ
リア再生を行ない、電圧制御発振器３２の出力周波数を
コントロールするルーダを第１制御ルーグ４４と称する
。この第１制御ループ４４の周波数引込み範囲は、約５
０　ｋＨｚである。この部分における周波数変動は、入
力信号（中間ＱＰＳＫ　４８号）の７　ｋＨｚの変動の
他、内部要因としての発振周波数ドリフトがある。この
発振周波数ドリフトは、温度等に対しては比較的押えら
れるが耐候性からみると±２００　ｋＨｚ程度のドリフ
トがある。The basic embodiment of the present invention is constructed as described above, and its operation will be explained next. It is called a first control loop 44. The frequency pull-in range of this first control loop 44 is approximately 5
It is 0 kHz. Frequency fluctuations in this part include 7 kHz fluctuations in the input signal (intermediate QPSK No. 48) as well as oscillation frequency drift as an internal factor. This oscillation frequency drift is relatively suppressed due to temperature, etc., but from the viewpoint of weather resistance, there is a drift of about ±200 kHz.

従って、周波数引込み範囲が５０　ｋＨｚ　８龍しか無
い第１制御ループ４４において±２００　ｋＨｚのドリ
フトがあると、当然その動作が周波数引込みできないよ
うな状態が生じる〇 このように、第１制御ループ４４がその周波数引込み範
囲からはずれた事態が生じる場合、本回路においては、
分周器３８１周波数カワンタ３９．パルス幅変調器４０
．低域フィルタ４１、加算器３７による第２制御ループ
が働き、第１制御ルーグ４４の周波数引込み範囲をシフ
トシ、全体的には周波数引込み範囲を拡大することにな
る・ 即ち、第１制御ルーフ’４４の低域フィルタ３６の出力
電圧ｅ１が変化し、これによって電圧制御発振器３２の
制御電圧ｖＴが変化すると、その発振出力周波数が変化
する。この発振出力周波数がある程度（第１制御ループ
４４の周波数引込み限界）以上ずれると、周波数カウン
タ３９のカウントデータが増、又は減され、これがノ４
ルス幅変調器４Ｑに入力される。このため、パルス幅変
調器４０の出力・ぐルス数が変化し、低域フィルタ４１
の出ツノ電圧ｅ２が変化する。Therefore, if there is a drift of ±200 kHz in the first control loop 44 whose frequency pull-in range is only 50 kHz 8, a state will naturally arise where the operation cannot pull in the frequency. In this way, the first control loop 44 If a situation occurs that deviates from the frequency pull-in range, in this circuit,
Frequency divider 381 Frequency counter 39. Pulse width modulator 40
．． A second control loop consisting of the low-pass filter 41 and the adder 37 operates to shift the frequency pull-in range of the first control loop 44, thereby expanding the frequency pull-in range as a whole. That is, the first control loop '44 When the output voltage e1 of the low-pass filter 36 changes and thereby the control voltage vT of the voltage controlled oscillator 32 changes, its oscillation output frequency changes. When this oscillation output frequency deviates by more than a certain degree (frequency pull-in limit of the first control loop 44), the count data of the frequency counter 39 is increased or decreased, and this is
It is input to pulse width modulator 4Q. Therefore, the output and pulse number of the pulse width modulator 40 change, and the low-pass filter 41 changes.
The output horn voltage e2 changes.

この結果、制御電圧Ｖ丁は、電圧ｅ２を基準レベルとし
て、電圧ｅ１の変動範囲（第１制側ループ４４の周波数
引込み範囲）で周波数コントロ−ルを行なうことができ
る。よって、第１制御ルーグ４４の周波数引込み範囲が
シフトし、全体的には周波数引込み範囲が拡大されたこ
とになる。As a result, the frequency of the control voltage V can be controlled within the variation range of the voltage e1 (the frequency pull-in range of the first controlling loop 44) using the voltage e2 as a reference level. Therefore, the frequency pull-in range of the first control loop 44 is shifted, and the frequency pull-in range is expanded as a whole.

上記、周波数カウンタ３９　、　ノ４ルス幅変調器４０
の回路部は、各種の方法が実施可能であるが、−例とし
て、５．７３ＭＨｚのＱＰＳＫ信号の安定化を行なうの
に、この部分をマイクロコンピュータによって実現した
例を説明する。Above, frequency counter 39, pulse width modulator 40
The circuit section can be implemented in various ways, but as an example, an example will be described in which this section is implemented by a microcomputer in order to stabilize a 5.73 MHz QPSK signal.

まず、第５図に示すように分周器３８は、電圧制御発振
器３２の発振出力信号（周波数６４．４８ＭＨｚ　）を
１／１０２４に分周するものとする。さらに、この分周
出力は、周波数カウンタ３９内のＪ／１６分周器で分周
され、６４．４８　ＭＨｚ／１６３８４　＝　３．９　
ｋＨｚに分周される。ここで、周波数カウンタ３９は、
電圧ｆｌｉｉＪ　１１発振器３２の発振出力周波数が１
６．３８４ｋＨｚずれると、１力ウント動作するように
設定されている。First, as shown in FIG. 5, it is assumed that the frequency divider 38 divides the oscillation output signal (frequency 64.48 MHz) of the voltage controlled oscillator 32 to 1/1024. Furthermore, this frequency-divided output is frequency-divided by a J/16 frequency divider in the frequency counter 39, resulting in 64.48 MHz/16384 = 3.9.
The frequency is divided into kHz. Here, the frequency counter 39 is
Voltage fliiJ 11 Oscillation output frequency of oscillator 32 is 1
It is set so that if the frequency shifts by 6.384kHz, the unit will perform a one-force count operation.

矢に、パルス幅変調器４ｏは、第６図に示すように、１
２８μ５（２８）おきに０．５μ８のノ臂ルスを順次出
力し、８．１９２　ｍａｅａ中６４個＝２６のパルスを
出力し、８．１９２　ｍａｅｅを周期としている。そし
て、デユーティ１ステツプを変える場合には、０．５μ
ａ　＋０．５μｓ＝１μＳの／々ルスが同様な周期で出
力される・従って、このパルス幅変調器４０の分解能は
２８ｘ２６＝２１４、つまシ１４ビットで１／２１４＝
　１／１６３８４となる。As shown in FIG.
A pulse of 0.5 μ8 is sequentially output every 28 μ5 (28), and 64 pulses in 8.192 maea = 26 pulses are output, and the period is 8.192 maee. When changing the duty 1 step, 0.5μ
A +0.5 μs = 1 μS / pulse is output at the same period. Therefore, the resolution of this pulse width modulator 40 is 28 x 26 = 214, or 1/214 = 14 bits.
It becomes 1/16384.

従って、ノクルス幅変調器４０の１ステｙ　７’　可変
で変化するフィルタ４１の電圧は、 ３２Ｖ／１６３８４中２　ｍＶである。３２Ｖは、電圧
制御発振器３２の制御電圧可変範囲。Therefore, the voltage of the filter 41 that changes in one stay 7' of the Nockles width modulator 40 is 2 mV in 32V/16384. 32V is the control voltage variable range of the voltage controlled oscillator 32.

今、本回路の周波数制御感度（１）ｔ−０，１ｋＨｚ／
ｍＶとすると、 ／ぐルス幅変調器４０における１ステツプ可変による周
波数ずれは ２　ｍＶ　Ｘ　０．１　ｋＨｚ／ｍＶ　＝　０．２　ｋ
Ｈｚとなる。一方周波数カクンタ３９ｄ、１６　ｋＨｚ
／力９ント単位でλ化するので、周波数カウンタ３９の
データが１力ウント分変ると、パルス幅変調器４０１Ｃ
おいては、１６　ｋＨｚ７０．２　＝　８０　ステップ
分変化するように設定される。これによって、周波数変
動に対して、第１制御ルー・プ４４の周ｅ、故追従性を
、第２制御ループで補うことができる。Now, the frequency control sensitivity of this circuit (1) t-0, 1kHz/
mV, the frequency deviation due to one step variation in the pulse width modulator 40 is 2 mV x 0.1 kHz/mV = 0.2 k
Hz. On the other hand, frequency Kakunta 39d, 16 kHz
/force is changed to λ in units of 9 nts, so if the data of the frequency counter 39 changes by 1 nt, the pulse width modulator 401C
In this case, it is set to change by 16 kHz70.2 = 80 steps. This allows the second control loop to compensate for frequency fluctuations by the first control loop 44's followability.

次に、本回路には、加算器３７の出力と、低域フィルタ
４ノの出力とを位相誤差検出器４２に入力し、その変動
状況が監視される。っまシ、位相誤差検出器４２にて、
位相誤差が大きく検出されることは、外乱によって、周
波数変動現像が生じやすくなることになる。このような
場合は、第２制御ルーズによる大きな電圧調整があるこ
との前兆であるから、この位相誤差検出器４２の出力に
よりてパルス幅変調器４ｏの出力を変動方向に応じて予
じめ細かく切換えるものである。この場合、位相誤差検
出器４２のサンプリング期間は長く、位相１具差を平均
化したものが利用される。Next, in this circuit, the output of the adder 37 and the output of the low-pass filter 4 are input to the phase error detector 42, and their fluctuations are monitored. At the phase error detector 42,
If a large phase error is detected, frequency fluctuation development is likely to occur due to disturbance. In such a case, it is a sign that there will be a large voltage adjustment due to loose second control, so the output of the pulse width modulator 4o is finely adjusted in advance according to the direction of fluctuation by the output of the phase error detector 42. It is something that can be switched. In this case, the sampling period of the phase error detector 42 is long, and an average of the phase differences is used.

次に、第２図は、第１図の回路を、ケーブルテレビジョ
ンシステムに適用し、周波数変換部として用いた例であ
る。Next, FIG. 2 shows an example in which the circuit shown in FIG. 1 is applied to a cable television system and used as a frequency converter.

第２図において、第１図と同じ部分には、同符号を付し
て説明する。第２図において１１は第１の周波数変換部
であシ、３０は第２の周波数変換部でおる。In FIG. 2, the same parts as in FIG. 1 are given the same reference numerals and explained. In FIG. 2, 11 is a first frequency converter, and 30 is a second frequency converter.

入力端子１１ａには高周波ＱＰＳＫ信号が入力され、こ
の第１の周波数変換部１１において５８、７５　ＭＨｚ
の中間ＱＰ８に信号に変換される。即ち、高周波ＱＰＳ
Ｋ信号は、混合器１２において第１電圧制御発振器１３
の発振信号と混合され、上側ヘテロゲインによシ中間Ｑ
ＰＳＫ信号に変換される。A high frequency QPSK signal is input to the input terminal 11a, and the first frequency converter 11 converts the signal to 58, 75 MHz.
is converted into a signal by an intermediate QP8. That is, high frequency QPS
The K signal is sent to the first voltage controlled oscillator 13 in the mixer 12.
is mixed with the oscillation signal of the upper hetero gain, and the intermediate Q
It is converted into a PSK signal.

第１電圧！ＩｔｌＪ　＠）発振器１３は、その発振周波
数が位相同期ループ回路によって制御される。即ち、第
１電圧制御発振器１３の発振信号は、グログラマブル分
周器１４で分周され、その分周出力は、位相比較器１５
の一方の入力端に与えられる。この位相比較器１５の他
方の入力端には、第１基準発振器１６からの発振信号が
分周器１７を介して入力されている。位相比較器１５の
出力は、低域フィルタ１８にて直流電圧に変換され、こ
の直流電圧が第１Ｘ圧制御発振器１３に制御電圧として
入力される。First voltage! ItlJ@) The oscillation frequency of the oscillator 13 is controlled by a phase-locked loop circuit. That is, the oscillation signal of the first voltage controlled oscillator 13 is frequency-divided by the programmable frequency divider 14, and the frequency-divided output is divided by the phase comparator 15.
is applied to one input terminal of The oscillation signal from the first reference oscillator 16 is input to the other input terminal of the phase comparator 15 via a frequency divider 17. The output of the phase comparator 15 is converted into a DC voltage by a low-pass filter 18, and this DC voltage is input to the first X-pressure control oscillator 13 as a control voltage.

局部発振周波数を変えて、受信チャンネルを変更しよう
とする場合には、プログラマブル分周器１４の分周比が
マイクロコンピュータを含むコントロール部５０からの
選局データによって切換えられる。When the local oscillation frequency is changed to change the reception channel, the frequency division ratio of the programmable frequency divider 14 is switched by channel selection data from the control unit 50 including a microcomputer.

上記の第１の周波数変換部１１の出力である中間ＱＰＳ
Ｋ信号は、次に第２の周波数変換部３０の混合器３１に
入力される。混合器３１においては、５８．７５　ＭＨ
ｚのＱＰＳＫ信号と、第２電圧制御発振器３２からの６
４．４８　ＭＨｚの発振信号が混合され、これによって
５．７３　Ｒ）ＩＨｚのＱＰＳＫ信号が得られる。この
ように、高周波ＱＰＳＫ信号を一担５８．７５　ＭＨｚ
の中間ＱＰＳＫ信号に変換し、続いてこれを５．７２　
ＭＨｚのＱＰＳＫ信号に変換するのは、ＱＰＳＫ復調器
２７で正確に復調しやすい周波数に変換すること、及び
周波数変換に際してイメージ妨害を生じないようにした
からである。第２の周波数変換部３０の構成及び動作は
、第１図の説明と同じである。即ち、この第２の周波数
変換部３０においては、キャリア再生によって電圧制御
発振器３２の周波数をコントロールする第１制御ループ
と、電圧制御発振器３２の周波数変化の状況を管理し、
第１制御ループによる周波数引込み範囲を拡大する第２
の制御ループと、さらに第２の制御ループの周波数引込
みを補助する位相誤差検出器４２が設けられている。Intermediate QPS which is the output of the first frequency converter 11 described above
The K signal is then input to the mixer 31 of the second frequency conversion section 30. In mixer 31, 58.75 MH
z QPSK signal and 6 from the second voltage controlled oscillator 32.
The 4.48 MHz oscillation signal is mixed, resulting in a 5.73 R) IHz QPSK signal. In this way, the high frequency QPSK signal is transmitted at a frequency of 58.75 MHz.
to an intermediate QPSK signal of 5.72
The reason for converting to a MHz QPSK signal is to convert to a frequency that can be easily demodulated accurately by the QPSK demodulator 27, and to prevent image disturbance from occurring during frequency conversion. The configuration and operation of the second frequency converter 30 are the same as those described in FIG. 1. That is, in this second frequency converter 30, the first control loop that controls the frequency of the voltage controlled oscillator 32 by carrier regeneration and the situation of frequency change of the voltage controlled oscillator 32 are managed,
The second control loop expands the frequency pull range by the first control loop.
A phase error detector 42 is provided to assist in frequency pulling of the control loop and the second control loop.

従って、上記の構成によると、ＱＰＳＫ復調器２７へ入
力するＱＰＳＫ信号の周波数が、５．７３　ＭＨｚに極
めてｎ度よく安定し、しかも外部要因、内部要因等によ
る周波数変動に影響を受けないというすぐれた周波数変
換装置が得られる。Therefore, according to the above configuration, the frequency of the QPSK signal input to the QPSK demodulator 27 is extremely stable at 5.73 MHz, and is not affected by frequency fluctuations caused by external factors, internal factors, etc. Thus, a frequency converter can be obtained.

第３図は、上述した位相比較器３４．低域フィルタ３６
．加算器３７１位相誤差検出器４２を具体的素子を用い
て示している・ 位相比較器３４は、抵抗（ＲＪ〜ｎ　ｉ　ｏ　）　＋な 容置（Ｃｆ−Ｃ５）、　トランジスタ（ＱＺ〜Ｑ８）。FIG. 3 shows the above-mentioned phase comparator 34. Low pass filter 36
．． The adder 371 and the phase error detector 42 are shown using specific elements.The phase comparator 34 includes a resistor (RJ~nio), a positive container (Cf-C5), and a transistor (QZ~Q8).

ダイオード（Ｄｌ）によって構成され、電源電圧ｖ２に
よシ駆動される。基準発振器３５からの発振信号は、ト
ランジスタ（Ｑ６）（Ｑ７）のベースに入力され、４て
い倍回路３３からの出力は、トランジスタ（Ｑ４）のベ
ースに入力される。両入力伯号の位相差に応じた信号は
、カレントミラー回Ｘ４３７１　、３７２を介してライ
ン３７３上にあられれ、フィルタ３６によシ直流゛電圧
に変換される。トランジスタＱ９〜Ｑ１３．抵抗Ｒ１１
〜ＲＪ４はカレントミラー回路３７１を構成し、トラン
ジスタＱＩ４〜Ｑ２ノ、抵抗Ｒ１５〜Ｒ２３はカレント
ミラー回路３７２を構成している。It is composed of a diode (Dl) and is driven by the power supply voltage v2. The oscillation signal from the reference oscillator 35 is input to the bases of transistors (Q6) (Q7), and the output from the quadrupler circuit 33 is input to the base of the transistor (Q4). A signal corresponding to the phase difference between the two input signals is applied to a line 373 via current mirror circuits X4371 and 372, and is converted into a DC voltage by a filter 36. Transistors Q9 to Q13. Resistor R11
-RJ4 constitute a current mirror circuit 371, and transistors QI4-Q2 and resistors R15-R23 constitute a current mirror circuit 372.

一方）フィルタ４１の出力は、抵抗Ｒ２４゜Ｒ２５，Ｒ
２６にてバイアスされたトランジスタ（Ｑ、？　３）（
Ｑ２４）のベースに入力される。この回路はプッシュプ
ル増幅回路であり、出力は、抵抗Ｒ２７を介してライン
２７３上にあられれる。On the other hand) the output of the filter 41 is the resistance R24゜R25, R
Transistor (Q,?3) biased at 26 (
It is input to the base of Q24). This circuit is a push-pull amplifier circuit and the output is provided on line 273 via resistor R27.

位相誤差検出器４２には、前記ライン３７３上の１）元
圧と、前記グツシュプル増幅回路の出力′電圧が入力さ
れる。位相誤差検出器４２は、抵抗（Ｒ２８〜Ｒ３３）
、トランジスタ（Ｑ２５’）（Ｑ２ｇ）、コンデンサ（
Ｃ５）（Ｃ６）、定電流源４２１、しきい値スイッチ回
路４２３から成るＯ 上記の回路において、・臂ルス幅変調器４０からの出力
は、フィルタ４１において３２Ｖｔ−Ｍ準とする電圧に
変換され、トランジスタＱ２４゜Ｑ２３のブツシュグル
増幅回路、抵抗１２７を介して図示Ｐ点にあられれる。The phase error detector 42 receives 1) the source voltage on the line 373 and the output voltage of the Gush pull amplifier circuit. The phase error detector 42 is a resistor (R28 to R33)
, transistor (Q25') (Q2g), capacitor (
C5) (C6), a constant current source 421, and a threshold switch circuit 423. , a bushing amplifier circuit including transistors Q24 and Q23, and a resistor 127 at a point P in the figure.

一方、このＰ点の電圧は、制御電圧Ｖ、として用いられ
ておシ、平衡変調を利用した位相比較器３４の出力が３
段のカレントミラー回路を介してあられれ、フィルタ３
６にて平滑されたものである。On the other hand, the voltage at point P is used as the control voltage V, and the output of the phase comparator 34 using balanced modulation is 3.
Hail filter 3 through the current mirror circuit of the stage
It was smoothed in step 6.

この状態を等制約にあられした回路を第４図に示す。今
、Ｐ点に電流ｉ１＊ｉ２が与えられているものとし、位
相誤差検出器４２による検出信号が無いものとする。こ
の場合の電流は、ｉ　ｉ　＝　４２＝　ｉであシ、Ｐ点
の電圧に変化はない。位相誤差検出器４２において位相
誤差が検出され、これによって、１１＝ｉ＋Δｉ１　に
可変されたとする。このときは、１２＝ｓ−Δｉとなシ
、 ΔｖＴ　＝　２Δ１ｘＲｚ７ となり、このｌｖＴ分電圧が上がることになる・つまり
、位相比較器３４による検出電圧と、パルス幅変調器４
Ｑによる電圧が１８２点で加算され、ｆｉｊＪ御電圧と
なる。位相誤差検出器４２は、両入力の位相誤差が所定
のスレッシュホールドレベルを越えると、これは、周波
数変動が大きくなる前兆であるものとして、スイッチ４
２３を駆動し、（０，１）又は（ｉ　、ｏ）を出力し、
パルス幅変調器４Ｑに対するステップ可夏データを微調
整し、０．２ｋＨｚ可変できるデータに調整する。FIG. 4 shows a circuit in which this state is subject to equal constraints. Assume now that a current i1*i2 is applied to point P, and that there is no detection signal from the phase error detector 42. In this case, the current is i i =42=i, and there is no change in the voltage at point P. Assume that a phase error is detected by the phase error detector 42 and thereby varied to 11=i+Δi1. In this case, 12 = s - Δi, ΔvT = 2Δ1xRz7, and the voltage increases by this lvT. In other words, the voltage detected by the phase comparator 34 and the pulse width modulator 4
The voltages due to Q are added at 182 points and become the fijJ control voltage. The phase error detector 42 detects that when the phase error of both inputs exceeds a predetermined threshold level, this is a sign that the frequency fluctuations will increase and the switch 4 is activated.
23 and outputs (0, 1) or (i, o),
The step frequency data for the pulse width modulator 4Q is finely adjusted to data that can be varied by 0.2 kHz.

〔発明の効果〕〔Effect of the invention〕

以上記明したように、この発明によれば、周波数変換部
の周波数引込み呪囲を拡大し、周波ｋｊ、変動に対して
良好な周波数変換部を行なう受信周波数安定化装置を提
供できる。従って、特にＱＰＳＫ信号に対する第２の周
波数変換部のように、キャリア再生を行なって周波数変
換を行なう回路に適用した場合、この回路の周波数引込
み範囲が狭いのを補うことができる。As described above, according to the present invention, it is possible to provide a reception frequency stabilizing device that expands the frequency pull-in curse of the frequency conversion section and performs the frequency conversion section favorably against fluctuations in frequency kj. Therefore, especially when applied to a circuit that performs frequency conversion by performing carrier regeneration, such as a second frequency conversion section for a QPSK signal, it is possible to compensate for the narrow frequency pull-in range of this circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

ＫＪｊ１図はこの発明の一実施例を示す構成説明図、 第２図はこの発明をＱＰＳＫ信号の受信装置に用いた例
を示す図、 第３図は第２図の一部を具体的素子レベルで示す回路図
、 第４図は第３図の回路の一部等価回路、第５図は第２図
の一部をとシだして示す回路説明図、 第６図は第２図の・臂ルス幅変調器の分解能を説明する
ための説明図、 第７図はケーブルテレビソヨンシステムにおけるＱＰＳ
Ｋ信号伝送形式を例示する説明図、第８図はＱＰＳＫ信
号の周波数変換過程を説明するだめの説明図、 第９図は周波数変換装置の一例を示す構成説明図である
。 ＩＩ・・・第１の周波数変換部、３０・・・第２の周波
数変換部、３ノ・・・混合器、３２・・・電圧制御発振
器、３３・・・てい倍回路、３４・・・位相比較器、３
５・・・丞準発振器、３６・・・低域フィルタ、３７・
°°加ｎ器、３８・・・分周器、３９・・・周Ｖ数カウ
ンタ、４０・°°パルス幅変調器、４ツバ・低域フィル
タ、４２・・・位相誤差検出器。 出願人代理人　　弁理士　鈴　江　武　彦第１図Figure KJj1 is a configuration explanatory diagram showing an embodiment of the present invention, Figure 2 is a diagram showing an example of applying the present invention to a QPSK signal receiving device, and Figure 3 is a diagram showing a part of Figure 2 at a concrete element level. 4 is a partial equivalent circuit of the circuit in FIG. 3, FIG. 5 is an explanatory circuit diagram showing a part of the circuit in FIG. An explanatory diagram to explain the resolution of the pulse width modulator, Figure 7 is a QPS in a cable television system.
FIG. 8 is an explanatory diagram illustrating the K signal transmission format, FIG. 8 is an explanatory diagram illustrating the frequency conversion process of the QPSK signal, and FIG. 9 is an explanatory diagram illustrating the configuration of an example of a frequency conversion device. II... First frequency converter, 30... Second frequency converter, 3... Mixer, 32... Voltage controlled oscillator, 33... Multiplier circuit, 34... Phase comparator, 3
5... Jo quasi oscillator, 36... Low pass filter, 37.
°° adder, 38... Frequency divider, 39... Frequency V number counter, 40.°° pulse width modulator, 4-shoulder low-pass filter, 42... Phase error detector. Applicant's agent Patent attorney Takehiko Suzue Figure 1

Claims (1)

【特許請求の範囲】 位相情報を有するように変調された第１の信号が入力さ
れる混合器と、 前記混合器から前記位相情報を含む第２の周波数の第２
の信号を得るために、前記混合器に発振信号を入力する
電圧制御発振器と、 前記第２の信号が入力され前記第２の周波数のｎ倍の周
波数であるキャリア信号を得るためのてい倍回路と、 前記てい倍回路のキャリア信号と、基準発振手段からの
出力であって前記キャリア信号と同じ周波数の信号とを
位相比較する位相比較器と、前記位相比較器の位相比較
結果による出力を平滑する低域フィルタと、 前記低域フィルタの出力を前記電圧制御発振器の発振周
波数制御端に加える加算器と、 前記電圧制御発振器の発振信号の周波数を周波数カウン
タを用いて計測する周波数計測手段と、 前記周波数計測手段の周波数計測データが初期設定値よ
りずれたことを検出しそのずれ量に応じた直流電圧を発
生しこれを前記加算器に入力する手段とを具備し、前記
混合器、電圧制御発振器、てい倍回路、位相比較回路、
低域フィルタにて形成されるループの周波数引込み範囲
を拡大できる構成としたことを特徴とする受信周波数安
定化装置。[Claims] A mixer into which a first signal modulated to have phase information is input; and a second signal of a second frequency containing the phase information from the mixer.
a voltage-controlled oscillator that inputs an oscillation signal to the mixer in order to obtain a signal; and a multiplier circuit that receives the second signal and obtains a carrier signal having a frequency n times the second frequency. and a phase comparator that compares the phase of the carrier signal of the multiplier circuit with a signal having the same frequency as the carrier signal that is output from the reference oscillation means, and smoothes the output of the phase comparison result of the phase comparator. a low-pass filter that adds the output of the low-pass filter to an oscillation frequency control terminal of the voltage-controlled oscillator; and a frequency measuring means that measures the frequency of the oscillation signal of the voltage-controlled oscillator using a frequency counter. means for detecting that the frequency measurement data of the frequency measuring means deviates from an initial setting value, generates a DC voltage according to the amount of deviation, and inputs this to the adder; Oscillator, multiplier circuit, phase comparator circuit,
A receiving frequency stabilizing device characterized by having a configuration capable of expanding the frequency pull-in range of a loop formed by a low-pass filter.