JPS6180845A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6180845A JPS6180845A JP59201754A JP20175484A JPS6180845A JP S6180845 A JPS6180845 A JP S6180845A JP 59201754 A JP59201754 A JP 59201754A JP 20175484 A JP20175484 A JP 20175484A JP S6180845 A JPS6180845 A JP S6180845A
- Authority
- JP
- Japan
- Prior art keywords
- header
- arms
- package
- screw
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置の実装において、半導体装置のヘッ
ダ部分に設けられたネジ挿入孔に絶縁管を取付けること
なく実装できる措造の半導体装置に関する。
ダ部分に設けられたネジ挿入孔に絶縁管を取付けること
なく実装できる措造の半導体装置に関する。
従来、半導体装置のパフケージング技術として、量産性
に優れたトランスファレジンモールド(モールド)技術
が多用されている。また、レジンパッケージ型の半導体
装置の一つとして、電子材料。
に優れたトランスファレジンモールド(モールド)技術
が多用されている。また、レジンパッケージ型の半導体
装置の一つとして、電子材料。
1981年、11月号、42〜46頁における横浜等に
よる“パワートランジスタ用封止樹脂”と題する文献に
おいて論じられているように、T。
よる“パワートランジスタ用封止樹脂”と題する文献に
おいて論じられているように、T。
220型のパワートランジスタが知られている。
このトランジスタはその実装にあっては、取付板とヘッ
ダとの間にマイカ板等の絶縁板を介在させるとともに、
ヘッダに設けられたネジ挿入孔には絶縁管を挿入してネ
ジを挿入して、トランジスタと取付板との絶縁を図って
いる。また、同文献には、ヘッダに設けられたネジ挿入
孔に絶縁管を挿入する手間暇を削減するためにネジ挿入
孔の内周面をレジンで被う絶縁管不用トランジスタおよ
び4Th8を管不用は勿論のことヘッダの裏面にマイカ
等の絶縁板を介在させて取付板に半導体装置を固定する
手間暇を削減するために、ヘッダの裏面をレジンで被っ
た絶縁型トランジスタが紹介(絶縁管不用トランジスタ
の説明は少ないが。)されていところで、本出願人にあ
っては、絶縁管不用トランジスタおよび絶縁型トランジ
スタは、製造コスト低減の目的からその組立に用いるリ
ードフレームの共用化を図ることが検討されている。こ
の場合、リードフレームは絶縁型トランジスタ用の機能
を有する必要があり、モールド時キャビティ内において
ヘッダを一定の高さに浮かせる必要がある。そこで、リ
ードフし・−ムは第1図に示されるような形状になって
いる。リードフレーム1は、細い枠部2と、この枠部2
の一側から平行に延在する3本のリード3と、前記枠部
2と平行に延在しかつ前記リード3を連結する細いダム
片4と、前記中央のり一ド3の先端部の一段低くなった
先端に固定された幅広のヘッダ5と、このヘッダ5の他
端の両側部分から延在する一対の細いアーム6と、を有
している。また、前記アーム6は途中から階段状に一段
高く延在し、モールド時のヘッダ5のモールド高さを規
定する高さ規定片7となっている。そして、ヘッダ5の
チップ固定領域8にチップ(半導体素子)9が固定され
、チップ9の電極と両側のり一ド3の内端とがワイヤ1
0で接続されたリードフレーム1は、特に図示しないが
モールド型の上型と下型とに挟持されてモールディング
される。この際、レジンがヘッダ5の主面倒は勿論のこ
と裏面側にも正確かつ確実に流れ込むように、アーム6
の高さ規定片7はモールド型によって支持され、ヘッダ
5はキャビティの底からたとえば、Q、4mm程度浮か
される。また、モールド型にあっては、一対のアーム6
の間に円柱体が配設される結果、第1図に示されるよう
に、レジンからなるパフケージ11にはネジ挿入孔12
が形成される。
ダとの間にマイカ板等の絶縁板を介在させるとともに、
ヘッダに設けられたネジ挿入孔には絶縁管を挿入してネ
ジを挿入して、トランジスタと取付板との絶縁を図って
いる。また、同文献には、ヘッダに設けられたネジ挿入
孔に絶縁管を挿入する手間暇を削減するためにネジ挿入
孔の内周面をレジンで被う絶縁管不用トランジスタおよ
び4Th8を管不用は勿論のことヘッダの裏面にマイカ
等の絶縁板を介在させて取付板に半導体装置を固定する
手間暇を削減するために、ヘッダの裏面をレジンで被っ
た絶縁型トランジスタが紹介(絶縁管不用トランジスタ
の説明は少ないが。)されていところで、本出願人にあ
っては、絶縁管不用トランジスタおよび絶縁型トランジ
スタは、製造コスト低減の目的からその組立に用いるリ
ードフレームの共用化を図ることが検討されている。こ
の場合、リードフレームは絶縁型トランジスタ用の機能
を有する必要があり、モールド時キャビティ内において
ヘッダを一定の高さに浮かせる必要がある。そこで、リ
ードフし・−ムは第1図に示されるような形状になって
いる。リードフレーム1は、細い枠部2と、この枠部2
の一側から平行に延在する3本のリード3と、前記枠部
2と平行に延在しかつ前記リード3を連結する細いダム
片4と、前記中央のり一ド3の先端部の一段低くなった
先端に固定された幅広のヘッダ5と、このヘッダ5の他
端の両側部分から延在する一対の細いアーム6と、を有
している。また、前記アーム6は途中から階段状に一段
高く延在し、モールド時のヘッダ5のモールド高さを規
定する高さ規定片7となっている。そして、ヘッダ5の
チップ固定領域8にチップ(半導体素子)9が固定され
、チップ9の電極と両側のり一ド3の内端とがワイヤ1
0で接続されたリードフレーム1は、特に図示しないが
モールド型の上型と下型とに挟持されてモールディング
される。この際、レジンがヘッダ5の主面倒は勿論のこ
と裏面側にも正確かつ確実に流れ込むように、アーム6
の高さ規定片7はモールド型によって支持され、ヘッダ
5はキャビティの底からたとえば、Q、4mm程度浮か
される。また、モールド型にあっては、一対のアーム6
の間に円柱体が配設される結果、第1図に示されるよう
に、レジンからなるパフケージ11にはネジ挿入孔12
が形成される。
しかし、このようなリードフレームlを用いて絶縁管不
用型パワートランジスタを製造した場合、実装において
ネジを必要以上強く締め付けると、H寺″A!/<−、
zケー′116°′う・′が発生し・パワ
1−トランジスタの耐湿性が低下することがあると
いうことが本発明者によって明らかとされた。
用型パワートランジスタを製造した場合、実装において
ネジを必要以上強く締め付けると、H寺″A!/<−、
zケー′116°′う・′が発生し・パワ
1−トランジスタの耐湿性が低下することがあると
いうことが本発明者によって明らかとされた。
すなわち、第2図に示すように、取付板13の上に10
0μmの直径のピアノ線14を介して絶縁管不用のトラ
ンジスタ15を載置し、ネジ挿入孔12に挿入したネジ
16を10Kg−cmの締め付けトルクで締め付けた場
合、第3図に示すように、アーム6の立ち上がり箇所に
沿うパッケージ11部分にクラック17(細かな波線で
示す。)が発生してしまう。
0μmの直径のピアノ線14を介して絶縁管不用のトラ
ンジスタ15を載置し、ネジ挿入孔12に挿入したネジ
16を10Kg−cmの締め付けトルクで締め付けた場
合、第3図に示すように、アーム6の立ち上がり箇所に
沿うパッケージ11部分にクラック17(細かな波線で
示す。)が発生してしまう。
したがって、絶縁管不用のトランジスタ15の実装にあ
っては必要以上に強くネジ16を締め付けることは注意
が必要となる。
っては必要以上に強くネジ16を締め付けることは注意
が必要となる。
しかし、このように実装時にネジの締め付けに注意を払
うことは、実装作業の高速化という点では必ずしも好ま
しくはない。
うことは、実装作業の高速化という点では必ずしも好ま
しくはない。
本発明の目的は実装における作業性が良好な絶縁管不用
型半導体装置を提供することにある。
型半導体装置を提供することにある。
本発明の他の目的は実装の信頼度が高い絶縁管不用型半
導体装置を提供することにある。
導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な′!11
−徴は、本明細書の記述および添付図面からあきらかに
なるであろう。
−徴は、本明細書の記述および添付図面からあきらかに
なるであろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明の絶縁管不用型半導体装置は、ネジ挿
入孔の両側に延在するヘッダの一端から延びる一対のア
ームは、ヘッダと同一平面上にあり、かつネジ挿入孔を
越えて延在していることから、実装時ネジを強く締め付
けても、アームの先端部分が補強部材として作用するた
め、パッケージにクランク等が入るようなことがなく、
実装の信頼性が高くなる。また、絶縁管不用型半導体装
置の実装時には、前述のようにネジの締付力にそれほど
注意を払わなくとも良くなることから、実装作業の作業
性が向上する。
入孔の両側に延在するヘッダの一端から延びる一対のア
ームは、ヘッダと同一平面上にあり、かつネジ挿入孔を
越えて延在していることから、実装時ネジを強く締め付
けても、アームの先端部分が補強部材として作用するた
め、パッケージにクランク等が入るようなことがなく、
実装の信頼性が高くなる。また、絶縁管不用型半導体装
置の実装時には、前述のようにネジの締付力にそれほど
注意を払わなくとも良くなることから、実装作業の作業
性が向上する。
第4図は本発明の一実施例による絶縁管不用型半導体装
置を示す斜視図、第5図は同じく組立状態を示す斜視図
、第6図は同じく実装試験状態を示す断面図、第7図は
同じく実装試験状態後の絶縁管不用型半導体装置を示す
底面図である。
置を示す斜視図、第5図は同じく組立状態を示す斜視図
、第6図は同じく実装試験状態を示す断面図、第7図は
同じく実装試験状態後の絶縁管不用型半導体装置を示す
底面図である。
本実施例の絶縁管不用型半導体装置(以下、単にパワー
トランジスタとも称する。)は、第4図に示されるよう
に、レジンからなるパッケージ1■と、このパッケージ
11の一端面から突出する3本のり−ド3と、からなっ
ている。前記パッケージ11にはネジ挿入孔12が設け
られている。
トランジスタとも称する。)は、第4図に示されるよう
に、レジンからなるパッケージ1■と、このパッケージ
11の一端面から突出する3本のり−ド3と、からなっ
ている。前記パッケージ11にはネジ挿入孔12が設け
られている。
また、同図では明確ではないが第7図で示すように、パ
ッケージ11の裏面にはへラダ5の裏面が露出している
。
ッケージ11の裏面にはへラダ5の裏面が露出している
。
つぎに、第5図を参照しながら、このトランジスタの製
造方法について説明しながら、トランジスタの細部につ
いて説明する。
造方法について説明しながら、トランジスタの細部につ
いて説明する。
このトランジスタの組立にあっては、第5図で示すよう
なリードフレーム1が用いられる。このリードフレーム
1は放熱性の優れた金属板、たとえば、鉄−ニソケル系
合金、銅系合金等の0. 1〜0.2mm程度の厚さの
薄い金属板をエツチングあるいはプレス等によって所望
パターンに形成するとともに、プレス成型することによ
って得られる。すなわち、リードフレームlは細い枠部
2と、この枠部2の一側から平行に延在する3本のリー
ド3を有している。3本のリード3は前記枠部2と平行
に延在する細いダム片4によって連結されている。この
ダム片4はリードフレーム1の取扱時には補強部材の役
割を果たし、レジンモールド時には注入されたレジンの
流出を防ぐダムの役割を果たす。両側のり一部3の先端
部分は両側に僅かに張り出して幅広となり、ワイヤ接続
部18を構成している。ワイヤ接続部18の張り出しは
パッケージ11のレジン部分に張り出し部分が喰い込ん
でパッケージ11からリート3が抜けないようにするた
めである。
なリードフレーム1が用いられる。このリードフレーム
1は放熱性の優れた金属板、たとえば、鉄−ニソケル系
合金、銅系合金等の0. 1〜0.2mm程度の厚さの
薄い金属板をエツチングあるいはプレス等によって所望
パターンに形成するとともに、プレス成型することによ
って得られる。すなわち、リードフレームlは細い枠部
2と、この枠部2の一側から平行に延在する3本のリー
ド3を有している。3本のリード3は前記枠部2と平行
に延在する細いダム片4によって連結されている。この
ダム片4はリードフレーム1の取扱時には補強部材の役
割を果たし、レジンモールド時には注入されたレジンの
流出を防ぐダムの役割を果たす。両側のり一部3の先端
部分は両側に僅かに張り出して幅広となり、ワイヤ接続
部18を構成している。ワイヤ接続部18の張り出しは
パッケージ11のレジン部分に張り出し部分が喰い込ん
でパッケージ11からリート3が抜けないようにするた
めである。
一方、中央のリード3は下方に一段折れ曲がり、幅広の
ヘッダ5に連結されている。このヘッダ5のリード3側
はチ゛・プ(半導体素子)9を固定す
するチップ固定領域8となっている。また、ヘッダ
5の他端部分はその両側から細いアーム6を有している
。このアーム6は真っ直ぐ延在し、モールド時の図示し
ないキャビティの周壁面の近傍に臨むようになっている
。なお、一対のアーム6間の空間部分はネジ挿入孔形成
用空間19となっている。したがって、実装において用
いられるネジ挿入孔12は、モールド時これら一対のア
ーム6の間に設けられることから、ネジ挿入孔12はア
ーム6の延在途中に位置することになる。
ヘッダ5に連結されている。このヘッダ5のリード3側
はチ゛・プ(半導体素子)9を固定す
するチップ固定領域8となっている。また、ヘッダ
5の他端部分はその両側から細いアーム6を有している
。このアーム6は真っ直ぐ延在し、モールド時の図示し
ないキャビティの周壁面の近傍に臨むようになっている
。なお、一対のアーム6間の空間部分はネジ挿入孔形成
用空間19となっている。したがって、実装において用
いられるネジ挿入孔12は、モールド時これら一対のア
ーム6の間に設けられることから、ネジ挿入孔12はア
ーム6の延在途中に位置することになる。
このようなリードフレームlを用いてトランジスタを組
み立てる場合には、第5図に示すように、リードフレー
ム1のチップ固定領域8にチップ9が最初に固定される
。つぎに、千ツブ9の電極と各リード3とはワイヤ10
で接続される。その後、このリードフレームlは、図示
しないモールド型の上型と下型との間に挟持される。上
型と下型とによって形成されるキャビティ内には、リー
ドフレーム1のダム片4よりも先端となる部分、すなわ
ぢ、ヘッダ5.ワイヤ接続部18等が納まる。
み立てる場合には、第5図に示すように、リードフレー
ム1のチップ固定領域8にチップ9が最初に固定される
。つぎに、千ツブ9の電極と各リード3とはワイヤ10
で接続される。その後、このリードフレームlは、図示
しないモールド型の上型と下型との間に挟持される。上
型と下型とによって形成されるキャビティ内には、リー
ドフレーム1のダム片4よりも先端となる部分、すなわ
ぢ、ヘッダ5.ワイヤ接続部18等が納まる。
また、この場合、ヘッダ5およびヘッダ5の一部となる
アーム6の裏面はいずれもキャビティの底に密着する。
アーム6の裏面はいずれもキャビティの底に密着する。
そして、ヘッダ5端に位置する図示しないゲートから溶
けたレジンがキャビティ内に圧入される。この際、一対
のアーム6間にあるネジ挿入孔形成用空間19にはネジ
挿入孔形成用空間19を上下に貫通するように、円柱体
が位置していることから、モールド後にはパッケージ1
1にはネジ挿入孔12が形成される。また、前記円柱体
はへラダ5 (アーム6)には接触しないように配設さ
れるため、アーム6の内周面には一定の厚さのレジンが
存在するようになる。このレジンは実装時挿入されるネ
ジ16とヘッダ5との絶縁性を保つ必要があることから
、所定の厚さが必要である。なお、前記円柱体はモール
ド型の上型あるいは下型の一方あるいは両方に分けて設
けられることによって形成される。
けたレジンがキャビティ内に圧入される。この際、一対
のアーム6間にあるネジ挿入孔形成用空間19にはネジ
挿入孔形成用空間19を上下に貫通するように、円柱体
が位置していることから、モールド後にはパッケージ1
1にはネジ挿入孔12が形成される。また、前記円柱体
はへラダ5 (アーム6)には接触しないように配設さ
れるため、アーム6の内周面には一定の厚さのレジンが
存在するようになる。このレジンは実装時挿入されるネ
ジ16とヘッダ5との絶縁性を保つ必要があることから
、所定の厚さが必要である。なお、前記円柱体はモール
ド型の上型あるいは下型の一方あるいは両方に分けて設
けられることによって形成される。
つぎに、モールドが終了した後は、リードフレームlの
不用となる部分、すなわち、ダム片4、枠部2は切断除
去され、第4図に示されるようなトランジスタが製造さ
れる。このトランジスタは第7図にも示されるように、
パッケージ11の裏面には、ヘッダ5およびアーム6の
裏面が露出すこのようなトランジスタは、取付仮にネジ
を使用して締め付け固定した場合、ヘッダ5およびアー
ム6が取付板に接触すること、およびネジは一対のアー
ム6の間に存在してアーム6が緩衝体として作用し、パ
ッケージ11の一部に大きな応力が加わることがないこ
とによって、従来のようにパフケージ11にクランクが
発生するようなことはなくなり、実装の信頬性が高くな
るという効果が得られる。たとえば、第6図に示すよう
に、取付板13の上面に200μmの直径のピアノvA
14を介してパッケージ11の一部が載るようにしてト
ランジスタを傾斜載置した後、ネジ挿入孔12に挿入し
たネジ16を10kg−cmの締め付けトルクで締め付
けてもクラックは発生しなかった(従来の製品の場合に
は、前述のように100μmの直径のピアノ線を用いた
締め付け試験でパッケージ11部分にクラックが発生し
た。)。
不用となる部分、すなわち、ダム片4、枠部2は切断除
去され、第4図に示されるようなトランジスタが製造さ
れる。このトランジスタは第7図にも示されるように、
パッケージ11の裏面には、ヘッダ5およびアーム6の
裏面が露出すこのようなトランジスタは、取付仮にネジ
を使用して締め付け固定した場合、ヘッダ5およびアー
ム6が取付板に接触すること、およびネジは一対のアー
ム6の間に存在してアーム6が緩衝体として作用し、パ
ッケージ11の一部に大きな応力が加わることがないこ
とによって、従来のようにパフケージ11にクランクが
発生するようなことはなくなり、実装の信頬性が高くな
るという効果が得られる。たとえば、第6図に示すよう
に、取付板13の上面に200μmの直径のピアノvA
14を介してパッケージ11の一部が載るようにしてト
ランジスタを傾斜載置した後、ネジ挿入孔12に挿入し
たネジ16を10kg−cmの締め付けトルクで締め付
けてもクラックは発生しなかった(従来の製品の場合に
は、前述のように100μmの直径のピアノ線を用いた
締め付け試験でパッケージ11部分にクラックが発生し
た。)。
1、本発明の絶縁管不用型トランジスタタは、ネジ挿入
孔12がヘッダ5の一部となる一対のアーム6の間でか
つ、アーム6の延在する途中に配設されているため、ト
ランジスタの実装時のネジ16の締付に対してアーム6
が補強部材として働くことから、パッケージ11には太
きな応力は作用しなくなり、パッケージ11の破損が防
止できる。したがって、トランジスタの実装の信頼性が
高くなるという効果が得られる。
孔12がヘッダ5の一部となる一対のアーム6の間でか
つ、アーム6の延在する途中に配設されているため、ト
ランジスタの実装時のネジ16の締付に対してアーム6
が補強部材として働くことから、パッケージ11には太
きな応力は作用しなくなり、パッケージ11の破損が防
止できる。したがって、トランジスタの実装の信頼性が
高くなるという効果が得られる。
2、上記1から、本発明のパワートランジスタはその実
装時破損し難いことから、ネジの締付にそれほど注意を
払わなくとも良くなり、実装作業の作業性の向上が図れ
るという効果が得られる。
装時破損し難いことから、ネジの締付にそれほど注意を
払わなくとも良くなり、実装作業の作業性の向上が図れ
るという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではな(、その要旨を逸脱しない範囲で種々変更可能
であることはいう 1までもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではな(、その要旨を逸脱しない範囲で種々変更可能
であることはいう 1までもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である絶縁管不用型半導体
装置に適用した場合について説明したが、それに限定さ
れるものではなく、たとえば、前記同様の構造をした集
積回路装置の製造技術などに適用できる。
をその背景となった利用分野である絶縁管不用型半導体
装置に適用した場合について説明したが、それに限定さ
れるものではなく、たとえば、前記同様の構造をした集
積回路装置の製造技術などに適用できる。
第1図は本出願人の開発による絶縁型半導体装置の組立
状態を示す斜視図、 第2図は同じく絶縁管不用型半導体装置の実装試験状態
を示す断面図、 第3図は同じく試験によってパッケージ部分にクランク
が入った状態を示す底面図、 第4図は本発明の一実施例による絶縁管不用型半導体装
置を示す斜視図、 第5図は同じく組立状態を示す斜視図、第6図は同しく
実装試験状態を示す断面図、第7図は同じく実装試験状
態後の絶縁管不用型半導体装置を示す底面図である。 1・・・リードフレーム、2・・・枠部、3・・・リー
ド、4・・・ダム片、5・・・ヘッダ、6・・・アーム
、7・・・高さ規定片、8・・・チップ固定領域、9・
・・チップ(半導体素子)、10・・・ワイヤ、11・
・・パッケージ、12・・・ネジ挿入孔、13・・・取
付板、14・・・ピアノ線、15・・・絶縁管不用のト
ランジスタ、16・・・ネジ、17・・・クランク、1
8・・・ワイヤ接続部、19・・・ネジ挿入孔形成第
1 図 第 2 図 第 3 図 第 4 閤
状態を示す斜視図、 第2図は同じく絶縁管不用型半導体装置の実装試験状態
を示す断面図、 第3図は同じく試験によってパッケージ部分にクランク
が入った状態を示す底面図、 第4図は本発明の一実施例による絶縁管不用型半導体装
置を示す斜視図、 第5図は同じく組立状態を示す斜視図、第6図は同しく
実装試験状態を示す断面図、第7図は同じく実装試験状
態後の絶縁管不用型半導体装置を示す底面図である。 1・・・リードフレーム、2・・・枠部、3・・・リー
ド、4・・・ダム片、5・・・ヘッダ、6・・・アーム
、7・・・高さ規定片、8・・・チップ固定領域、9・
・・チップ(半導体素子)、10・・・ワイヤ、11・
・・パッケージ、12・・・ネジ挿入孔、13・・・取
付板、14・・・ピアノ線、15・・・絶縁管不用のト
ランジスタ、16・・・ネジ、17・・・クランク、1
8・・・ワイヤ接続部、19・・・ネジ挿入孔形成第
1 図 第 2 図 第 3 図 第 4 閤
Claims (1)
- 1、主面にチップを固定したヘッダと、このヘッダの一
端両側部分から延在する一対のアームと、前記ヘッダの
主面および周面を被うレジンからなるパッケージと、前
記一対のアーム間のネジ挿入孔形成用空間領域を貫通す
るようにパッケージに設けられたネジ挿入孔と、を有す
る半導体装置であって、前記ネジ挿入孔はアームのヘッ
ダにおける付け根とアームの先端との間に位置している
ことを特徴とする絶縁型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59201754A JPS6180845A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59201754A JPS6180845A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6180845A true JPS6180845A (ja) | 1986-04-24 |
Family
ID=16446379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59201754A Pending JPS6180845A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6180845A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02202044A (ja) * | 1989-01-31 | 1990-08-10 | Nec Corp | 樹脂封止型半導体装置 |
US5514913A (en) * | 1991-12-05 | 1996-05-07 | Consorzio Per La Ricerca Sulla Microelettronica Net Mezzogiorno | Resin-encapsulated semiconductor device having improved adhesion |
-
1984
- 1984-09-28 JP JP59201754A patent/JPS6180845A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02202044A (ja) * | 1989-01-31 | 1990-08-10 | Nec Corp | 樹脂封止型半導体装置 |
US5514913A (en) * | 1991-12-05 | 1996-05-07 | Consorzio Per La Ricerca Sulla Microelettronica Net Mezzogiorno | Resin-encapsulated semiconductor device having improved adhesion |
US5766985A (en) * | 1991-12-05 | 1998-06-16 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for encapsulating a semiconductor device having a heat sink |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5902959A (en) | Lead frame with waffled front and rear surfaces | |
US7582958B2 (en) | Semiconductor package | |
US6114750A (en) | Surface mount TO-220 package and process for the manufacture thereof | |
JP2008227131A (ja) | 半導体装置及びその製造方法 | |
US20240258207A1 (en) | Lead frame assembly for a semiconductor device | |
US4012768A (en) | Semiconductor package | |
JPH0527261B2 (ja) | ||
JPS6180845A (ja) | 半導体装置 | |
JPH0254665B2 (ja) | ||
JPS615529A (ja) | 絶縁型半導体装置 | |
JPS61208242A (ja) | 半導体装置 | |
JPS6138193Y2 (ja) | ||
JPS61198658A (ja) | 樹脂封止型半導体装置 | |
JPH0522391B2 (ja) | ||
JPH0528778Y2 (ja) | ||
JPS61194755A (ja) | 半導体装置 | |
JPH03185853A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPS61194861A (ja) | 樹脂封止型半導体装置 | |
JPH0512853B2 (ja) | ||
JPH0349399Y2 (ja) | ||
JPS62120035A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS60128645A (ja) | 絶縁型パワートランジスタの製造方法 | |
JPS6046058A (ja) | 半導体装置 | |
JPS615555A (ja) | 絶縁型半導体装置 | |
JPH05226393A (ja) | 樹脂封止型半導体装置 |