JPS6178660A - Printing head protecting circuit for dot printing apparatus - Google Patents

Abstract

PURPOSE:To prevent a printing head from being damaged when an irregular situation such as the uncontrollable operation of control program or the like is generated by providing a monostable multivibrator circuit carrying out a timing of the prescribed current flowing allowance time and a circuit prohibiting the current flowing signal to be inputted in a current flowing switch circuit of a printing magnet after the current flowing allowance time is over. CONSTITUTION:A dot trigger signal (b) is sent out continuously from a timer circuit 3, nevertheless a dot data (a) is not sent out to a data latch circuit 2 when a program control is made impossible. A delay signal (c) is sent out to a current flow control circuit 5 continuously by a delay circuit 4. As the result, the current flowing signal is sent out from a data latch circuit 2 to an input terminal of an open collector inverter 7. But a magnet control signal is not sent from an output terminal MC of a CPU21 to a monostable circuit 22 owing to uncontrollable operation of the control program. A direct current voltage is not fed from a control electric source terminal to an output terminal of the open collector inverter 7, since the current is not flowed through a transistor 26. Therefore, it is possible to prevent a driving current from being flowed to a driving coil 11, since the current is not flowed through the transistor 10.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は印字ニードルを配列した印字ヘッドを用いたド
ツト印字装置に係わり、特にプログラム暴走等の異常事
態発生時に印字ヘッドのＩ！傷を防止するドツト印字装
置の印字ヘッド保護回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a dot printing device using a print head in which printing needles are arranged, and in particular, when an abnormal situation such as a program runaway occurs, the I! The present invention relates to a print head protection circuit for a dot printing device that prevents scratches.

［従来の技術］ 一般にドツト印字８１においては、印字用紙をセットし
たプラテンに沿って印字ヘッドを搭載したキャリッジを
等速移動させながら、外部から入力された文字コードに
対応するドツトパターンをキャラクタジエネレ７夕から
読み出して上記印字ヘッドで印字用紙に該当文字を印字
出力するようにしている。このようなドツト印字装置に
組込まれた印字ヘッドのなかには、縦一列に？！数の印
字ニードルを配列して、これ等各ニードルを印字マグネ
ットで駆動することによって、ドツトデ−ン文字を印字
するようにしたものがある。[Prior Art] Generally, in dot printing 81, a dot pattern corresponding to a character code input from the outside is printed on a character generator while a carriage carrying a print head is moved at a constant speed along a platen on which printing paper is set. The characters are read from 7th onwards and the corresponding characters are printed out on the printing paper using the print head. Some of the print heads built into such dot printing devices are arranged in a vertical line. ! There is a device in which dot-dain characters are printed by arranging several printing needles and driving each needle with a printing magnet.

どのような印字ヘッドを用いたドツト印字装置における
音印字ニードルの咽乃回路は例えば第４０のように措へ
されている。すなわら、口中１は３汗潰停℃理を実行ツ
るＣＰＵであり、このＣＰＵ１は、外Ｊから人力された
文字コードに対応するトノ１〜パターンこ・口承しない
ＲＯＬＩ＋等に形成さ１またキャラクタジエネレークか
ら読出して、このドソ１へパターンを惜５！２する各ド
ツトデータａを、第５図のクイムチャ−１・に示すよう
に、データラッチ回路２へ−Ｈラッチさせる。ＣＰＵ１
はデータラッチ回路２へ１−ノトデークａを送出すると
同時にタイマ回路３ヘタイマ起動信号を送出して、所定
峙間段にドツトトリガ信号すを出力させる。The throat circuit of the sound printing needle in a dot printing device using any print head is arranged as shown in the 40th example. In other words, the CPU 1 is the CPU that executes the 3 perspiration processing, and the CPU 1 is configured to create patterns such as ROLI+, which is not transmitted orally, from the top 1 to the pattern corresponding to the character code manually inputted from the outside J. Further, each dot data a read from the character generator and having a pattern of 5 to 2 on this dot 1 is latched by the data latch circuit 2 as shown in the quim chart 1 in FIG. CPU1
sends the 1-note data a to the data latch circuit 2, and at the same time sends a timer activation signal to the timer circuit 3 to output a dot trigger signal to a predetermined interval stage.

タイマ回′ｔ３３から出力されたドツトトリガ信号すは
データラッチ回路２のトリガ入力端子Ｔへ入力さｌ’ｌ
ると共に、；遅延回路４の入力端子Ｂへ入力される。ド
ツトトリガ信号すが入ノ〕された遅延回路１４は、出力
端子口からドツトトリ力信号すの立上がり時１りにて立
下がり、時間Ｔ１だけ遅れて立上がる遅延１：号Ｃを次
段の通電制御回路５の１〜リカ入力填子Ｔへ送出する５
通；ん制御回路５は、遅延信号Ｃの立上がりに同期して
時間幅Ｔ２の正のパルス信号ｄをインバータ６へ送出す
る。このインバータの出力信号ｅは前記データラッチ回
路２のゲート端子Ｇへ入力される。その結果、データラ
ッチ回路２は、出力端子から前記ＣＰＵ　１から入力さ
れたドツトデータａを、時間Ｔ１だけ遅らして時間幅Ｔ
２のＬレベルの通電信号としてオーブンコレクタインバ
ータ７へ送出する。The dot trigger signal output from the timer circuit 't33 is input to the trigger input terminal T of the data latch circuit 2.
At the same time, it is input to the input terminal B of the delay circuit 4. The delay circuit 14 into which the dot trigger signal is input falls at the rising edge of the dot trigger signal from the output terminal, and rises after a delay of time T1.Delay 1: No. C is energized to the next stage. 1 of circuit 5 to 5 sent to Rika input filler T
The communication control circuit 5 sends out a positive pulse signal d having a time width T2 to the inverter 6 in synchronization with the rise of the delay signal C. The output signal e of this inverter is input to the gate terminal G of the data latch circuit 2. As a result, the data latch circuit 2 delays the dot data a inputted from the CPU 1 from the output terminal by the time T1 and transfers the dot data a to the time width T1.
It is sent to the oven collector inverter 7 as an L level energization signal of 2.

オーブコレクタインバータ７の出力端子は、抵Ｒ８を介
してｌＩ流＋５ｖのｉｌｌ　ＷＪｆｆｉ源端子９に接続
されるとともに、通電スイッチ回路としてのトランジス
タ１０のベースに接続されている。このトランジスタ１
０のコレクタは印字ヘッドを構成する複数の印字ニード
ルを駆動する印字マグネットの駆動コイル］１を介して
直流ＶＩ）の駆ｖＪｗｉｍ子１２にｉ続されており、エ
ミッタは接地されている。なお、駆動コイル１１の両端
子間に保護用のダイオード１３が図示穫性にｌ１ｖｔさ
れている。The output terminal of the orb collector inverter 7 is connected via a resistor R8 to an ill WJffi source terminal 9 of +5V of lI current, and is also connected to the base of a transistor 10 as an energization switch circuit. This transistor 1
The collector of 0 is connected to a direct current VI) driver 12 via a drive coil of a print magnet that drives a plurality of print needles constituting a print head, and its emitter is grounded. Note that a protective diode 13 is provided between both terminals of the drive coil 11 for clarity.

したがって、データラッチ回路２から通電信号を受信し
たオープコレクタインバータ７の出力端子は時間Ｔ２だ
けＨレベルになる。そして、トランジスタ１０のベース
入力信号ｆは図示するように時間Ｔ２だ１ノＨレベルに
なり、その間だけトランジスタ１０は導通する。その結
果、駆動コイル１１に駆！Ｉｌ電流が流れ、印字ニード
ルが駆動して印字用紙に１つのドツトが印字される。な
お、ＣＰＵ１のリセット端子頁にはリセット回路１４か
らリセット信号が入力される。Therefore, the output terminal of the open collector inverter 7, which has received the energization signal from the data latch circuit 2, becomes H level for the time T2. Then, as shown in the figure, the base input signal f of the transistor 10 reaches the 1-H level at a time T2, and the transistor 10 is conductive only during that time. As a result, the drive coil 11 is activated! The Il current flows, driving the printing needle and printing one dot on the printing paper. Note that a reset signal is input from the reset circuit 14 to the reset terminal page of the CPU 1.

このように、ＣＰＵ　１からドツトデータａが送出され
、タイマ回路３からドツトトリガ信号すが出力されてか
ら時間Ｔ１経過後に実際に印字開始される。In this way, the CPU 1 sends out the dot data a, and the timer circuit 3 outputs the dot trigger signal A, and printing actually starts after the elapse of time T1.

［発明が解決しようとする問題点］ しかしながら、上記のように構成された印字ヘッドの印
字ニードルの駆動回路においては次のような問題があっ
た。すなわち、静電気や外部からの雑音によってＣＰＵ
Ｉを動作させる制御プログラムが暴走した場合等の異常
’ａｇが発生すると、当黙ＣＰＵ１はタイマ回路３を制
御することが不可能になる。したがって、仮にＣＰＬＪ
ｌからデータラッチ回路２ヘドツトデータａを送出して
いない場合であっても、タイマ回路３は遅延回路４に対
してドツトトリガ信号すを送出することか生じる。[Problems to be Solved by the Invention] However, the printing needle drive circuit of the print head configured as described above has the following problems. In other words, static electricity and external noise may damage the CPU.
If an abnormality occurs, such as when the control program that operates I goes out of control, the CPU 1 will be unable to control the timer circuit 3. Therefore, if CPLJ
Even when the dot data a is not sent from the data latch circuit 2 to the data latch circuit 2, the timer circuit 3 sends a dot trigger signal to the delay circuit 4.

今仮に第５図に示すように、時刻ｊＮにてプログラム制
御が不可能になり、データラッチ回路２ヘドツトデータ
ａが全く送出されていないのにかかわらず、タイマ回路
３から通常の時間間隔よりも短い時間間隔Ｔ３で連続し
てドツトトリガ信号ｂｔｆｉ遅延回路４およびデータラ
ッチ回路２へ送出されたとする。この場合、遅延回路４
もドツトトリガ信号すの立上がりに同期して時間幅Ｔ１
の遅延信号Ｃを連続して通電制御回路５へ送出するので
、データラッチ回路２のゲート端子Ｇには時間Ｔ３間隔
おきに連続して時間幅Ｔ２のインバータ６の出力信号ｅ
が印加される。その結果、トランジスタ１０もその出力
信号ｅに同期してして導通するので、駆動コイル１１も
時間間隔Ｔ３ごとに時間Ｔ２だけ通電される。As shown in FIG. 5, even though program control becomes impossible at time jN and data a is not sent to the data latch circuit 2 at all, the data from the timer circuit 3 is shorter than the normal time interval. Assume that the dot trigger signal btfi is continuously sent to the delay circuit 4 and the data latch circuit 2 at time intervals T3. In this case, delay circuit 4
The time width T1 is also synchronized with the rise of the dot trigger signal.
Since the delayed signal C of 2 is continuously sent to the energization control circuit 5, the output signal e of the inverter 6 with a time width T2 is continuously sent to the gate terminal G of the data latch circuit 2 at intervals of time T3.
is applied. As a result, the transistor 10 also becomes conductive in synchronization with its output signal e, so that the drive coil 11 is also energized for a time T2 every time interval T3.

この１間間隔（周期）７３が異常に短い場合、印字ニー
ドルを駆１すする印字マグネットの駆動コイル１１には
駆ｖＪ電流が常に流れていることになり、その状態が長
く琳読すると、駆動コイル１１が発熱してｆＡＩＬｌを
受けることになる。If this interval (period) 73 is abnormally short, a driving vJ current will always flow through the driving coil 11 of the printing magnet that drives the printing needle, and if this state continues for a long time, the driving The coil 11 generates heat and receives fAILl.

本発明はこのような事情に基づいてなされたものであり
、その目的とするところは、たとえ制御プログラムの暴
走等の異常事態が発生したとしても、各駆動コイルに連
続して駆動電流が流れることを防止でき、各印字マグネ
ットの発熱による損１０を回避でき、印字ヘッド全体の
長寿命化と信頼性とを向上できるドツト印字装置の印字
ヘッドの保護回路を提供することにある。The present invention was developed based on the above circumstances, and its purpose is to ensure that drive current continues to flow through each drive coil even if an abnormal situation such as a runaway control program occurs. To provide a protection circuit for a print head of a dot printing device, which can prevent damage caused by heat generation of each printing magnet, and improve the longevity and reliability of the entire print head.

［問題点を解決するための手段］ 本発明のドツト印字装置の印字ヘッドの保護回路は、ド
ツトパターンを構成する各ドツトデータが入力されるデ
ータラッチ回路へのドツトデータ送出時刻から印字ヘッ
ドを構成する各印字マグネットに対する通電終了時刻ま
での予め定められた通電猶予時間を計時する単安定回路
と、この単安定回路から通電猶予時間が経過したことを
示す経過信号が送出された後は印字マグネッｉ〜の通電
を制御する通電スイッチ回路への通電信号の入力を禁止
する禁止回路とを設けたものである。[Means for Solving the Problems] The print head protection circuit of the dot printing device of the present invention configures the print head from the time when dot data is sent to the data latch circuit into which each dot data forming the dot pattern is input. There is a monostable circuit that measures a predetermined energization grace period until the energization end time for each printing magnet. and a prohibition circuit that prohibits input of an energization signal to the energization switch circuit that controls energization of .

［作用］ このように構成されたドツト印字装置の印字ヘッドの保
護回路であれば、データラッチ回路へドツトデータが送
出された時から通電猶予時間経過後は印字マグネットの
通電スイッチ回路への通電信号の入力は阻止されるので
、例えば制御プログラムの暴走等の異常事態が発生して
、データラッチ回路へドツトデータが送出されていない
のにもかかわらず、印字マグネットの通電スイッチ回路
へ短時間間隔で通電信号が入力しようとしても、その通
電信号は阻止されるので、印字マグネットに連続して駆
動電流が流れることはない。[Function] With the protection circuit for the print head of the dot printing device configured as described above, after the energization grace period has elapsed from the time the dot data is sent to the data latch circuit, the energization signal to the energization switch circuit of the printing magnet is not transmitted. For example, even if an abnormal situation such as a runaway of the control program occurs and dot data is not sent to the data latch circuit, the input to the printing magnet's energization switch circuit is blocked at short intervals. Even if an energization signal is attempted to be input, the energization signal is blocked, so no drive current flows continuously through the printing magnet.

［実施例］ 以下本発明の一実施例を図面を用いて説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.

第１図は実施例のドツト印字装置の印字ヘッド保護回路
図であり、第４図と同一部分には同一符号が付しである
。したがって、重複する部分の説明を省略する。FIG. 1 is a print head protection circuit diagram of a dot printing device according to an embodiment, and the same parts as in FIG. 4 are given the same reference numerals. Therefore, the explanation of the overlapping parts will be omitted.

この実施例においては、ＣＰＵ２１の出力端子りからデ
ータラッチ回路２ヘドツトデータａを送出し、出力端子
Ｔからタイマ回路３ヘタイマ起動信号を送出すると同時
に、出力端子ＭＣから単安定回路２２の入力端子Ｂへ印
字マグネットを制御するマグネット制叩信号りを送出す
る。この単安定回路２２は、入力端子Ｂからトリが信号
としてのマグネットｉ１１皿信号りが入力されると、制
ｍ＋端子に接続された抵抗２３およびコンデンサ２４の
時定数で定まる通電猶予時間Ｔ４だけＬレベルになる出
力信号１を出力端子ｄから出力する。単安定回路２２の
出力端子Ｑから出力された出力信号１は抵抗２５を介し
てトランジスタ２６のベースへ入力される。このトラン
ジスタ２６のコレクタに制御電源端子２７から＋５Ｖの
直流電圧が印加され、エミッタは抵抗２８を介してデー
タラッチ回路２と通電スイッチ回路としてのトランジス
タ１０のベース間に介挿されたオーブンコレクタインバ
ータ７の出力端子に接続されている。なお、トランジス
タ２６のコレクタ・ベース間に抵抗２９が接続されてい
る。しかして、トランジスタ２６、抵抗２８および制御
電源端子２７は、データラッチ回路２からオープンコレ
クタインバータ７を介してトランジスタ１０のベースへ
送出される通電信号を阻止する禁止回路を構成している
。なお、単安定回路２２のリセット端子にはリセット回
路１４からリセット信号が印加されている。In this embodiment, data a is sent to the data latch circuit 2 from the output terminal of the CPU 21, and a timer activation signal is sent from the output terminal T to the timer circuit 3, and at the same time, from the output terminal MC to the input terminal B of the monostable circuit 22. Sends a magnet control signal that controls the printing magnet. When the magnet i11 plate signal is inputted from the input terminal B as a signal, the monostable circuit 22 goes low for an energization grace period T4 determined by the time constant of the resistor 23 and capacitor 24 connected to the control m+ terminal. Output signal 1 having the same level is output from output terminal d. The output signal 1 output from the output terminal Q of the monostable circuit 22 is input to the base of the transistor 26 via the resistor 25. A DC voltage of +5V is applied from a control power supply terminal 27 to the collector of this transistor 26, and the emitter is an oven collector inverter 7 inserted between the data latch circuit 2 and the base of the transistor 10 as an energization switch circuit via a resistor 28. is connected to the output terminal of Note that a resistor 29 is connected between the collector and base of the transistor 26. Thus, the transistor 26, the resistor 28, and the control power supply terminal 27 constitute an inhibition circuit that blocks the energization signal sent from the data latch circuit 2 to the base of the transistor 10 via the open collector inverter 7. Note that a reset signal is applied from the reset circuit 14 to the reset terminal of the monostable circuit 22.

また、ＣＰＵ２１は、図示しないＲＯＭに形成されたキ
ャラクタジェネレータから入力文字コードに対応するド
ツトパターンを読出すと、第２図の流れ図に従って各デ
ータを送出するように構成されている。すなわち、上記
ドツトパターンのうち印字マグネットを１回だけ駆動さ
せるためのドツトデータａをセットしたのち、タイマー
回路３ヘタイマ起動信号を送出して、このタイマ回路３
から所定時間経過後にドツトトリガ信号すを遅延回路４
へ送出させる。同時にセットされたドツトデータａをデ
ータラッチ回路２へ送出する。ドツトデータａの送出が
済むと、出力端子ＭＣからマグネット制御ｉｔ　１８号
りを単安定回路２２へ送出する。Further, the CPU 21 is configured to read out a dot pattern corresponding to an input character code from a character generator formed in a ROM (not shown), and then send out each data according to the flowchart of FIG. That is, after setting dot data a for driving the printing magnet only once in the above dot pattern, a timer start signal is sent to the timer circuit 3, and the timer circuit 3 is activated.
The delay circuit 4 outputs the dot trigger signal after a predetermined period of time has elapsed.
send to. At the same time, the set dot data a is sent to the data latch circuit 2. After sending out the dot data a, the magnet control unit No. 18 is sent to the monostable circuit 22 from the output terminal MC.

マグネット制御信号りの送出が終了すると、ドツトパタ
ーンの樅１列のドツトデータの出力が終了したので、流
れ図の最初に戻り次の列のドツトデータのセットを開り
合する。When the sending of the magnet control signal is completed, the output of the dot data for one row of the dot pattern is completed, so the process returns to the beginning of the flowchart and sets the dot data for the next row.

このように構成されたドツト印字装置の印字ヘッドの保
護回路の動作説明を第３図のタイムチャートを用いて説
明する。The operation of the print head protection circuit of the dot printing apparatus constructed as described above will be explained using the time chart shown in FIG.

ＣＰＵ２ｉからドツトデータａが送出され、タイマ回路
３から時刻ｔ１にドツトトリガ信号すが遅延回路４およ
びデータラッチ回路２へ送出される。遅延回路４は、ド
ツトトリガ信号すの立上がり時刻で１にて立下がり、１
８８丁１だけ遅れて立上がる遅延信＠Ｃを次段の通電制
御回路５のトリが入力端子Ｔへ送出する。通電１１１１
１１回路５は遅延信号Ｃの立上がりに同期して幅Ｔ２の
正のパルス信号ｄをインバータ６へ送出する。このイン
バークロは出力信号ｅを前記データラッチ回路２のゲー
ト端子Ｇへ印加する。その結果、データラッチ回路２は
、出力端子から前記ＣＰＵ２１から入力されたドツトデ
ータａを、時間Ｔまたけ遅らして時間幅Ｔ２のＬレベル
の通電信号としてオーブンコレクタインバータ７へ送出
する。Dot data a is sent from the CPU 2i, and a dot trigger signal is sent from the timer circuit 3 to the delay circuit 4 and data latch circuit 2 at time t1. The delay circuit 4 falls at 1 at the rising time of the dot trigger signal
The delayed signal @C which rises with a delay of 88 digits 1 is sent to the input terminal T by the energization control circuit 5 at the next stage. Energization 1111
11 circuit 5 sends out a positive pulse signal d of width T2 to inverter 6 in synchronization with the rise of delay signal C. This inverter applies an output signal e to the gate terminal G of the data latch circuit 2. As a result, the data latch circuit 2 delays the dot data a inputted from the CPU 21 from the output terminal by a time T and sends it to the oven collector inverter 7 as an L-level energization signal with a time width T2.

一方、ＣＰＵ２１は時刻ｔ１にて出力端子Ｍ　Ｃからパ
ルス状のマグネットＩＩＩｍ信号りを単安定回路２２へ
送出する。単安定回路２２は、出力端子Ｑからマグネッ
トｉｌｌ　ＩＩＩ信号りの立上がり時刻ｔｌにて立下が
り、通電猶予時間Ｔ４だけＬレベルになる出力信号１を
出力する。この出力信号１がベースに印加されるトラン
ジスタ２６は時刻ｔ１から通電猶予時間Ｔ４だけ経過し
た時刻ｔ２の間のみ導通する。したがって、データラッ
チ回路２からの通電信号が印加されるオーブンコレクタ
インバータ７の出力端子には時刻ｔ【〜ｔ２の通電猶予
時間Ｔ４だけ、＋５Ｖを出力する制ｒｎｒｓａ端子２７
から抵抗２８を介してｉｓ雷電圧印加される。On the other hand, the CPU 21 sends a pulsed magnet IIIm signal to the monostable circuit 22 from the output terminal MC at time t1. The monostable circuit 22 outputs an output signal 1 that falls from the output terminal Q at the rising time tl of the magnet ill III signal and becomes L level for the energization grace period T4. The transistor 26 to which the output signal 1 is applied to its base is conductive only during a time t2, which is a lapse of the energization grace period T4 from the time t1. Therefore, the output terminal of the oven collector inverter 7 to which the energization signal from the data latch circuit 2 is applied is the control rnrsa terminal 27 which outputs +5V for the energization grace period T4 of time t[~t2].
The IS lightning voltage is applied through the resistor 28 from .

したがって、データラッチ回路２から通電信号を受信し
たオーブコレクタインバータ７の出力端子は時間Ｔ２だ
けＨレベルになる。そして、トランジスタ１０のベース
入力信号ｆは図示するように時間Ｔ２だけＨレベルにな
り、その間トランジスタ１０は導通する。その結果、駆
動コイル１１に駆！７Ｉ電流が流れ、印字ニードルが駆
動して印字用紙に１つのドツトが印字される。Therefore, the output terminal of the orb collector inverter 7, which has received the energization signal from the data latch circuit 2, becomes H level for the time T2. Then, as shown in the figure, the base input signal f of the transistor 10 becomes H level for a time T2, during which time the transistor 10 is conductive. As a result, the drive coil 11 is activated! 7I current flows, the printing needle is driven, and one dot is printed on the printing paper.

今仮に、第３図に示すように時刻ｔＮにてプログラム制
−が不可能になり、データラッチ回路２ヘドツトデータ
ａが全く送出されてないのにもかかわらず、タイマ回路
３から通常の時間間隔よりも短い時間間隔Ｔ３で連続し
てドツトトリガ信号すが遅延回路４およびデータラッチ
回路２へ送出されたとする。この場合、遅延回路４もド
ツトトリガ信号すの立上がりに同期して時間幅Ｔｓの遅
延信号Ｃを連続して通電制御回路５へ送出するので、デ
ータラッチ回路２のゲート端子Ｇには時間Ｔ３間隔おき
に連続して時間幅Ｔ２のインバータ６の出力信号ｅが印
加される。その結果、データラッチ回路２からオーブン
コレクタインバータ７の入力端子へ時間Ｔ３おきに時間
幅Ｔ２の通電信号が送出される。Now, suppose that the program control becomes impossible at time tN as shown in FIG. Assume that the dot trigger signal is continuously sent to the delay circuit 4 and the data latch circuit 2 at short time intervals T3. In this case, the delay circuit 4 also continuously sends out the delay signal C with a time width Ts to the energization control circuit 5 in synchronization with the rise of the dot trigger signal S, so that the gate terminal G of the data latch circuit 2 is supplied to the gate terminal G at intervals of time T3. The output signal e of the inverter 6 having a time width T2 is continuously applied to the inverter 6. As a result, an energization signal with a time width T2 is sent from the data latch circuit 2 to the input terminal of the oven collector inverter 7 at intervals of time T3.

しかし、制御プログラムが暴走したのであるので、ＣＰ
Ｕ２１は当然第２図に示すメインルーチンを実行するこ
とは不可能である。したがって、出力端子ＭＯからマグ
ネット副葬信号りが単安定回路２２へ送出されることは
ない。マグネット制御信号りが入力されない単安定回路
２２の出力端子０から出力される出力信号ｉはＨレベル
のままであるので、トランジスタ２６が導通することは
ない。トランジスタ２６が導通しないので、オーブンコ
レクタインバータ７の出力端子に１１１１１１２ＩＩ　
Ｗ源端子２７から直流電圧が供給されることはない。However, since the control program went out of control, the CP
Naturally, U21 cannot execute the main routine shown in FIG. Therefore, no magnet burial signal is sent to the monostable circuit 22 from the output terminal MO. Since the output signal i output from the output terminal 0 of the monostable circuit 22 to which the magnet control signal is not input remains at H level, the transistor 26 does not become conductive. Since the transistor 26 is not conductive, 1111112II is connected to the output terminal of the oven collector inverter 7.
No DC voltage is supplied from the W source terminal 27.

したがって、たとえ、このオーブンコレクタインバータ
７の入力端子にデータラッチ回路２からの通電信号が入
力したとしても、出力端子がＨレベルになることはない
。その結果、トランジスタ１０は導通しないので、印字
ヘッドを構成する各印字ニードルを駆動する印字マグネ
ットの駆動コイル１１に駆動電流が流れることを防止で
きる。Therefore, even if the energization signal from the data latch circuit 2 is input to the input terminal of the oven collector inverter 7, the output terminal will not go to H level. As a result, since the transistor 10 is not conductive, it is possible to prevent a drive current from flowing into the drive coil 11 of the print magnet that drives each print needle constituting the print head.

このように、ＣＰＵ２１からドツトデータａが送出され
たときのみ、このドツトデータａ送出時刻から通Ｎ猶予
時間Ｔ４経過時刻までの間に限り印字マグネットの３甲
初コイル１１に駆動電流が流れることを許可しているの
で、制御プログラムの暴走等の！常事態が発生した場合
に、ドツトデータａが送出されていないにもかかわらず
印字マグネットか駆動されることを防止できる。その結
果、各駆動コイル１１に、駆動電流が連続して流れるこ
とを防止でき、各印字マグネットの発熱による損１０を
回避゛できる。In this way, only when the dot data a is sent out from the CPU 21, the drive current flows through the first coil 11 of the printing magnet only from the sending time of the dot data a until the elapsed time of the passing N grace period T4. Because it is allowed, there is no chance of the control program running out of control! When a normal situation occurs, it is possible to prevent the printing magnet from being driven even though the dot data a is not being sent out. As a result, it is possible to prevent the drive current from flowing continuously through each drive coil 11, and it is possible to avoid the loss 10 due to heat generation of each printing magnet.

なお、本発明は上述した実施例に限定されるものではな
い。一般に印字装置においては、１行の文字数および印
字時間はプラテンの幅および印字速腐で決り園種によっ
てほぼ一定値であるので、一度ドットデータが送出され
てマグネット制御信号が送出されると、単安定回路２２
の入力端子へ再トリガ信号を入力して、出力端子Ｑの出
力信号１のＬレベルのｍ続時間を文字を１行分印字する
のに必要な時間になるようにしてもよい。このような構
成であっても、前述のプログラム異常が生じた場合、１
（テ分印字する時間経過後に印字マグネットの駆動は停
止される。したがって、前述の実施例とほぼ同様の効果
を得ることが可能である。Note that the present invention is not limited to the embodiments described above. In general, in printing devices, the number of characters in one line and the printing time are determined by the width of the platen and the speed of printing, and are almost constant depending on the type of printer, so once the dot data is sent out and the magnet control signal is sent out, Stability circuit 22
A re-trigger signal may be input to the input terminal of the output terminal Q so that the m duration of the L level of the output signal 1 of the output terminal Q becomes the time required to print one line of characters. Even with this configuration, if the above-mentioned program abnormality occurs, 1
(The driving of the printing magnet is stopped after the printing time has elapsed. Therefore, it is possible to obtain substantially the same effect as in the above-mentioned embodiment.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、ドツトデータ送出
時刻から予め定められた通電猶予時間経過後は印字マグ
ネットへの通電を禁止するようにしている。したがって
、たとえ制皿プログラムの暴走等の異常事態が発生した
としても、印字ヘッドを構成する各ニードルを駆動する
各印字マグネットの各駆動コイルに連続して駆動ｉ！流
が流れることを防止でき、各印字マグネットの発熱によ
る損傷を回避でき、印字ヘッド全体の長寿命化と信頼性
とを向上できる。As explained above, according to the present invention, the printing magnet is prohibited from being energized after a predetermined energization grace period has elapsed from the dot data transmission time. Therefore, even if an abnormal situation such as a runaway of the plate control program occurs, each drive coil of each print magnet that drives each needle making up the print head will continue to be driven i! It is possible to prevent the current from flowing, avoid damage to each printing magnet due to heat generation, and improve the longevity and reliability of the entire printing head.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例に係わるドツト印字装置の印
字ヘッド保護回路を示す回路図、第２図は同保護回路の
動作を示す流れ図、第３図は同保護回路の動作を示すタ
イムチャート、第４図は従来のドツト印字装置の印字ヘ
ッドを駆動するための駆動回路、第５図は同駆動回路の
動作を示すタイムチャートである。 １．２１・・・ＣＰＵ、２・・・データラッチ回路、３
・・・タイマ回路、４・・・遅延回路、シ・・・通電制
御回路、６・・・インバータ、７・・・オーブンコレク
タインバータ、１０・・・トランジスタ（通電スイッチ
回路）、１１・・・駆動コイル、２２・・・単安定回路
、２６・・・トランジスタ（禁止回路）、ａ・・・ドツ
トデータ、ｂ・・・ドツトトリガ信号、ｈ・・・マグネ
ット制圓信号、１・・・出力信号、Ｔ４・・・通！ｌ予
時間。 出願人代理人　弁理士　鈴圧式彦 第１図Fig. 1 is a circuit diagram showing a print head protection circuit of a dot printing device according to an embodiment of the present invention, Fig. 2 is a flow chart showing the operation of the protection circuit, and Fig. 3 is a time chart showing the operation of the protection circuit. 4 is a drive circuit for driving the print head of a conventional dot printing device, and FIG. 5 is a time chart showing the operation of the drive circuit. 1.21...CPU, 2...Data latch circuit, 3
...Timer circuit, 4...Delay circuit, C...Electrification control circuit, 6...Inverter, 7...Oven collector inverter, 10...Transistor (energization switch circuit), 11... Drive coil, 22... Monostable circuit, 26... Transistor (inhibition circuit), a... Dot data, b... Dot trigger signal, h... Magnet control signal, 1... Output signal , T4...Thong! l Estimated time. Applicant's agent Patent attorney Shikihiko Suzutsutsu Figure 1

Claims (1)

【特許請求の範囲】[Claims] 入力された文字コードのドットパターンを記憶部から読
み出して、このドットパターンを構成する各ドットデー
タを、一旦データラッチ回路へラッチした後、複数の印
字ニードルを配列してなる印字ヘッドの各印字ニードル
を駆動する各印字マグネットの通電スイッチ回路へ通電
信号として送出することによって、前記文字コードに対
応する文字を印字出力するドット印字装置において、前
記データラッチ回路への前記ドットデータ送出時刻から
前記印字マグネットに対する通電終了時刻までの予め定
められた通電猶予時間を計時する単安定回路と、この単
安定回路から前記通電猶予時間が経過したことを示す経
過信号が送出された後は前記通電スイッチ回路への前記
通電信号の入力を禁止する禁止回路とを備えたことを特
徴とするドット印字装置の印字ヘッド保護回路。After reading out the dot pattern of the input character code from the storage unit and latching each dot data that makes up this dot pattern into the data latch circuit, each printing needle of the print head consisting of a plurality of printing needles is arranged. In a dot printing device that prints out a character corresponding to the character code by sending an energization signal to the energization switch circuit of each printing magnet that drives the printing magnet, the dot data is sent to the data latch circuit from the time when the dot data is sent to the data latch circuit. a monostable circuit that measures a predetermined energization grace period until the energization end time; and a monostable circuit that measures a predetermined energization grace period until the energization end time; A print head protection circuit for a dot printing device, comprising: a prohibition circuit that prohibits input of the energization signal.