JPS6174467A - Picture quality tuning circuit - Google Patents

Abstract

PURPOSE:To link an element to adjust peaking volume and an element to adjust suppressing volume and to widen the adjusting a area of a picture quality by providing a peaking circuit at the reference electrode of a transistor, and wide range suppression circuit at an output electrode. CONSTITUTION:An NPN type transistor TRQ1 to be used as an emitter grounding type amplifier is provided to a picture quality adjusting circuit of an video signal processing circuit, and one end of emitter resistor R2 is grounded. A peaking circuit 5 which includes an inductance L1 and 9 capacitor C1 is connected to the resistor R2, and wide range suppression circuit 7 having a capacitor C2 is connected to the output terminal 6 which is connected to a collector of TRQ1. And, a variable resistor VR1 is connected between the capacitor C2 of the circuit 7 and the capacitor C1 of the peaking circuit 5, and the movable contact point 10 of the resistor VR1 is grounded. The peaking volume of the peaking circuit 5 and the suppression volume of the circuit 7 is adjusted by the resistor VR1, thus adjusting area of the picture quality is widened.

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はテレビジョン信号処理回路の画質調整回路に関
する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to an image quality adjustment circuit for a television signal processing circuit.

翻）　従来の技術 映像信号処理回路において１回路の周波数特性を変化さ
せることにより画質を変化せしめる画質調整回路が利用
されている。例えば特公昭５７−１１５４１号には第１
Ｑ図の如き構成が開示されている。すなわち一種のピー
キング回路をトランジスタアンプ回路の基準電極、例え
ばエミッタに接続するものである。ピーキング回路には
コンダンサ（Ｃ）、インダグタンス（ト）、可変抵抗（
ト）を備えていて、可変抵抗（Ｒ）の調整により１周波
数特性を変化することができる。2. Description of the Related Art In conventional video signal processing circuits, an image quality adjustment circuit is used which changes the image quality by changing the frequency characteristics of one circuit. For example, in Special Publication No. 57-11541,
A configuration as shown in the Q diagram is disclosed. That is, a kind of peaking circuit is connected to the reference electrode, eg, the emitter, of the transistor amplifier circuit. The peaking circuit includes a capacitor (C), an inductance (T), and a variable resistor (
The frequency characteristic can be changed by adjusting the variable resistor (R).

ここではコンデンサ（０）によって高域を強脆し。Here, the capacitor (0) makes the high range strong and weak.

インダクタンス［有］）によって高域の抑圧を行なうが
。High frequencies are suppressed using inductance (with inductance).

コンダンサ（０）とインダクタンス（りの共振周波付近
で高域抑圧が不十分となるおそれがある。There is a possibility that high frequency suppression may be insufficient near the resonance frequency of the capacitor (0) and the inductance (R).

（＝−Ｊ　　発明が解決しようとする問題点以上述べた
如く、従来の画質調整回路においては、高域強調は十分
であっても高域の抑圧が不十分となることがあった。そ
こで本発明では、広範囲の画質調整が可能な画質調整回
路を提供するものである。(=-J Problems to be Solved by the Invention As stated above, in conventional image quality adjustment circuits, even if high frequency enhancement is sufficient, high frequency suppression may be insufficient. The invention provides an image quality adjustment circuit that is capable of adjusting image quality over a wide range.

に）問題点を解決するための手段 本発明ではトランジスタの基準電極にピーキング回路を
設ける。更に、出力電極には高域抑圧回路を設ける。そ
して、ピーキング量の調整する素子と抑圧量を調整する
素子を連動せしめて画質を調整する。B) Means for Solving the Problems In the present invention, a peaking circuit is provided at the reference electrode of the transistor. Furthermore, a high frequency suppression circuit is provided at the output electrode. Then, the image quality is adjusted by linking the element that adjusts the amount of peaking and the element that adjusts the amount of suppression.

（ホ）作　用 ピーキング量の調整と抑圧量の調整が連動して行なわれ
ることから、ピーキング量を大きくするときには、抑圧
量ゝを制限する様に制御することにより、十分な高域強
調が為される。また高域の抑圧を行なうときには、ピー
キング量を小さくしつつ、高域を抑圧するので抑圧量も
十分なものが得られる。(e) Effect Since the adjustment of the amount of peaking and the amount of suppression are performed in conjunction, when increasing the amount of peaking, sufficient high-frequency emphasis can be achieved by controlling the amount of suppression to be limited. be done. Furthermore, when suppressing the high frequency range, the amount of peaking is reduced while suppressing the high frequency range, so that a sufficient amount of suppression can be obtained.

（へ）実施例 以下、図面に従い本発明の詳細な説明する。(f) Example Hereinafter, the present invention will be described in detail with reference to the drawings.

第１図は第１の実施例を示す回路図である。図において
、（Ｑｌ）はペース、ヱミツタ、コレゲタ電極（１１ｆ
２１（３１を有するＮＰＮ型トクトランジスタＲ１）は
コレクタ抵抗、（Ｒ２）はエミッタ抵抗、（４）は映像
信号の入力端子である。トランジスタ（Ｑｌ）はエミッ
タ接地形式の増幅器として構成されており、コレゲタ抵
抗（Ｒ１）の一端がｔ源（＋Ｂ）に接続され、エミッタ
抵抗（Ｒ２）の一端が接地されている。FIG. 1 is a circuit diagram showing a first embodiment. In the figure, (Ql) is the pace, emitter, and collector electrode (11f
21 (NPN transistor R1 having 31) is a collector resistor, (R2) is an emitter resistor, and (4) is an input terminal for a video signal. The transistor (Ql) is configured as a common emitter amplifier, with one end of the collector resistor (R1) connected to the t source (+B) and one end of the emitter resistor (R2) grounded.

エミッタ電極（２）にはピーキング回路（５）が接続さ
れている。（６）は出力端子であり、出力電極であるコ
レゲタ電極（３）に接続されている。更に、コレクタ電
極（３）には高域抑圧回路（７）が接続される。A peaking circuit (5) is connected to the emitter electrode (2). (6) is an output terminal, which is connected to the collector electrode (3) which is an output electrode. Further, a high frequency suppression circuit (7) is connected to the collector electrode (3).

ピーキング回路（５）はインダクタンス（Ｌｌ）とコン
ダン＋（０１）？含んでいる。高域抑圧回路（７）はコ
ンデンサ（Ｒ２）’ｋｆんでいる。ピーキング回路（５
）によるピーキング祉と高域抑圧回路（７）による抑圧
量の調整のために可変抵抗（’ＶＲＩ）が用いられる。Peaking circuit (5) consists of inductance (Ll) and conductance + (01)? Contains. The high frequency suppression circuit (7) is equipped with a capacitor (R2). Peaking circuit (5
) and to adjust the amount of suppression by the high frequency suppression circuit (7), a variable resistor ('VRI) is used.

この可変抵抗の固定接点（８）（９）　Ｋは夫々ピーキ
ング回路のコンデンサ（０１）と、高域抑圧回路のコン
デンサ（０２）が接続されている。The fixed contacts (8), (9) K of this variable resistor are connected to a peaking circuit capacitor (01) and a high frequency suppression circuit capacitor (02), respectively.

可変抵抗の可動接点０■は接地される。The movable contact 0■ of the variable resistor is grounded.

従い、インダクタンス（Ｌｌ）、コンデンサ（０１）及
び可変抵抗（ＶＲｌ）の一部がエミッタ抵抗（Ｒ２）と
並列に接続され、高周波信号に対するインピーダンスが
小さくなる構成であるので、ピーキング回路が構成され
る。一方、コンデンサ（０２）、可変抵抗（ＹＲｌ）の
一部により、高域抑圧回路が形成されている。これは交
流的にはコンデンサ（０２）がコレクタ抵抗（Ｒ１）と
並列に接続されているのと等しく、高周波信号に対する
インピーダンスが低くなるからである。Therefore, part of the inductance (Ll), capacitor (01), and variable resistor (VRl) is connected in parallel with the emitter resistor (R2), and the impedance to high-frequency signals is small, so a peaking circuit is formed. . On the other hand, a high frequency suppression circuit is formed by a part of the capacitor (02) and the variable resistor (YRl). This is because, in terms of AC, this is equivalent to connecting the capacitor (02) in parallel with the collector resistor (R1), and the impedance to high frequency signals becomes low.

可変抵抗（ＶＲｌはピーキング量と抑圧ｔ″ｆ！：ｆ！
：連動する制御素子である。可動接点を動かして１画質
調整回路の周波数特性ｔ−ａ整することができる。固定
接点（８）と可動接点ａαとが短絡した場合、ピーキン
グ回路（５）のインダグタンス（Ｌｌ）とコンデンサ（
Ｃ１）の直列回路に接続される直列抵抗がゼロとなり、
ピーキング量は最大となる。一方、コンデンサ（０２）
に接続される直列抵抗は最大となり、抑圧量が最小とな
る。このとき画質調整回路の周波数特性は第２図（ａ）
の如くインダクタンス（Ｌｌ）とコンデンサ（０１）の
共振周波数（ｆＯ）を中心に高域強調されたものとなる
。Variable resistor (VRl is peaking amount and suppression t″f!: f!
: Interlocking control elements. By moving the movable contact, it is possible to adjust the frequency characteristics t-a of one image quality adjustment circuit. When the fixed contact (8) and the movable contact aα are short-circuited, the inductance (Ll) of the peaking circuit (5) and the capacitor (
The series resistance connected to the series circuit of C1) becomes zero,
The amount of peaking becomes maximum. On the other hand, capacitor (02)
The series resistance connected to is maximized, and the amount of suppression is minimized. At this time, the frequency characteristics of the image quality adjustment circuit are shown in Figure 2 (a).
As shown in the figure, the high frequency is emphasized around the resonant frequency (fO) of the inductance (Ll) and the capacitor (01).

反対に、可動接点（１■と固定接点（９）全短絡したと
きには、ピーキング１が最小となり、高域抑圧回路（５
）の抑圧量が最大となる。従って周波数特性は第２図（
Ｃ）の如きものとなる。第２図の（１））は可変抵抗（
ｖＲｌ）の可動接点１０の適当な位置での周波数特性を
示している。On the other hand, when the movable contact (1
) is the maximum amount of suppression. Therefore, the frequency characteristics are shown in Figure 2 (
It will be something like C). (1) in Figure 2) is a variable resistor (
vRl) at an appropriate position of the movable contact 10.

以上の様に１画質をシャープなものとするとき庄 には、ピーキング量を大きくすると共に抑ｔｔ−小　　
　　＾ さくする様に連動して制御するので、十分な最大のピー
キングｔを得ることができる。画質をソフトなものとす
るときには、高域が抑圧されると共にピーキング量が連
動して減小するので従来のものと比較して十分な抑圧量
が得られる。従い、広い範囲での高域強調、抑圧が可能
である。As mentioned above, when making one image quality sharp, it is necessary to increase the peaking amount and reduce the suppression tt.
^ Since it is controlled in conjunction to increase the peaking t, it is possible to obtain a sufficient maximum peaking t. When the image quality is made soft, the high frequency range is suppressed and the amount of peaking is reduced in conjunction, so a sufficient amount of suppression can be obtained compared to the conventional method. Therefore, it is possible to emphasize and suppress high frequencies over a wide range.

第３図、第４図、第５図は第１図の実施例と類似の構成
である他の実施例の回路図である。第６図の実施例では
、ピーキング量のバランス整合用抵抗として、ピーキン
グ回路（５）に抵抗（ＲＡ　）を高域抑圧回路（７）に
抵抗（Ｒ５）を挿入しである。3, 4, and 5 are circuit diagrams of other embodiments having similar configurations to the embodiment of FIG. 1. In the embodiment shown in FIG. 6, a resistor (RA) is inserted in the peaking circuit (5) and a resistor (R5) is inserted in the high frequency suppression circuit (7) as resistors for balancing the amount of peaking.

１ｆｉ４図の実施例ではピーキング回路（５）にはイン
ダクタンスが含まれておらず、コンダンｐ（０１）のみ
が含まれることにより、高域強ＵＩＡを行なう。In the embodiment shown in FIG. 1fi4, the peaking circuit (5) does not include an inductance, but includes only a conductor p(01), thereby performing strong high-frequency UIA.

逆に第５図の実施例では高域抑圧回路（７１に、直列に
インダクタンス（Ｌｌ）が挿入されており、インダクタ
ンス（Ｌｌ）とコンダン−９−（０２）の共振周波数を
中心とした帯域全抑圧する。Conversely, in the embodiment shown in Fig. 5, an inductance (Ll) is inserted in series with the high frequency suppression circuit (71), and the entire band around the resonant frequency of the inductance (Ll) and the conductor -9-(02) is inserted. suppress.

上記の画質調整回路は、ビデオテープレコーダ（ＶＴＲ
）に用いることができる。ＶＴＲにおいては輝度信号再
生処理系に挿入することが考えられる。挿入個所はＦＭ
復調後たとえばディエンファシス回路の前段又は後段に
配置することが考えられる。又、上記画質調整回路とデ
ィエンファシス回路全共通の構成として実現することも
可能である。The above image quality adjustment circuit is used for video tape recorders (VTRs).
) can be used for In a VTR, it is conceivable to insert it into the luminance signal reproduction processing system. The insertion point is FM
After demodulation, it may be placed, for example, before or after a de-emphasis circuit. Further, it is also possible to realize the image quality adjustment circuit and the de-emphasis circuit as having a common configuration.

例えばβ方式のＶＴＲでは記録時にノンリニアプリエン
７アンスを輝度信号に施すので、ｉ＠６図の如きノンリ
ニアディエンファシス回路が利用される。この図はＩｃ
ＬＡ７００５に備えられたディエンファシス回路の等価
回路を示すものである。For example, in a β system VTR, nonlinear pre-emphasis is applied to the luminance signal during recording, so a nonlinear de-emphasis circuit as shown in Figure i@6 is used. This diagram shows Ic
It shows an equivalent circuit of a de-emphasis circuit provided in the LA7005.

まず第６図のディエンファシス回路について簡単に説明
する。ビン０ηから入力された輝度信号はビン（１７）
のコンデンサ（ａＳ）、抵抗（Ｒ６）が内部のトランジ
スタ（Ｃ２）のコレゲタに接続されていることから、高
域成分の減衰が大きくなる。First, the de-emphasis circuit shown in FIG. 6 will be briefly explained. The luminance signal input from bin 0η is bin (17)
Since the capacitor (aS) and resistor (R6) are connected to the collector of the internal transistor (C2), the attenuation of high-frequency components becomes large.

振巾の大きな信号が入力された時には、ダイオード（Ｄ
ｉ）（Ｃ２）によってゲインが増加する。When a signal with a large amplitude is input, the diode (D
i) Gain increases due to (C2).

振幅が小さい時にはダイオード（ＤＩ）（Ｃ２）がオフ
近くなって逆にゲインが低下する。従って破線■による
ブロックはエキスパンダーとして動作する。しかも、ビ
ン仕りに接続されたコンデンサ（Ｃ４）が１２０ＰＦと
小容量であるため、低い周波数では殆ど動作しない。When the amplitude is small, the diode (DI) (C2) is close to off, and the gain decreases. Therefore, the block indicated by the broken line ■ operates as an expander. Moreover, since the capacitor (C4) connected like a bottle has a small capacity of 120PF, it hardly operates at low frequencies.

ビンｒ１３に接続されたコンデンサ（０５）（０４）、
抵抗（Ｒ７）は内部のトランジスタ（Ｃ５）ダイオード
（Ｃ５）〜（Ｃ６）を用いたエキスパンダーである。従
い図示のディエンファシス回路ではディエンファシスと
エキスバンド動作を２段に分けて行なっている。Capacitors (05) (04) connected to bin r13,
The resistor (R7) is an expander using an internal transistor (C5) and diodes (C5) to (C6). Therefore, in the illustrated de-emphasis circuit, the de-emphasis and expand operations are performed in two stages.

そこで、工０内のトランジスタ（Ｃ２）ｔ＠１図におけ
るトランジスタ（Ｑｌ）として利用することが考えられ
る。すなわち、ビンαＱにはピーキング回路を、ビンα
つには高域抑圧回路を設ければ良い。Therefore, it is conceivable to use the transistor (C2) in the unit 0 as the transistor (Ql) in the diagram t@1. In other words, the peaking circuit is installed in the bin αQ, and the peaking circuit is installed in the bin αQ.
It is sufficient to provide a high frequency suppression circuit.

以上の実施例では画質調整のために高域成分を強調する
ものであるが、プＶシュートを付加することができれば
更に画像の鮮鋭度を向上することができる。In the embodiments described above, high-frequency components are emphasized to adjust the image quality, but if a V-shoot can be added, the sharpness of the image can be further improved.

第７図の実施例はこのことを考慮した実施例である。Ｐ
Ｎ’Ｐ型のトランジスタ（０４）はペース（入力電極）
、コレゲタ（出力電極）、エミッタ電極（基準電極）Ｃ
３１）（至）Ｏａを備え、映像信号の入力端子ｔ３４１
はペース電極Ｇｌｌに接続され、エミツタを極（３２に
はエミッタ抵抗（Ｒ１２）が、コレゲタ電極器にはコレ
ゲタ抵抗（Ｆｉｌ＋）が接続されている。The embodiment shown in FIG. 7 is an embodiment that takes this into consideration. P
N'P type transistor (04) is pace (input electrode)
, Collegator (output electrode), Emitter electrode (reference electrode) C
31) (To) Equipped with Oa, video signal input terminal t341
is connected to the pace electrode Gll, the emitter is connected to the electrode (an emitter resistor (R12) is connected to the emitter electrode (32), and the collector resistor (Fil+) is connected to the collector electrode.

コレクタ抵抗（Ｒ＋＋）の他端は接地され、エミッタ抵
抗（Ｒ１２）の他端が電う原（十Ｂ）に接続されている
。出力端子（ト）とコレクタＮ、極鰻の間にはインダク
タンス（Ｌ３）とコンデンサ（０７）の直列共振回路が
接続されている。又、エミッタ電極Ｑと出力端子（ト）
の間には抵抗（ＲＩＢ）が配されている。The other end of the collector resistor (R++) is grounded, and the other end of the emitter resistor (R12) is connected to the current source (10B). A series resonant circuit including an inductance (L3) and a capacitor (07) is connected between the output terminal (G), the collector N, and the pole. Also, emitter electrode Q and output terminal (G)
A resistor (RIB) is placed between them.

エミッタ電極０２には、更にピーキング回路の一部であ
るコンデンサ（ＣＢ）が接続されている。A capacitor (CB), which is part of a peaking circuit, is further connected to the emitter electrode 02.

コンダンｆｃ０８）の他端は可変抵抗（ＶＢ２）の一つ
の固定接点（至）に接続されている。１可変抵抗（ＶＢ
２）の他方の固定接点Ｃ３（Ｉはリード線（４１）によ
ってコレクタ電極（至）に接続されている。可変抵抗（
ＶＢ２）の可動接点（４Ｑは接地される。The other end of the capacitor (fc08) is connected to one fixed contact (to) of the variable resistor (VB2). 1 variable resistance (VB
The other fixed contact C3 (I) of 2) is connected to the collector electrode (to) by a lead wire (41).The variable resistor (
The movable contact (4Q) of VB2) is grounded.

′＠７図の回路構成は、ＶＴＲにおいて輝度信号再生処
理系において用いられ、ｙＭ復調、ローパスフィルタ等
を介することにより生じた位相ズレを補正するための良
く知られた位相補正回路（第１１図参照）の構成を変え
たものである。交流的に見れば、１８７図におけるコン
デンサ（Ｃ８）と可変抵抗（ＶＢ２）の一部はエミッタ
抵抗（Ｒ１２）と並列に接続されているのと等価であり
、高周波信号に対してのエミッタ電極Ｃ４のインピーダ
ンスが低くなるので、ピーキング回路（ハ）が構成され
ている。一方、リード線（４１）と可変抵抗（ＶＢ２）
の一部はコレクタ電極缶に接続されるインピーダンスを
変化せしめるので、出力を抑圧する効果を有する。The circuit configuration shown in Figure 7 is a well-known phase correction circuit (Figure 11) used in the luminance signal reproduction processing system of a VTR to correct the phase shift caused by yM demodulation, low-pass filtering, etc. This is a modified version of (see). From an AC perspective, part of the capacitor (C8) and variable resistor (VB2) in Figure 187 is equivalent to being connected in parallel with the emitter resistor (R12), and the emitter electrode C4 for high frequency signals is equivalent to being connected in parallel with the emitter resistor (R12). Since the impedance of is low, a peaking circuit (c) is formed. On the other hand, the lead wire (41) and variable resistor (VB2)
Since a part of it changes the impedance connected to the collector electrode can, it has the effect of suppressing the output.

実際の動作としては次の様になる。可変抵抗（ＶＢ２）
の可動接点（４１が固定接点（至）と短絡するとコンデ
ンサ（ＣＢ）によるピーキング量が最大となる。コレク
タ抵抗（Ｒ＋＋）に対して可変抵抗（ＶＢ２）の全抵抗
値が並列に接続されているが。The actual operation is as follows. Variable resistance (VB2)
When the movable contact (41) is short-circuited with the fixed contact (to), the amount of peaking due to the capacitor (CB) becomes maximum.The total resistance value of the variable resistor (VB2) is connected in parallel to the collector resistor (R++). but.

この全抵抗値がコレクタ抵抗（Ｒ１＋　）に対して十分
太きければ、可変抵抗（ＶＢ２）による影響は殆ど無視
でき、出力信号は抑圧されない。コレクタ出力電圧はイ
ンダクタンス（Ｌ３）とコンダンｆＣ０７）の共振周波
数（ｆｏ）が弾調される。If this total resistance value is sufficiently thick compared to the collector resistance (R1+), the influence of the variable resistance (VB2) can be almost ignored and the output signal will not be suppressed. The collector output voltage is modulated by the resonance frequency (fo) of the inductance (L3) and the conductor fC07).

そこで、第２図（ａ）の如き周波数特性が得られる。Therefore, a frequency characteristic as shown in FIG. 2(a) is obtained.

可動接点（（（１が移動して、固定接点ｃ３りと短絡す
るとエミッタピーキングの量が、可変抵抗（’７Ｒ２）
　ノ全抵抗値が直列に接続されたことにｆｋす、ピーキ
ング量が最小となる。一方コレグタ電極のイ／ピーダン
スはゼロとなり、コンゲタ電極からの出力電圧は得られ
なくなる。このときコンデンサ（０９）とインダグタン
ス（Ｌ３）の直列回路がコンデンサ（０７）の一端で接
地され共振周波数（ｆＯ）のトラップと同じ様な形とな
る。そこでｆ［＋を中心とする高域信号が抑圧される。If the movable contact (((1) moves and shorts with the fixed contact c3, the amount of emitter peaking will change due to the variable resistance ('7R2)
Since all the resistance values are connected in series, the amount of peaking is minimized. On the other hand, the impedance of the collector electrode becomes zero, and no output voltage can be obtained from the collector electrode. At this time, the series circuit of the capacitor (09) and the inductance (L3) is grounded at one end of the capacitor (07), forming a form similar to a trap of the resonant frequency (fO). Therefore, the high frequency signal centered on f[+ is suppressed.

すなわち。Namely.

可変抵抗（ＶＢ２）とリード線（４υ、コンデンサ（０
７）、インダクタンス（ＬＡ）とによす、実質的な高域
抑圧回路を形成している。実際の回路では第８図の如く
、固定接点０９とコレクタ電極［有］の間に抵抗（ＲＩ
Ｓ）′ｆ、挿入する。更に、ピーキング回路（ハ）のコ
ンデンサ（０８）と直列に抵抗（Ｒ１６）を挿入し、抵
抗（Ｒ１５）と共にピーキング量、抑圧量のバランスを
とっている（＄３図の実施例参照）、従って、固定接点
（３１を可動接点（４０と短絡せしめると、高域が抑圧
され５第２図＜Ｃ）の如き周波数特性が得られる。従い
、広い範囲で調整を行なうことが可能である。Variable resistor (VB2), lead wire (4υ), capacitor (0
7) and inductance (LA), forming a substantial high frequency suppression circuit. In the actual circuit, as shown in Figure 8, there is a resistance (RI) between the fixed contact 09 and the collector electrode.
S)′f, insert. Furthermore, a resistor (R16) is inserted in series with the capacitor (08) of the peaking circuit (c), and together with the resistor (R15), the amount of peaking and the amount of suppression are balanced (see the example in the figure $3). When the fixed contact (31) is short-circuited with the movable contact (40), the high frequency range is suppressed and a frequency characteristic as shown in FIG.

又、＄７図、第８図で示した実施例ではコンデンサ（０
７）（０８）及びインダグタンス（ＬｉＳ）の動作によ
り、第９図に示す如く、入力信号（＆）に対して、（′
ｂ）の様な波形が得られる。すなわち。In addition, in the embodiments shown in Figures 7 and 8, the capacitor (0
7) Due to the operation of (08) and inductance (LiS), ('
A waveform like b) is obtained. Namely.

プリシュート■、オーパーンニー）（５１）を付加する
ことができ１画像の鮮鋭度を更に向上することができる
。更に第７図、第８図の実施例は前述の如く、従来輝度
信号のＦＭ復調回路とディエンファシス回路の間に挿入
された位相補正回路と共用することができる。It is possible to add preshoot (2), open knee) (51), and to further improve the sharpness of one image. Furthermore, the embodiments of FIGS. 7 and 8 can be used in common with the conventional phase correction circuit inserted between the FM demodulation circuit and the de-emphasis circuit for luminance signals, as described above.

β方式のＶＴＲにおいて上記共用を行なった場合の第８
図の回路の定数を以下に記載する。When the above sharing is performed in a β-type VTR, the 8th
The constants of the circuit shown in the figure are listed below.

抵抗（Ｒｊ２）””５６０Ω　（Ｒ１！＄）・　ＩＫΩ
　（ＶＢ２）・　５００Ω　（Ｒ＋６）−３９０Ω　（
Ｒｌｓ）・−１５０Ω コンデンサ（０７）・・・１５０ＰＦ　　（Ｃ８）・−
２７０ＰＦ　　インダクタンス（Ｌ３）・・−８２μ■
尚、抵抗（Ｒ１１）は抵抗（Ｒ１５）と共用する構成と
なっており省略している。Resistance (Rj2)""560Ω (R1!$)・IKΩ
(VB2)・500Ω (R+6)-390Ω (
Rls)・-150Ω Capacitor (07)...150PF (C8)・-
270PF Inductance (L3)...-82μ■
Note that the resistor (R11) is omitted because it is used in common with the resistor (R15).

（ト〕　　発明の効果 以上、述べ九如く１本発明によれば１画質の調整範囲が
広い画質帖整回路を実現でき、ＶＴＦＩ等の映像信号処
理回路に用いて効果がある。(g) Effects of the Invention As stated above, according to the present invention, an image quality adjustment circuit with a wide adjustment range for one image quality can be realized, and it is effective when used in a video signal processing circuit such as VTFI.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の第１の実施例の回路ブロック図であり
、′＠２図は本発明の周波数特性を示す図である。第６
図、第４図、第５図、第６図、第７図、第８図は夫々他
の実施例を示す回路図、第９図は第７図、第８図の実施
例における波形図である。第１０図、第１１図は従来例
の回路図である。 （５）（至）・・・ピーキ／グ回路、　（７）Ｃ３η・
−高域抑圧回路。 （ＹＲπ）（ｖＲｚ）・・・可変抵抗（制御素子）。FIG. 1 is a circuit block diagram of a first embodiment of the present invention, and FIG. 2 is a diagram showing frequency characteristics of the present invention. 6th
4, 5, 6, 7, and 8 are circuit diagrams showing other embodiments, and FIG. 9 is a waveform diagram in the embodiment of FIGS. 7 and 8. be. FIGS. 10 and 11 are circuit diagrams of conventional examples. (5) (To)...Peak/G circuit, (7) C3η・
-High frequency suppression circuit. (YRπ) (vRz)...variable resistance (control element).

Claims (1)

【特許請求の範囲】[Claims] （１）映像信号を増幅するトランジスタ増幅回路の基準
電極にピーキング回路を設け、出力電極には高域抑圧回
路を設け、前記ピーキング回路によるピーキング量の調
整と前記高域抑圧回路による抑圧量を連動して制御する
制御素子を配したことを特徴とする画質調整回路。(1) A peaking circuit is provided at the reference electrode of a transistor amplifier circuit that amplifies the video signal, a high frequency suppression circuit is provided at the output electrode, and the adjustment of the amount of peaking by the peaking circuit and the amount of suppression by the high frequency suppression circuit are linked. An image quality adjustment circuit characterized by having a control element arranged to control the image quality.