JPS6173495A - Frequency stabilizing oscillator - Google Patents

Abstract

PURPOSE:The omit a crystal oscillator and to attain cost down by constituting a voltage control oscillator outputting 3fsc frequency output on the basis of the output of a voltage control oscillator generating the subcarrier signal fsc of a chroma signal and mounted on a VTR of a pair of voltage control oscillators. CONSTITUTION:The 1st voltage control oscillator 1 oscillates at an approximately fixed frequency and the output (3fsc frequency) of the 2nd voltage control oscillator 2 is applied to a CCD as a clock pulse. When the oscillation frequency of the 1st oscillator 1 is adjusted by setting up a current ratio of current values flowing into the oscillators 1, 2 to a prescribed balue, the oscillation frequency of the oscillator 2 is set up to 3fsc and a phase comparator applies its compared output to the oscillator 2 on the basis of the 3fsc signal and fsc signal. Then, 3fsc signal pulses are counted up within a prescribed period on the basis of the oscillation output of the oscillator 1, and if the counted value exceeds the fixed range, a control signal is applied to the control terminal of the oscillator 2 to attain phase lock between the fsc and 3fsc signals accurately.

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ＶＴＲ（磁気記録再生装置）における特殊再
生であるスチル再生時に生じるスキュー歪を補正するた
めに用いられるＣＯＤ遅延素子に加えるクロック周波数
を得る発振器に係り、特に前記クロック周波数としてク
ロマ信号のサブキャリア（ｆＳＣ）の３倍である３ｆｍ
ｃを利用するときの周波数安定化発振器に関する。Detailed Description of the Invention (a) Industrial Application Field The present invention relates to a clock applied to a COD delay element used to correct skew distortion that occurs during still playback, which is special playback in a VTR (magnetic recording/reproduction device). It concerns an oscillator that obtains a frequency, and in particular, the clock frequency is 3fm, which is three times the subcarrier (fSC) of the chroma signal.
This invention relates to a frequency stabilized oscillator when using c.

（ロ）従来の技術 一般にＶＴＲにおいて、特殊再生であるステル再生を行
うとき、Ｈ並べがずれてしまい、隣接した記録トラック
の切り替わり部分で水平同期信号間隔の不連続が生じ、
再生画面が歪むスキュー歪みという現象が起る。そこで
従来＋Ｈガラス遅遅延線用用て＋Ｈスキュージャンープ
の補正回路を用いて、前記歪を防止していたが、近年集
積回路化の進歩から電荷結合素子（ＣＯＤ”）と呼ばれ
る半導体遅延素子が用いられ始めた。(B) Conventional technology Generally, when performing stealth playback, which is special playback, in a VTR, the H alignment is shifted, causing discontinuity in the horizontal synchronizing signal interval at the switching part of adjacent recording tracks.
A phenomenon called skew distortion occurs in which the playback screen is distorted. Conventionally, a +H skew jump correction circuit for the +H glass delay line was used to prevent the above distortion, but in recent years, with the advancement of integrated circuits, a semiconductor delay element called a charge-coupled device (COD) has been used. began to be used.

その−例として東芝しビーー３６巻８号（昭和５６年）
のＰ７１３〜７１６に示されているようにクロマ信号の
サブキャリア周波数ｆｇｃの３倍即ち３ｆｗｃ、をクロ
ック信号として駆動する構成が示されている。For example, Toshiba Shibee Volume 36, No. 8 (1981)
As shown in P713 to P716, a configuration is shown in which the chroma signal is driven at three times the subcarrier frequency fgc, that is, 3fwc, as a clock signal.

ここで前記３Ｊ’ａｃを得るのに一般的には第２図に示
すように水晶発振子（１）を用い、発振器（２）、ロー
パスフィルタ（３）及び位相検波器（４）より成る水晶
発振回路を構成する。Here, to obtain the above 3J'ac, generally a crystal oscillator (1) is used as shown in Figure 2, and the crystal oscillator (2), a low-pass filter (3) and a phase detector (4) Configure an oscillation circuit.

とこうが水晶発根子は、温度に対して極めて安定してお
り、構成素子としては適しているが、高価でありＶＴＲ
のコストアップにつながっている。Toga crystal rooters are extremely stable with respect to temperature and are suitable as structural elements, but they are expensive and are not suitable for VTRs.
This has led to an increase in costs.

（ハ）発明が解決しようとする問題点 本発明は、前記ＣＣＤを用いて遅延回路を構成する場合
、前記水晶発振子を用いることなく、発振周波数の安定
した発振器を構成することを目的とする。(C) Problems to be Solved by the Invention The present invention aims to configure an oscillator with a stable oscillation frequency without using the crystal oscillator when a delay circuit is configured using the CCD. .

に）問題点を解決するための手段 本発明は、磁気記録再生装置（ＶＴＲ）においてクロマ
信号のサブキャリア信号（３，５８ＭＨｚ　）の発振器
が具備されており、しかもこれは水晶発振子を用いたク
リスタル発振器で構成されているので、その発振出力が
温度等に対して安定した発振周波数であり、又第１の電
圧制御発振器はほぼ一定の周波数（３５０７Ｈ言５．５
　ＭＥＩｚ　、　ｆ＊は水平同期信号の周波数）で発振
し、ＣＣＤに加えるクロックパルスとして第２の電圧制
御発振器の出力（周波数は３　ｆｓｃ　言１０．７　Ｍ
Ｈｚ　ｆｍｃはクロマ信号のサブキャリア）を加える構
成で、前記各電圧制御発振器に流す電流比を所定値に設
定しておくことにより、前記第１の制御発振器の発振周
波数を調整すると、前記第２の電圧制御発振器の発振周
波数を３ｆｇｃに設定され、位相比較器に加えられる前
記３ｆａｃ信号及びｆａｃ（３，５８ＭＨｚ　）信号に
よりその比較出力を導出して前記第２の電圧制御発振器
に加える。B.) Means for Solving the Problems The present invention provides a magnetic recording/reproducing apparatus (VTR) equipped with an oscillator for a subcarrier signal (3.58 MHz) of a chroma signal, which uses a crystal oscillator. Since it is composed of a crystal oscillator, its oscillation output has a stable oscillation frequency with respect to temperature, etc., and the first voltage controlled oscillator has an almost constant frequency (3507H word 5.5).
MEIz, f* is the frequency of the horizontal synchronizing signal), and the output of the second voltage controlled oscillator (frequency is 3 fsc and 10.7 M) is applied as a clock pulse to the CCD.
Hz fmc is a subcarrier of the chroma signal), and by setting the current ratio flowing through each of the voltage controlled oscillators to a predetermined value, the oscillation frequency of the first controlled oscillator is adjusted. The oscillation frequency of the voltage controlled oscillator is set to 3fgc, and the comparison output is derived from the 3fac signal and the fac (3,58 MHz) signal applied to the phase comparator and is applied to the second voltage controlled oscillator.

更に前記第１の電圧制御発振器の発振出力を基準として
所定時間内に３ｆａｃ信号のパルスをカウントし、一定
の範囲から外れている場合、前記範囲に入るように前記
第２の電圧制御発振器の制御端子に制御信号を印加し、
サイドロックを防止し、ｆｓｃと３ｆａｃ信号の位相ロ
ックを確実になし、従来の水晶発掘器を削減したもので
ある。Further, pulses of the 3fac signal are counted within a predetermined time based on the oscillation output of the first voltage controlled oscillator, and if the pulses are out of a certain range, the second voltage controlled oscillator is controlled so as to fall within the range. Apply a control signal to the terminal,
It prevents side lock, ensures phase lock of FSC and 3FAC signals, and eliminates the need for a conventional crystal excavator.

（（ホ）作用 前述の本発明の構成から、一対の電圧制御発振器により
、位相比較器の基準信号として、ＶＴＲに具備されてい
るクロマ信号のサブキャリア信号を発生する電圧制御発
振器の出力（周波数はＮＴＳＣ方式の場合、３．５７９
５４５ＭＨｚ）を位相比較器の基準信号として利用し、
３ｆａｃなる周波数を有する電圧制御発振器で構成し得
る。((e) Effect) From the configuration of the present invention described above, the output (frequency is 3.579 in the case of NTSC system.
545MHz) as the reference signal of the phase comparator,
It can be composed of a voltage controlled oscillator with a frequency of 3fac.

（→　実施例 図面に従って本発明を説明すると、第１図は本発明の電
圧制御器を示す回路図、第３図は同発振器を説明するた
めお回路図、第４図は本発明の同発振器の一実施例を示
す回路図、第５図は本発明の同発振器を説明するための
特性波形図である。(→ To explain the present invention according to the embodiment drawings, Fig. 1 is a circuit diagram showing the voltage controller of the present invention, Fig. 3 is a circuit diagram for explaining the oscillator, and Fig. 4 is a circuit diagram showing the oscillator of the present invention. FIG. 5 is a characteristic waveform diagram for explaining the oscillator of the present invention.

図面において、（１）は第１の電圧制御発振器（以下Ｖ
ＣＯ−１と呼ぶ）、（２１は第２の電圧制御発振器（以
下ＶＣＯ−２と呼ぶ）、（３）は位相比較器、［４１ｆ
５）（６）はｉ！流分配回路（７）を構成する第１、第
２及び第３のトランジスタ、（８）は平滑用コンデンサ
、（９）は電流調整用可変抵抗器、α■はサイドロック
検出回路、（ＩＤＣ１３ハ各々３５０ｆＨ信号及ヒ３ｆ
８ｃ信号用出力端子、（１３は第１の発振用コンデンサ
、トランジスタ（１４１５）ＱＥ９Ｇ前＆へ９は第１の
電圧制御発振器Ｖ　ＣＯ−１（１）を構成する発根用ト
ランジスタ、（２ａｌ（２１）Ｌ２２１（２３）（２４
１□□□は同発振器（１）に定電流を供給する定電流用
トランジスタ、（イ）は基準電圧発生回路、額Ｃ２’ｒ
！；Ｊ　　　。In the drawing, (1) is the first voltage controlled oscillator (hereinafter referred to as V
CO-1), (21 is the second voltage controlled oscillator (hereinafter referred to as VCO-2), (3) is the phase comparator, [41f
5) (6) is i! The first, second and third transistors constituting the current distribution circuit (7), (8) a smoothing capacitor, (9) a variable resistor for current adjustment, α■ a side lock detection circuit, (IDC13 350fH signal and 3f each
8c signal output terminal, (13 is the first oscillation capacitor, transistor (1415) QE9G front & to 9 is the rooting transistor that constitutes the first voltage controlled oscillator V CO-1 (1), (2al( 21) L221 (23) (24
1□□□ is a constant current transistor that supplies constant current to the oscillator (1), (A) is a reference voltage generation circuit, and C2'r
! ;J.

及びｗｅ；ｔｎは各々第１及び第２の制御部ｅｕｏｚを
構成する制御用トランジスタ、Ｃ畑は第２の発振用コン
デンサ、Ｃ３４）（ハ）（３ｏ’ｎ■回は第２の電圧制
御発振器ＶＣＯ−２（２１を構成する発振用トランジス
タ、（４１１（４１１（４２１（４３１（４４１（４５
１は同発憑器（２）に定電流を供給する定電流用トラン
ジスタ、（４暉ηは３５０　ｆ　、Ｉ出力、（嫂は直流
電圧（■ｃｃ）を供給する電源端子、ｆ４９１５０１は
各々前記Ｖ　ＣＯ−１（１）及Ｕ’Ｖ　ＣＯ−２（２）
ノｈＪＩａ端子、圓は前記回路をＩＣ化した際に可変抵
抗器（９）が接続される外部端子を示す。and we;tn are control transistors constituting the first and second control units euoz, C field is the second oscillation capacitor, C34)(c)(3o'n■ times is the second voltage controlled oscillator The oscillation transistor that constitutes VCO-2 (21, (411 (411 (421 (431 (441)
1 is a constant current transistor that supplies a constant current to the generator (2); V CO-1 (1) and U'V CO-2 (2)
A terminal No.hJIa and a circle indicate an external terminal to which a variable resistor (9) is connected when the circuit is integrated into an IC.

次に電圧制御発振器について第３図を用いて説明すると
一般的に発振周波数を決定する素子として容量値Ｃを有
するコンデンサ６ｚを使用し、それに流入又は流出の電
流と′電圧との関係により前記発振周波数を決定する。Next, a voltage controlled oscillator will be explained using FIG. 3. Generally, a capacitor 6z having a capacitance value C is used as an element that determines the oscillation frequency, and the oscillation is controlled by the relationship between the current flowing into or out of it and the voltage. Determine the frequency.

そこでｉ？￥流１に源端子（４８１に１陪次スイッナ６
３、定電流源６（１）（ト）、スイッチ１５６１を接続
し、Ａ点の電位を検出する高レベル模出部、低レベル検
出部酊及び制御部弥を設け、前記スイッチし５．３１が
オンのとぎスイッチ（５６）はオフ、又スイッチ６ｅが
オンのときスイッチ弥がオフとなるように制御部（５９
でコントロールされるものとする。So i? Source terminal to flow 1 (1 secondary switcher 6 to 481)
3. Connect the constant current source 6 (1) (g) and the switch 1561, and provide a high level simulating section for detecting the potential at point A, a low level detecting section and a control section, and perform the above-mentioned switch 5.31. The control unit (59) is turned off so that the switch (56) is turned off when the switch 6e is turned on, and the switch 56 is turned off when the switch 6e is turned on.
shall be controlled by.

例えばスイッチ■がオン、スイッチ（ト）がオフとする
と、前記コンデンサ（５′２には電荷が充電され、人の
電位は定電流源５４）かもの供給電流により上昇して行
く。そして高い側の閾値に到達すると、高レベル検出部
６７）が動作し、制御部δ９に検出出力が加わり、前記
スイッチωがオフ、スイッチ６Ｑがオンになる。For example, when the switch (2) is turned on and the switch (g) is turned off, the capacitor (5'2) is charged with electric charge, and the electric potential of the person increases due to the current supplied from the constant current source 54. When the higher threshold is reached, the high level detection section 67) is activated, a detection output is applied to the control section δ9, the switch ω is turned off, and the switch 6Q is turned on.

すると前記スイノナ艶のオンにより、コンデンサ６２０
充を電荷は放ｔされ、Ａ点の電位は下降して行き、１戊
い側の閾値に到達すると、最初の状態に戻り、コンデン
サ５３への充電が始まる。第３図におけろシステムの発
根周期は、 ７　＝　２以ｖ、−ｖ吐　　　　　　　・旧・・（１）
■ によって定まる。Then, due to the above-mentioned turning on of Suinona, the capacitor 620
The charge is discharged, and the potential at point A falls, and when it reaches the threshold on the one side, it returns to the initial state and charging of the capacitor 53 begins. In Figure 3, the rooting period of the system is 7 = 2 or more v, -v discharge Old... (1)
■ Determined by.

そ、ｊｌ−第１図にお１６ＶＣＯ−１（１）とＶＣＯ−
２（２）の供給電流分配比を例えば１：２に設定すると
、Ｖ　ＣＯ−１（１）ヲ周波数ｆｒｖｃｖｆ４整すルト
、ＶＣｏ−２（２）は２ｆｌな周波数に設定される。So, jl-Figure 1 shows 16VCO-1 (1) and VCO-
If the supply current distribution ratio of 2(2) is set to 1:2, for example, VCO-1(1) is set to a frequency frvcvf4, and VCo-2(2) is set to a frequency of 2fl.

但しく１）式の高レベル及び低レベル閾値電圧ｖ８及び
ｖ、、の差（Ｖ、−ＶＬ）及びＣが同一の値に設定した
場合であるが、集積回路（ＩＣ）化したとき、同−ＩＣ
上に同形状のコンデンサ及び同じ閾値検出回路を設ける
ことにより、それぞれの値はかなり精度良く近づく。However, when the difference (V, -VL) between the high-level and low-level threshold voltages v8 and v, and C in equation 1) are set to the same value, when integrated circuit (IC) is formed, the same -IC
By providing a capacitor of the same shape and the same threshold detection circuit above, the respective values approach each other with high accuracy.

本システムＫＶｃｏ−Ｎｌ）を３５０．７’ｇ　、ＮＴ
ＳＣ方式の場合５．５　ＭＨｚ　Ｋ調整したときに■Ｃ
Ｏ−２（２）が３１．ｃ即ち１０．７Ｍよりも高目（例
えば＋１５％）になるように電流分配比を設定し、■Ｃ
Ｏ−２＋２）の制御端子側に制御電圧を加えて発振周波
数が下がる方向のみに制御できるようにセットしておく
。これによりサイドロック検出回路Ｃｌ０Ｉの入力周波
数が所定の値よりも高くなることはなく、その動作も確
実となる。This system KVco-Nl) is 350.7'g, NT
In the case of SC method, when adjusting 5.5 MHz K, ■C
O-2(2) is 31. Set the current distribution ratio so that it is higher (for example, +15%) than c, that is, 10.7M, and
A control voltage is applied to the control terminal side of O-2+2), and the setting is made so that the oscillation frequency can be controlled only in the direction of decreasing. This prevents the input frequency of the sidelock detection circuit Cl0I from becoming higher than a predetermined value, and its operation becomes reliable.

第１図において、サイドロック検出回路Ｈは、３５０ｆ
、Ｉを基準とした信号で、所定時間内に３．７’ｓｃ信
号（整形後のパルス波形）のパルス数をカウントし、一
定の範囲（例えば９．３　ＭＨｚ　〜１２．１Ｍｆｌｚ
　）以外であればサイドロック検波出力信号が前期サイ
ドロック検出回路（１０）から現われ、ＶＣＯ−２（２
）の制御端子６０に制御信号として加わる。この制御信
号として例えばＶ　ＣＯ−２（２）の出力（３ｆＳＣ）
信号の周波数が前記１２．１　Ｍｌｌｚより高い場合ハ
″′Ｈ″レベル、一方９．３　ＭＨｚより低い場合は″
Ｌ″レベルの出力が端子５Ｑに加わり、ＶＣＯ−２（２
）の発振周波数は前記範囲内に入る。In FIG. 1, the side lock detection circuit H is 350f
, a signal based on I, counts the number of pulses of a 3.7'sc signal (pulse waveform after shaping) within a predetermined time, and calculates the number of pulses within a certain range (for example, 9.3 MHz to 12.1 Mflz).
), the sidelock detection output signal appears from the previous sidelock detection circuit (10), and the VCO-2 (2
) as a control signal. As this control signal, for example, the output (3fSC) of V CO-2 (2)
If the signal frequency is higher than 12.1 Mllz, the level is ``H'', while if it is lower than 9.3 MHz, it is ``H'' level.
L'' level output is applied to terminal 5Q, and VCO-2 (2
) is within the above range.

一方前記範囲に３ｆＳＣ信号が入った場合、位相比較器
（３）はロックすることになり、所定の３１εＣ信号が
Ｖ　ＣＯ−２（２１の出力端子（６０１ｆｉｌ）ＶＣ現
われる。On the other hand, if the 3fSC signal falls within the range, the phase comparator (3) will be locked, and a predetermined 31εC signal will appear at the output terminal (601fil) of VCO-2 (21).

次に第４図は第１図の具体的な一実施例で、■ＣＯ−１
（１）は３５０ｆπの周波数にて発振するよう構成され
、端子（心には制御信号として記録時及び再生時におい
て、所定の電圧を印加し、制御部Ｃ３０のトランジスタ
■のペースをコントロールする。Next, Fig. 4 shows a specific example of Fig. 1, and ■CO-1
(1) is configured to oscillate at a frequency of 350 fπ, and a predetermined voltage is applied to the terminal as a control signal during recording and reproduction to control the pace of the transistor (2) of the control unit C30.

発振部６ｚの各トランジスタのエミッタ側には定電流ト
ランジスタ■（２＋）（２渇＋２３１　ＣＩ！４）（２
）が接続されており、一定のエミッタ電流を流す。A constant current transistor (2+) (2+231 CI!4) (2
) is connected, passing a constant emitter current.

ここで発振部６ｚのトランジスタ霞αｅのペースは基準
電圧発生源□□□により得た電圧を分圧回路線の抵抗６
４）（へ）鏝によって電圧Ｖ０を分割した電圧ｖ１が供
給され、前記制御部０１）のトランジスタ（２）へは電
流分配回路（７）のトランジスタ（４）から所定の電流
（工、）を供給する。Here, the pace of the transistor Kasumi αe of the oscillator 6z is the voltage obtained from the reference voltage source
4) (F) A voltage v1 obtained by dividing the voltage V0 is supplied by a trowel, and a predetermined current (d) is supplied from the transistor (4) of the current distribution circuit (7) to the transistor (2) of the control section 01). supply

このとき電流分配回路（７）に流れる電流は可変抵抗器
（９）によりレベル調整される。At this time, the level of the current flowing through the current distribution circuit (7) is adjusted by the variable resistor (9).

一方Ｖ　ＣＯ−２Ｆ２＋は、発振部旬の各トランジスタ
に定電流トランジスタ１１（４Ｄ（４ｚ（ハ）（４４）
（ハ）により、一定の電流を流し、トランジスタ（ハ）
（ト）のペースには前記基準電圧発生源（至）の電圧ｖ
０を分割した電圧（■２）を供給し、制御部Ｇ２のトラ
ンジスタののペースには端子側を介して位相比較器の出
力とサイドロック検出回路を加算した電圧が加わる。On the other hand, V CO-2F2+ has a constant current transistor 11 (4D (4z (c) (44)) for each transistor in the oscillation section.
(c) causes a constant current to flow through the transistor (c)
The pace of (g) is the voltage v of the reference voltage generation source (to).
A voltage (■2) obtained by dividing 0 is supplied, and a voltage obtained by adding the output of the phase comparator and the side lock detection circuit is applied to the voltage of the transistor of the control section G2 via the terminal side.

ここで前述の様に一定の周波数範囲外では、例えば９．
３　ＭＨｚ以下では″Ｈ″レベル、１２．１　ＭＨｚを
越えると”Ｌ”レベルなる制御信号がサイドロック検出
回路α〔から現われ、これが前記トランジスタののペー
スに加わり、端子５０）が”Ｈ″レベル時トランジスタ
のはカットオフとなり、電源分配部（７）からのコレク
タ電流はトランジスタ■を介して全て定′ａＬ流トラン
ジスタ（７）のベースに流れ込み、端子（５０１が″Ｌ
″レベレベトランジスタ（ハ）がオンとなって、トラン
ジスタ■のコレクタ電流は最小となる。このときを発振
部６′？）は、発振コンデンサ時の充放電に伴ってフリ
ーランを行う。そのときは前記電流分配回路（７１ＶＣ
おける′ＩｊＬ流比をトランジスタ（４１と（５）＋６
１で定め、例えば１：２に設定すると、Ｖ　ＣＯ−２（
２）ノ発振周波数はＶＣＯ−２の２倍になる一前述とは
異なり、前記周波数範囲に入った場合は、前記サイドロ
ック検出回路（２）の出力はゼロとなり、制御端子５０
１には位相比較器（３）からの出力が加わり、基準信号
の周波数ｆｔｃに基すいテＶ　ＣＯ２（２）＋！　３　
ｆｇｃ　ｏ　ｙりされる。Here, as mentioned above, outside a certain frequency range, for example, 9.
A control signal that is "H" level below 3 MHz and "L" level when it exceeds 12.1 MHz appears from the side lock detection circuit α, which adds to the pace of the transistor, and terminal 50) becomes "H" level. When the transistor is cut off, the collector current from the power supply distribution section (7) flows into the base of the constant 'aL current transistor (7) through the transistor (2), and the terminal (501 is set to 'L').
``The level transistor (C) turns on, and the collector current of the transistor ■ becomes the minimum.At this time, the oscillator 6'?) free-runs as the oscillation capacitor charges and discharges. is the current distribution circuit (71VC
'IjL current ratio at transistor (41 and (5) + 6
For example, if you set it to 1:2, V CO-2 (
2) The oscillation frequency is twice that of VCO-2. Unlike the above, when the frequency falls within the above frequency range, the output of the side lock detection circuit (2) becomes zero, and the control terminal 50
1 is added with the output from the phase comparator (3), and based on the frequency ftc of the reference signal, VCO2(2)+! 3
fgcoy is carried out.

第５図（イ）はＶ　ＣＯ−１（１）の制御電圧対発振周
波数（３５０ｆ、Ｉ）特性を示しＶｃｃ　／　２を中心
値５．５ＭＨｚに設定した例で、同図（ロ）はＶ　ＣＯ
−２＋２１の制御電圧対発振周波数（３ｆＳＣ）特性を
示し、Ｖｃ　ｃ／２を越えると１２．１ＭＨｚに一定に
なる例である。Figure 5 (a) shows the control voltage vs. oscillation frequency (350f, I) characteristics of V CO-1 (1), and is an example in which Vcc/2 is set to a center value of 5.5 MHz, and the same figure (b) shows the control voltage vs. oscillation frequency (350f, I) characteristics. C.O.
This example shows a control voltage vs. oscillation frequency (3fSC) characteristic of -2+21, and becomes constant at 12.1 MHz when Vcc/2 is exceeded.

（ト）発明の効果 本発明の周波数安定化発振器によれば、従来の様に水晶
発振子を用いる必要がなく、従って回路構成上コストダ
ウンが図れ、本発明はＣＣＤ遅延素子を用いたＶＴＲＫ
寄与すること極めて犬である。(G) Effects of the Invention According to the frequency stabilizing oscillator of the present invention, there is no need to use a crystal oscillator as in the conventional case, and therefore costs can be reduced in terms of circuit configuration.
It is extremely dog-like to contribute.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の周波数安定化発振器の基本回路図、第
２図は従来の水晶発振器を用（・た発振回路の回路図、
第３図は第１図の要部説明回路図、第４図は本発明の一
実施例を示す回路図、第５図は本発明の説明特性図を示
す。 主な図番の説明 （１）・・・第１の電圧制御発振器（ＶＣＯ−１）、（
２）・・・第２の電圧制御発振器（ＶＣＯ−２）、（３
）・・・位相比較器、　（７）・・・電流分配回路、　
α０）・・・サイドロック検出回路、　（４９１（５α
・・・制御端子。 出願人　三洋電機株式会社　外１名 代理人　弁理士　　佐　野　靜　夫 第１図 第２図Figure 1 is a basic circuit diagram of the frequency stabilizing oscillator of the present invention, and Figure 2 is a circuit diagram of an oscillation circuit using a conventional crystal oscillator.
3 is an explanatory circuit diagram of the main part of FIG. 1, FIG. 4 is a circuit diagram showing an embodiment of the present invention, and FIG. 5 is an explanatory characteristic diagram of the present invention. Explanation of main figure numbers (1)...First voltage controlled oscillator (VCO-1), (
2)...Second voltage controlled oscillator (VCO-2), (3
)...phase comparator, (7)...current distribution circuit,
α0)...Sidelock detection circuit, (491(5α
...Control terminal. Applicant: SANYO Electric Co., Ltd. (1 person) and 1 other representative: Patent attorney: Yasuo Sano Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] （１）スキュー歪補償用ＣＣＤのクロック信号としてク
ロマ信号のサブキャリア周波数ｆ＿Ｓ＿Ｃの３倍である
３ｆ＿Ｓ＿Ｃ信号を発生する電圧制御発振器において、
水平同期信号の周波数ｆ＿Ｈのｎ倍であるｎｆ＿Ｈを発
振周波数とした第１の電圧制御発振器と、前記３ｆ＿Ｓ
＿Ｃ信号をフェーズロック周波数としかつクロマ信号の
サブキャリア周波数を基準周波数とした位相比較器と、
前記３ｆ＿Ｓ＿Ｃ信号を発生する第２の電圧制御発振器
と、前記第１の電圧制御発振器及び第２の電圧制御発振
器に各々電流分配回路を接続して該電流分配回路により
前記各電圧制御発振器の発振周波数を定める要因となる
電流比を設定し、前記位相比較回路の制御出力により前
記第２の電圧制御発振器を制御し、前記第２の電圧制御
発振器より３ｆ＿Ｓ＿Ｃ信号を導出することを特徴とし
た周波数安定化発振器。(1) In a voltage controlled oscillator that generates a 3f_S_C signal, which is three times the subcarrier frequency f_S_C of the chroma signal, as a clock signal for the skew distortion compensation CCD,
a first voltage controlled oscillator whose oscillation frequency is nf_H which is n times the frequency f_H of the horizontal synchronization signal; and the 3f_S
a phase comparator with the _C signal as a phase lock frequency and the subcarrier frequency of the chroma signal as a reference frequency;
A current distribution circuit is connected to the second voltage controlled oscillator that generates the 3f_S_C signal, the first voltage controlled oscillator, and the second voltage controlled oscillator, and the oscillation frequency of each voltage controlled oscillator is controlled by the current distribution circuit. The frequency stabilization method is characterized in that a current ratio that is a factor for determining is set, the second voltage controlled oscillator is controlled by the control output of the phase comparison circuit, and a 3f_S_C signal is derived from the second voltage controlled oscillator. oscillator.