JPS6170882A

JPS6170882A - テレビジヨン信号の動き検出回路

Info

Publication number: JPS6170882A
Application number: JP59192929A
Authority: JP
Inventors: Tetsujiro Kondo; 哲二郎近藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-09-14
Filing date: 1984-09-14
Publication date: 1986-04-11
Anticipated expiration: 2010-05-01
Also published as: JPH0740742B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ディジタルテレビジョン信号の動き検出回
路に関する。

〔従来の技術〕

テレビジョン信号をディジタル化する場合に、１画素当
たりのビット数の平均値を低減する高能率符号化方法が
考えられている。そのひとつとして、フレーム間符号化
方法が知られており、フレ−ム間符号化方法として、動
き補正によるものがある。これは、動き検出により、現
在のフレームと前フレーム間の位置関係情報（動き補正
量又は動きベクトルと称される）を求め、この動き補正
量に基づいて前フレームの画像を操作して、フレーム間
の対応をとるものである。

このようなフレーム間符号化方法に適用できる動き検出
回路の一例として、米国特許第４２７８９９６号明細書
に記載されているものがある。この動き検出は、グラジ
ェント法と呼ばれるもので、以下に述べるように、動き
領域中の全画素についてのフレーム差と傾き情報（水平
方向ではサンプリング差、垂直方向ではライン差）を用
いて動き量を求めるものである。

第３図Ａに示すように、輝度傾斜のある画像が水平方向
に関して１フレームの間に矢印方向（右方向）に動いて
第３図Ｂに示す現フレームの位置に来たものとする。フ
レーム差ΔＦを「現フレームの画素から前フレームの画
素を減算したもの」と定義すると、このフレーム差ΔＦ
は、第３図Ｃに示すものとなり、フレーム差ΔＦの積算
値は、第３図Ｂ中において斜線を付した領域の面積Ａと
なる。この面積Ａは、高さｈと動きｆｉｖｌとの積であ
る。

ここで、サンプリング差ΔＥを「現サンプリング画素か
ら前サンプリング画素を減算したもの」と定義すると、
高さｈは、サンプリング差ΔＥ（第３図Ｄ）の積算値と
等しいから、水平方向の動き１ｔＶ１の大きさは、次式
で求められる。

ｌ　Ｖ　１　ｊ　＝Σ１ΔＦｌ／ΣＩΔＥ１第１ΔＦｌ
／ΣＩΔＥから明らかなように、右方向の動きの場合に
は、フレーム差の積算値ΣΔＦとサンプリング差の積算
値ΣΔＥとは、互いに異なる極性即ち異符号となる。ま
た、第３図の場合と異なり、左方向への動きの場合には
、フレーム差の積算値ΣΔＦとサンプリング差の積算値
ΣΔＥとは、互いに同一の極性即ち同符号となる。

この符号の関係から動きの方向を知ることができる。そ
れ故、サンプリング差ΔＥが正（正の傾き）の時では、
フレーム差ΔＦを加算する積算を行い、サンプリング差
ΔＥが負（負の傾き）の時では、フレーム差ΔＦを減算
する積算を行って面積Ａを求めるようにする。

このようにして、次式により方向を持つ水平方向の動き
量ｖ１が求まる。

ｖｌ＝Σ（ΔＦ・符号（ΔＦ））／Σ１ΔＥ１但し、符
号（ΔＦ）は（ΔＥ＝０）の時に０となり、（ΔＥ≠０
）の時にΔＥ／ｌΔＥ１となるものである。

上述の考え方は、二次元の動きに拡張してもこのま利用
できる。即ち、新たに縦方向の動きによって発生するフ
レーム差ΔＦも加わるが、符号（ΔＦ）の値は、縦方向
の動きと無相関であるから、縦方向の動きによって生じ
るフレーム差ΔＦの横方向への影響は相殺される。縦方
向の動き量ｖ２゜は、ライン差ΔＬを「現ライン画素か
ら前ライン画素を減算したもの」と定義すれば、次式で
求まる。

Ｖ２＝Σ（ΔＦ・符号（ΔＦ））／ΣＩΔＬｌ第４図は
、従来の二次元の動き検出回路の構成を示すブロック図
である。第４図において、６１で示す入力端子、にディ
ジタルテレビジョン信号が供給される。このディジタル
テレビジョン信号は、１フレームの遅延量を有するフレ
ーム遅延回路６２と１サンプリング周期の遅延量を有す
るサンプル遅延回路６４と１ラインの遅延量を有するラ
イン遅延回路６６とに供給される。

６３で示す減算器により、入力ディジタルテレビジョン
信号からフレーム遅延回路６２の出力（前フレームの画
素）が減算され、減算器６３の出力からフレーム差ΔＦ
が発生する。６５で示す減算器により、入力ディジタル
テレビジョン信号からサンプル遅延回路６４の出力（前
サンプルの画素）が減算され、減算器６５の出力からサ
ンプリング差ΔＥが発生する。６７で示す減算器により
、入力ディジタルテレビジョン信号からライン遅延回路
６６の出力（前ラインの画素）が減算され、減算器６７
の出力からライン差ΔＬが発生する。

フレーム差ΔＦが二つの積算回路に供給される。

一方の積算回路は、加／減算器７１とレジスタ７２とか
らなり、加／Ｍ算器７１にフレーム差ΔＦとレジスタ７
２の出力とが供給される。他方の積算回路は、加／減算
器８１とレジスタ８２とからなり、加／減算器８１にフ
レーム差ΔＦとレジスタ８２の出力とが供給される。こ
れらの積算回路の加／減算器７１及び８１にフレーム差
ΔＦが供給される。

加／減算器７１は、制御回路７３の出力により加算又は
減算の一方の演算動作を行うようにされる。制御回路７
３には、減算回路６５からサンプリング差ΔＥが供給さ
れ、このサンプリング差ΔＥの符号が正の時には、加算
動作を行い、このサンプリング差ΔＥの符号が負の時に
は、減算動作を行うように、制御回路７３が加／減算器
７１を制御する。

加／減算器８１は、制御回路８３の出力により加算又は
減算の一方の演算動作を行うようにされる。制御回路８
３には、減算回路６７からライン差ΔＬが供給され、こ
のライン差ΔＬの符号が正の時には、加算動作を行い、
このライン差ΔＬの符号が負の時には、減算動作を行う
ように、制御回路８３が加／減算器８１を制御する。

サンプリング差ΔＥは、変換回路７４に供給され、絶対
値に変換され、積算のための加算器７５の一方の入力に
供給される。加算器７５の出力がレジスタ７６に供給さ
れ、レジスタ７６の出力が加算器７５の他方の入力に供
給され、レジスタ７６の出力にサンプリング差ΔＥの絶
対値の積算値が取り出される。

ライン差ΔＬは、変換回路８４に供給され、絶対値に変
換され、積算のための加算器８５の一方の入力に供給さ
れる。加算器８５の出力がレジスタ８６に供給され、レ
ジスタ８６の出力が加算器８５の他方の入力に供給され
、レジスタ８６の出力にライン差ΔＬの絶対値の積算値
が取り出される。

前述のように、水平方向の動きｖｌは、フレーム差ΔＦ
を動き領域で加算又は減算したものを割算器７７により
サンプリング差ΔＥの絶対値の積算値で割ることで求め
られ、出力端子７８にこの動き出力ｖｌを得ることがで
きる。また、垂直方向の動きｖ２は、割算器８７により
フレーム差ΔＦを動き領域で加算又は減算したものをラ
イン差ΔＬの絶対値の積算値で割ることで求められ、出
力端子８８にこの動き出力ｖ２を得ることができる。

Ｃ発明が解決しようとする問題点〕上述のグラジェント法による動き検出は、定常性（ΔＥ
の連続性）を仮定しているので、この条件を満たさない
極値は、以下のように、精度を低下させる原因となる。

第５図Ａに示すように、前フレー゛ムにおいて画素ａ、
ｂ、ｃからなる極値があったとき、１フレームで１画素
分左方向へ動いたとき（第５図Ｂ）、画素すでは、フレ
ーム差ΔＦが正となり、サンプリング差ΔＥが正となる
。この両者の符号が同一であるから、左方向の動きとし
て−正しく検出される。一方、第５図Ａに示す極値が１
画素分右方向へ動いたとき（第５図Ｃ）、画素すでは、
フレーム差ΔＦが正となり、サンプリング差ΔＥが正と
なる。従って、右方向の動きにもかかわらず左方向の動
きとして誤って検出してしまう。

また、下向きの極値のときは、動きの方向が左右いづれ
でも、フレーム差ΔＦが負となると共に、サンプリング
差ΔＥが負となる。従って、真の動きの方向が右方向に
もかかわらず、左方向の動きとして誤って判定してしま
う。

一般のテレビジョン信号では、極値がいたる所にあるの
で、極値の影響による動き検出の精度の低下は、無視で
きない問題である。

また、従来の動き検出回路は、動き領域内の全画素につ
いてフレーム差を算出していた。そのため、動き検出の
処理速度が高速であることが必要であった。この点を解
決するため、全画素でな（、所定数の画素毎に位置する
画素（代表点と称する）について、動き検出を行う簡略
化方式が考えられる。しかし、代表点を用いる動き検出
の場合でも、上述のような極値による精度の低下の問題
が同様に生じる。

また、第６図に示すように、動き領域内の全画素ａ、ｂ
、ｃ、ｄを用いて動き検出を行う場合と異なり、代表点
を用いるときには、どの画素を採るかにより、傾き（サ
ンプリング差）の値が大きく異なり、従って、動き量が
大きく変化する問題が生じる。

従って、この発明の目的は、代表点を用いて簡略な構成
で、然も、動き検出の精度の低下が防止された動き検出
回路を提供することにある。

また、この発明の他の目的は、極値のような非定常部に
よる動き検出の精度の低下の問題を解決できるテレビジ
ョン信号の動き検出回路を提供することにある。

〔問題点を解決するための手段〕

この発明は、ディジタルテレビジョン信号の所定数毎の
画素が代表点とされ、この代表点を用いて動き検出を行
う動き検出回路である。

この発明の第１の発明は、代表点に関して、現フレーム
及び前フレーム間のフレーム差ΔＦを発生する遅延及び
演算手段７．８と、入力ディジタルテレビジョン信号の
現画素の前後の複数画素の傾きΔＥｌ、　　ΔＥ２（Δ
Ｌｌ、　ΔＬ２）の平均値の絶対値１ΔＥ１ａｖ（ｌΔ
Ｌｌａｖ）を発生する遅延及び演算手段５，９．１０．
２１．２２　（２，３，４，６，１１，４１，４２）と
、フレーム差ΔＦを積算するための積算手段３３．３４
（５３，５４）と、積算手段３３．３４　（５３，５４
）の出力を入力ディジタルテレビジョン信号の傾きの平
均値の絶対値１ΔＥｌａｖ　（ｌΔＬｌａＶ）の積算値
により割算する手段３５（５５）とからなることを特徴
とするテレビジョン信号の動き検出回路である。

この発明の第２の発明は、代表点に関して、現フレーム
及び前フレーム間のフレーム差ΔＦを発生する遅延及び
演算手段７．８と、入力ディジタルテレビジョン信号の
現画素の前後の複数画素の傾きΔＥｌ、　　ΔＥ２（Δ
Ｌ１．　ΔＬ２）の平均値の絶対値１ΔＥｌａｖ（ｌΔ
Ｌｌａｖ）を発生する遅延及び演算手段５，９．１０，
２１．２２　（２，３，４，６，１１，４１，４２）と
、フレーム差ΔＦを積算するための積算手段３３．３４
　（５３，５４）と、積算手段３３．　３４　（５３，
５４）の出力を入力ディジタルテレビジョン信号の傾き
の平均値の絶対値１ΔＥｌａｖ（ｌΔＬｌａＶ）の積算
値により割算する手段３５（５５）と、入力ディジタル
テレビジョン信号の現画素の定常性の有無を現画素の近
傍の複数画素から判定する手段２６．２７，２８．２９
，３０．３１　　（４６゜４７．４８，４９．５０．５
１）と、この判定出力により定常性の無い代表点での動
き検出を禁止する手段２３．３２　（４３，５２）とか
らなるテレビジョン信号の動き検出回路である。

〔作用）現画素の前後の傾きΔＥ１及びΔＥ２（ΔＬ１及びΔＬ
２）の平均値により動き検出を行うので、代表点として
採る画素の違いによって、動き検出量が大きく変化する
ことが防止される。

また、定常性を有しない画素（極値）については、動き
検出結果を禁止しているので、極値により精度が低下す
ることが防止できる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。

第１図において、１は、ディジタルテレビジョン信号の
入力端子である。この入力ディジタルテレビジョン信号
は、所定のサンプリング周波数でサンプリングされ連続
したディジタルデータである。後述のゲート回路１３〜
１７により所定の領域例えば垂直方向に８ライン、水平
方向に３２サンプルの領域毎に１個のサンプル（代表点
）が抽出されて動き検出の処理がなされる。

この入力信号は、夫々１ラインの遅延量を持つライン遅
延回路２及び３の縦続接続に供給されると共に、１サン
プリング周期の遅延量を持つサンプル遅延回路４に供給
される。ライン遅延回路２の出力にサンプル遅延回路５
が接続され、ライン遅延回路３の出力にサンプル遅延回
路６が接続される。サンプル遅延回路５の出力にサンプ
ル遅延回路９が接続されると共に、ゲート回路１３を介
してフレーム遅延回路７が接続される。

サンプル遅延回路５の出力のうちでゲート回路１３を介
されたものが動き検出の対象となる代表点の現画素であ
る。ゲート回路１３の出力及びフレーム遅延回路７の出
力が減算回路８に供給され、代表点に関して、現フレー
ムの現画素から前フレームの対応する画素が減算され、
減算回路８の出力にフレーム差ΔＦが取り出される。

サンプル遅延回路９の出力がゲート回路１４を介して減
算回路１０の一方の入力端子に供給される。この減算回
路１０の他方の入力端子にゲート回路１５を介されたラ
イン遅延回路２の出力が供給される。

サンプル遅延回路６の出力がゲート回路１７を介して減
算回路１１の一方の入力端子に供給され、この減算回路
１１の他方の入力端子にゲート回路Ｉ６を介されたサン
プル遅延口ｉ４の出力が供給される。

これらのゲート回路１３，１４，１５，１６゜１７は、
端子１８からの共通の代表点抽出信号により制御され、
サンプル遅延回路５の出力に代表点の現画素Ｓ１が現れ
る時に同時にオンとされ、その時の入力画素を出力する
。

代表点である現画素Ｓｌの近傍の画素がライン遅延回路
２，３及びサンプル遅延回路４，５．６゜９の各出力に
現れる。第２図は、現画素Ｓ１の近傍の画素を示す。入
力端子ｌに画素Ｓ６が供給される時には、ライン遅延回
路２の出力は、１ライン前の画素Ｓ２であり、ライン遅
延回路３の出力は、２ライン前の画素Ｓ５であり、サン
プル遅延回路４の出力は、■サンプル前の画素Ｓ４であ
る。

また、サンプル遅延回路６の出力は、画素Ｓ５より１サ
ンプル前の画素Ｓ３であり、サンプル遅延回路９の出力
は、現画素Ｓ１より１サンプル前の画素ＳＯである。

従って、現画素Ｓ１が代表点の時に、ゲート回路１４及
び１５がオンし、画素Ｓ２とこれより２サンプル前の画
素ＳＯが減算回路１０に供給される。この減算回路１０
の出力は、現画素Ｓ１とその前後に夫々位置する画素と
の水平方向に関する二つの傾きの和である。つまり、減
算回路１０の出力は、現画素Ｓ１とその１サンプル前の
画素Ｓ０とのサンプリング差ΔＥ１と現画素Ｓ１とその
１サンプル後の画素Ｓ２とのサンプリング差ΔＥ２とを
加算した（ΔＥ１＋ΔＥ２）である。この減算回路１０
の出力が変換回路２１に供給され、絶対値に変換され、
更に、演算回路２２により１　　・／２とされ、サンプ
リング差の絶対値の平均値１ΔＥｌａｖが形成される。

また、現画素Ｓ１が代表点の時に、ゲート回路１６及び
１７がオンし、画素Ｓ４とこれより２ライン前の画素Ｓ
３が減算回路１１に供給される。

この減算回路１１の出力は、現画素Ｓ１とその前後に位
置する画素との垂直方向の傾きの和である。

つまり、減算回路１１の出力は、現画素Ｓ１とその１ラ
イン前の画素Ｓ３とのライン差ΔＬ１と現画素Ｓ１とそ
の１ライン後の画素Ｓ４とのライン差ΔＬ２とを加算し
た（ΔＬ１＋ΔＬ２）である。

この減算回路１１の出力が変換回路４１に供給され、絶
対値に変換され、更に、演算回路４２により１／２とさ
れ、ライン差の絶対値の平均値１ΔＬ１ａｖが形成され
る。

また、各代表点で定常性の有無が調べられ、定常性の有
る代表点即ち極値でない代表点についてのみ動き量の算
出がなされる。この定常性は、代表点の画素Ｓ１の左右
及び上下の夫々に位置する４個の画素Ｓｏ、Ｓ２．Ｓ３
．Ｓ４を用いてなされる。

比較回路２６の入力Ａとしてゲート回路１３から現画素
Ｓｌが供給され、その人力Ｂとしてゲート回路１４から
画素ＳＯが供給される。比較回路２７の入力Ａとしてゲ
ート回路１５から画素Ｓ２が供給され、その人力Ｂとし
て現画素Ｓ１が供給される。比較回路２６の出力りは、
（Ａ＞Ｂ）つまり（Ｓｔ＞Ｓｏ）の時にハイレベルとな
り、比較回路２６の出力Ｃは、（Ａ＜Ｂ）つまり　（Ｓ
ｌくＳＯ）の時にハイレベルとなる。比較回路２７の出
力りは、（Ａ＞Ｂ）つまり（Ｓ２＞３１）の時にハイレ
ベルとなり、比較回路２７の出力Ｃは、（Ａ＜Ｂ）つま
り　（Ｓ２＜Ｓｌ）の時にハイレベルとなる。３個の画
素Ｓｏ、Ｓｔ、Ｓ２は、水平方向に連続する画素である
ので、（Ｓｏ＜ＳＬ＜Ｓ２）或いは（Ｓｏ＞５１＞５２
）の時に代表点の画素Ｓ１に定常性が有ると判断される
。

３個の画素の大きさが（Ｓｏ＜Ｓｔ＜３２）の関係にあ
る時にＡＮＤゲート２８の出力がハイレベルとなり、３
個の画素の大きさが（ＳＯ＞３１〉Ｓ２）の関係にある
時にＡＮＤゲート２９の出力がハイレベルとなる。この
ＡＮＤゲート２８及び２９の出力がＯＲゲート３０に供
給される。ＯＲゲート３０の出力がＡＮＤゲート２３及
びＡＮＤゲート３２に供給される。

ＡＮＤゲート２３には、サンプリング差の絶対値の平均
値１ΔＥｌａｖが供給されている。一方、ＡＮＤゲート
３２には、減算回路８からフレーム差ΔＦが供給されて
いる。従って、定常性の有る代表点の場合にのみ、サン
プリング差の絶対値の平均値１ΔＥｌａｖが加算器２４
に供給され、同様に、フレーム差ΔＦが加／減算器３３
に供給される。

加算器２４は、レジスタ２５と共に積算回路を構成し、
レジスタ２５の出力に１ΔＥｌａｖの積算値が得られる
。加／減算器３３は、レジスタ３４と共に積算回路を構
成し、レジスタ３４の出力にフレーム差ΔＦの積算値が
得られる。加／減算器３３は、正の傾きの時に即ちＡＮ
Ｄゲート２８の出力がハイレベルの時に加算動作を行い
、ＡＮＤゲート２８の出力がローレベルとなる負の傾き
の時に減算動作を行うように制御される。

水平方向の動きは、割算器３５により、フレーム差ΔＦ
を動き領域で加算又は減算したものをサンプリング差の
平均値の絶対値の積算値で割ることで求められる。この
割算器３５の出力端子３６に水平方向の動き出力が得ら
れる。この動き出力は、その符号ビットが動きの方向を
示し、その値が動きの量を示すものである。

上述の水平方向の処理と同様の構成が垂直方向に関して
設けられている。比較回路４６の入力Ｂとして、現画素
Ｓ１が供給され、比較回路４６の入力Ａとして、現画素
Ｓ１の１ライン後の画素Ｓ４が供給される。比較回路４
７の入力Ａとして、現画素Ｓ１が供給され、比較回路４
６の入力Ｂとして、現画素の１ライン前の画素Ｓ３が供
給される。この比較回路４６の出力Ｃ及び比較回路４７
の出力ＣがＡＮＤゲート４８に供給され、比較回路４６
の出力り及び比較回路４７の出力りがＡＮＤゲート４９
に供給される。比較回路４６の出力Ｃは、（Ｓ４＞Ｓｌ
）の時にハイレベルとなり、その出力りは、（３４＜３
１）の時にハイレベルとなる。比較回路４７の出力Ｃは
、（Ｓ　Ｌ　＞５３）の時にハイレベルとなり、その出
力りは、（Ｓｌ＜３３）の時にハイレベルとなる。

従って、ＡＮＤゲート４８の出力は、（Ｓ４〉３１　＞
３３）の時にハイレベルとなり、ＡＮＤゲート４９の出
力は、（Ｓ４＜３１＜３３）の時に−ハイレベルとなる
。これらのＡＮＤゲート４８及び４９の出力がＯＲゲー
ト５０に供給される。ＯＲゲート５０の出力がＡＮＤゲ
ート４３及びＡＮＤゲート５２に供給される。

ＡＮＤゲート４３には、ライン差の絶対値の平均値１Δ
Ｌｌａｖが供給されている。ＡＮＤゲート５２には、減
算回路８からフレーム差ΔＦが供給されている。従って
、定常性の有る代表点の場合にのみ、ライン差の絶対値
の平均値１ΔＬｌａＶが加算器４４に供給され、同様に
、フレーム差ΔＦが加／ｆＩｉ算器５３に供給される。

加算器４４は、レジスタ４５と共に積算回路を構成し、
レジスタ４５の出力に１ΔＬ、ｌａｖの積算値が得られ
る。加／減算器５３は、レジスタ５４と共に積算回路を
構成し、レジスタ５４の出力にフレーム差ΔＦの積算値
が得られる。加／減算器５３は、正の傾きの時に即ちＡ
ＮＤゲート４８の出力がハイレベルの時に加算動作を行
い、ＡＮＤゲート４８の出力がローレベルとなる負の傾
き　。

の時に減算動作を行うように制御される。

垂直方向の動きは、割算器５５により、フレーム差ΔＦ
を動き領域で加算又は減算したものをライン差の平均値
の絶対値の積算値で割ることで求められる。この割算器
５５の出力端子５６に垂直方向の動き出力が得られる。

この動き出力は、その符号ビットが動きの方向を示し、
その値が動きの量を示すものである。

〔発明の効果〕

この発明に依れば、代表点を用いて動き検出を行う場合
、サンプリング差或いはライン差として、代表点の前及
び後の複数のものの平均値を採るので、代表点を用いた
簡略な構成でありながら、動き検出の精度の低下が防止
された動き検出回路を実現することができる。

また、この発明に依れば、極値のような非定常部での動
き検出を禁止しているので、非定常部による動き検出の
精度の低下の問題を解決することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例の説明に用いる路線図、第３図はグラ
ジェント法による動き検出の説明に用いる路線図、第４
図は従来の動き検出回路のブロック図、第５図及び第６
図は従来の動き検出回路の問題点の説明に用いる路線図
である。１：ディジタルテレビンヨン信号の入力端子、２゜３ニ
ライン遅延回路、４．５．６．９７サンプル遅延回路、
７：フレーム遅延回路、８，１０．１１＝減算回路、２
６．２７，４６．４７：比較回路、３３．５３：加／減
算器、３５．５５：割算器、３６，５６：出力端子。

Claims

【特許請求の範囲】

（１）ディジタルテレビジョン信号の所定数毎の画素が
代表点とされ、この代表点を用いて動き検出を行う動き
検出回路において、上記代表点に関して、現フレーム及び前フレーム間のフ
レーム差を発生する遅延及び演算手段と、入力ディジタ
ルテレビジョン信号の現画素の前後の複数画素の傾きの
平均値を発生する遅延及び演算手段と、上記フレーム差
を積算するための積算手段と、上記積算手段の出力を上
記入力ディジタルテレビジョン信号の上記傾きの平均値
の絶対値の積算値により割算する手段とからなることを
特徴とするテレビジョン信号の動き検出回路。
（２）ディジタルテレビジョン信号の所定数毎の画素が
代表点とされ、この代表点を用いて動き検出を行う動き
検出回路において、上記代表点に関して、現フレーム及び前フレーム間のフ
レーム差を発生する遅延及び演算手段と、入力ディジタ
ルテレビジョン信号の現画素の前後の複数画素の傾きの
平均値を発生する遅延及び演算手段と、上記フレーム差
を積算するための積算手段と、上記積算手段の出力を上
記入力ディジタルテレビジョン信号の上記傾きの平均値
の絶対値の積算値により割算する手段と、上記入力ディ
ジタルテレビジョン信号の現画素の定常性の有無を上記
現画素の近傍の複数画素から判定する手段と、この判定
出力により上記定常性の無い代表点での動き検出を禁止
する手段とからなることを特徴とするテレビジョン信号
の動き検出回路。