JPS616921A - デジタルフイルタ装置 - Google Patents
デジタルフイルタ装置Info
- Publication number
- JPS616921A JPS616921A JP12811784A JP12811784A JPS616921A JP S616921 A JPS616921 A JP S616921A JP 12811784 A JP12811784 A JP 12811784A JP 12811784 A JP12811784 A JP 12811784A JP S616921 A JPS616921 A JP S616921A
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- memory
- frequency
- multiplication
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は業務用のデジタル化ミキシングコンソール等に
適用して好適なデジタルフィルタ装置に関する。
適用して好適なデジタルフィルタ装置に関する。
背景技術とその問題点
従来の業務用のデジタル化ミキシングコンソールにおい
ては、そのイコライザ部のデジタルフィルタ装置のデジ
タルフィルタ回路の各乗算器の乗算係数を夫に複数予め
メモリに記憶しておき、所望のフィルタ特性に応じてメ
モリに記憶されている乗算係数を選択して読み出し、そ
の読み出された乗算係数を各乗算器に与えるようにして
いた。
ては、そのイコライザ部のデジタルフィルタ装置のデジ
タルフィルタ回路の各乗算器の乗算係数を夫に複数予め
メモリに記憶しておき、所望のフィルタ特性に応じてメ
モリに記憶されている乗算係数を選択して読み出し、そ
の読み出された乗算係数を各乗算器に与えるようにして
いた。
しかし、そのデジタルフィルタ回路の構成が複雑で、し
かも多数のフィルタ特性を任意に選択し得るようにした
場合は、予めメモリに記憶する乗算係数の算出及び書き
込み作業が頗る煩雑となると共に、乗算係数を記憶する
メモリとしては記憶容量の頗る大きなものが必要となる
。
かも多数のフィルタ特性を任意に選択し得るようにした
場合は、予めメモリに記憶する乗算係数の算出及び書き
込み作業が頗る煩雑となると共に、乗算係数を記憶する
メモリとしては記憶容量の頗る大きなものが必要となる
。
発明の目的
斯る点に鑑み本発明は、多数のフィルタ特性を選択し得
るKも拘らず、予めメモリに記憶する乗算係数の算出及
び書き込み作業が軽減されると共に、乗算係数を記憶す
るメモリの容量が少なくて済むデジタルフィルタ装置を
提案しようとするものである。
るKも拘らず、予めメモリに記憶する乗算係数の算出及
び書き込み作業が軽減されると共に、乗算係数を記憶す
るメモリの容量が少なくて済むデジタルフィルタ装置を
提案しようとするものである。
発明の概要
本発明によるデジタルフィルタ装置は、複数種類のデジ
タルフィルタ回路部が接続されて成るデジタルフィルタ
回路と、複数種類のデジタルフィルタ回路部の各乗算器
に与える乗算係数を記憶する係数メモリと、主マイクロ
プロセッサと、複数種類のデジタルフィルタ回路部のう
ち2次以下のフィルタ回路部の各乗算器の乗算係数を演
算する係数演算用マイクロプロセッサと、複数種類のデ
ジタルフィルタ回路部の内、3次以上のフィルタ回路部
の各乗算器の乗算係数の記憶されている係数テーブルメ
モリと、フィルタ特性制御入力装置とを有し、このフィ
ルタ特性制御入力装置の操作により、主マイクロプロセ
ッサの制御の下に、係数演算用マイクロプロセッサによ
り演算された乗算係数及び係数テーブルメモリより読み
出された乗算係数が係数メモリに記憶され、この係数メ
モリより読み出された乗算係数がデジタルフィルタ回路
の各乗算器に与えられて、デジタルフィルタ回路のフィ
ルタ特性が設定されるようにしたことを特徴とするもの
である。
タルフィルタ回路部が接続されて成るデジタルフィルタ
回路と、複数種類のデジタルフィルタ回路部の各乗算器
に与える乗算係数を記憶する係数メモリと、主マイクロ
プロセッサと、複数種類のデジタルフィルタ回路部のう
ち2次以下のフィルタ回路部の各乗算器の乗算係数を演
算する係数演算用マイクロプロセッサと、複数種類のデ
ジタルフィルタ回路部の内、3次以上のフィルタ回路部
の各乗算器の乗算係数の記憶されている係数テーブルメ
モリと、フィルタ特性制御入力装置とを有し、このフィ
ルタ特性制御入力装置の操作により、主マイクロプロセ
ッサの制御の下に、係数演算用マイクロプロセッサによ
り演算された乗算係数及び係数テーブルメモリより読み
出された乗算係数が係数メモリに記憶され、この係数メ
モリより読み出された乗算係数がデジタルフィルタ回路
の各乗算器に与えられて、デジタルフィルタ回路のフィ
ルタ特性が設定されるようにしたことを特徴とするもの
である。
斯る本発明によれば、多数のフィルタ特性を選択し得る
にも拘らず、予めメモリに記憶する乗算係数の算出及び
書き込み作業が軽減すると共に、乗算係数を記憶するメ
モリの容量が少なくて済むデジタルフィルタ装置を得る
ことができる。
にも拘らず、予めメモリに記憶する乗算係数の算出及び
書き込み作業が軽減すると共に、乗算係数を記憶するメ
モリの容量が少なくて済むデジタルフィルタ装置を得る
ことができる。
実施例
以下に、図面を参照して本発明の一実施例を詳細に説明
する。第1図は本発明によるデジタルフィルタ装置を業
務用のデジタル化ミキシングコンソールに適用した一実
施例の概要を示し、(11は主マイクロプロセッサで、
(2)はこの主マイクロプロセッサ(1)に接続された
バスを示す。(3)はこの主マイクロプロセッサに付属
せるメモリ(RAM)である。(4)はフィルタ特性制
御入力装置であって、後述するごとくスイッチ及びボリ
ュームを有している。(5)は係数テーブルメモリ(R
OM、但しRAMも可)で、その読み出しは主マイクロ
プロセッサ(1)によって制御される。(6)は係数演
算用マイクロプロセッサで、その演算は主マイクロプロ
セッサ(1)によって制御される。
する。第1図は本発明によるデジタルフィルタ装置を業
務用のデジタル化ミキシングコンソールに適用した一実
施例の概要を示し、(11は主マイクロプロセッサで、
(2)はこの主マイクロプロセッサ(1)に接続された
バスを示す。(3)はこの主マイクロプロセッサに付属
せるメモリ(RAM)である。(4)はフィルタ特性制
御入力装置であって、後述するごとくスイッチ及びボリ
ュームを有している。(5)は係数テーブルメモリ(R
OM、但しRAMも可)で、その読み出しは主マイクロ
プロセッサ(1)によって制御される。(6)は係数演
算用マイクロプロセッサで、その演算は主マイクロプロ
セッサ(1)によって制御される。
(7)は、上述の係数テーブルメモリ(5)及び係数演
算用マイクロプロセッサ(6)よりイ灯られた係数を記
憶する係数メモIJ(RAM)であって、2つの記憶領
域(7A)、(7B)から成り、主マイクロプロセッサ
(1)の制御の下に、切り換えスイッチ(7Si )t
(7S2)が切り換えられることによって、一方の領域
に書き込みが行われているときは、他方の領域から読み
出しが行われるようになされている。
算用マイクロプロセッサ(6)よりイ灯られた係数を記
憶する係数メモIJ(RAM)であって、2つの記憶領
域(7A)、(7B)から成り、主マイクロプロセッサ
(1)の制御の下に、切り換えスイッチ(7Si )t
(7S2)が切り換えられることによって、一方の領域
に書き込みが行われているときは、他方の領域から読み
出しが行われるようになされている。
これらメモリ(3)、フィルタ特性制御入力装置(4)
係数テーブルメモリ(5)、係数演算用マイクロプロセ
ッサ(6)及び係数メモ1月7)は、いずれもノくス(
2)に接続される。
係数テーブルメモリ(5)、係数演算用マイクロプロセ
ッサ(6)及び係数メモ1月7)は、いずれもノくス(
2)に接続される。
(8)はデジタルオーディオ信号処理回路である。
このデジタルオーディオ信号処理回路(8)には、後述
するデジタルフィルタ回路が内蔵され、入力端子(9)
に供給されたデジタルまたはアナログメーデイオ信号(
左及び右オーディオ信号を含む)の周波数特性が変更さ
れて、出力端子(IOL)、(IOR)に所望の周波数
特性の与えられた左及び右チャンネルのデジタルオ・−
デイオ信号が得られるようになされている。そして、こ
のデジタルオーディオ信号処理回路(8)の後述するデ
ジタルフィルタ回路の各デジタルフィルタ回路部の各乗
算器に、係数メモリ(7)に記憶されている乗算係数が
読み出されて与えられる。
するデジタルフィルタ回路が内蔵され、入力端子(9)
に供給されたデジタルまたはアナログメーデイオ信号(
左及び右オーディオ信号を含む)の周波数特性が変更さ
れて、出力端子(IOL)、(IOR)に所望の周波数
特性の与えられた左及び右チャンネルのデジタルオ・−
デイオ信号が得られるようになされている。そして、こ
のデジタルオーディオ信号処理回路(8)の後述するデ
ジタルフィルタ回路の各デジタルフィルタ回路部の各乗
算器に、係数メモリ(7)に記憶されている乗算係数が
読み出されて与えられる。
尚、係数演算用マイクロプロセッサ(61は、主マイク
ロプロセッサ(1)にて兼用することもできる。
ロプロセッサ(1)にて兼用することもできる。
第2図に上述の第1図のデジタルオーディオ信例では低
域カットフィルタ部LCF 、高域カットフィルタ部H
CF、高域イコライザフィルタ部HBF、低域イコライ
ザフィルタ部LEF、中域イコライザフィルタ部MEF
から構成されている。尚、本例では、例えば低域カット
フィルタLCFを3次フィルタ、高域カットフィルタH
CFを4次フィルタにて構成し、高域、低域及び中域イ
コライザフィルタHEF 、 LEF 、 MEFを共
に2次フィルタにて構成する。
域カットフィルタ部LCF 、高域カットフィルタ部H
CF、高域イコライザフィルタ部HBF、低域イコライ
ザフィルタ部LEF、中域イコライザフィルタ部MEF
から構成されている。尚、本例では、例えば低域カット
フィルタLCFを3次フィルタ、高域カットフィルタH
CFを4次フィルタにて構成し、高域、低域及び中域イ
コライザフィルタHEF 、 LEF 、 MEFを共
に2次フィルタにて構成する。
(9)はデジタルまたはアナログのオーディオ信号の入
力端子で夫々2種類のデジタルオーディオ信号の供給さ
れる入力端子(91)+(92)、ライン入力オーディ
オ信号の供給される入力端子(93)及びマイクロホン
入力オーディオ信号の供給される入力端子(94)から
構成されている。02)はこれら入力端子(91)〜(
94)に供給される入力信号を選択するセレクタであっ
て、これは9JL 3 図に示すフィルタ特性制御入力
装置(41によって制御され、第3図に図示のフィルタ
特性制御入力装置h: (41のパネル(211に設け
られたスイッチボタンC2〜(ハ)を選択的に押すこと
によって、入力端子(91)〜(94)のいずれか1つ
の信号がセレクタa21によって選択されて入力端子(
I31に供給される。尚、入力端子(93) 。
力端子で夫々2種類のデジタルオーディオ信号の供給さ
れる入力端子(91)+(92)、ライン入力オーディ
オ信号の供給される入力端子(93)及びマイクロホン
入力オーディオ信号の供給される入力端子(94)から
構成されている。02)はこれら入力端子(91)〜(
94)に供給される入力信号を選択するセレクタであっ
て、これは9JL 3 図に示すフィルタ特性制御入力
装置(41によって制御され、第3図に図示のフィルタ
特性制御入力装置h: (41のパネル(211に設け
られたスイッチボタンC2〜(ハ)を選択的に押すこと
によって、入力端子(91)〜(94)のいずれか1つ
の信号がセレクタa21によって選択されて入力端子(
I31に供給される。尚、入力端子(93) 。
(94)及びセレクタ0Z間には、A/D変換器(1,
13) 。
13) 。
(114)が挿入されている。
入力端子(131よりの入力デジタルオーディオ信号は
、乗算係数か2の乗算器04)に供給され、その出力が
乗算係数が第3図のフィルタ特性制御入力装置のパネル
(211のスイッチボタン26+によって、それを押す
度に1、−1.1、−1と切り掴えられる乗算器a9に
供給される。そして、この乗算器(15)の出力が低域
カットフィルタ部LCFに供給される。
、乗算係数か2の乗算器04)に供給され、その出力が
乗算係数が第3図のフィルタ特性制御入力装置のパネル
(211のスイッチボタン26+によって、それを押す
度に1、−1.1、−1と切り掴えられる乗算器a9に
供給される。そして、この乗算器(15)の出力が低域
カットフィルタ部LCFに供給される。
尚、乗算器(141、Q51の乗算係数は、メモリ(5
)に予め記憶されている。
)に予め記憶されている。
この低域カットフィルタ部LCFは、乗算器M+。
〜M17と、遅延量が1サンプリング周期の遅・延回路
D1o〜D14と、加算器Al O+ Al lとから
構成されており、乗算器M16〜M17の各乗算係数は
メモリ(5)に予め記憶されている。低域カットフィル
タLCFの出力は高域カットフィルタHCFに供給され
る。
D1o〜D14と、加算器Al O+ Al lとから
構成されており、乗算器M16〜M17の各乗算係数は
メモリ(5)に予め記憶されている。低域カットフィル
タLCFの出力は高域カットフィルタHCFに供給され
る。
この高域カットフィルタHCFは、乗算器M2(1〜M
2gと、遅延量が1サンプリング周期の遅延回路D20
〜D24と、加算器A20.A21とから構成されてお
り、同様に乗算器M2 o = Mz 9の乗算係数は
メモ1月5)に予め記憶されている。
2gと、遅延量が1サンプリング周期の遅延回路D20
〜D24と、加算器A20.A21とから構成されてお
り、同様に乗算器M2 o = Mz 9の乗算係数は
メモ1月5)に予め記憶されている。
高域カットフィルタHCFの出力は、第3図のSW2の
切り換えによって、後述する重板、低域及び中域のイコ
ライザフィルタHEF’ 、 LEF 、 MEFの継
続回路に供給されるか否がか決定される。高域カットフ
ィルタHCFの出力がイコライザフィルタ部に供給され
ない場合には、スイッグーぷへrl、S′w2は図示と
は逆の状態に切換えられ、その出力は切り換えスイッチ
品ゝ1を介して乗算係数が2−6の乗算器(16)に供
給され、更にその出力が切り換えスイッチSw2を介し
て第3図のチャンネA・フェーダ用ボリューム嫡子(4
G+の操作によって音量が8flJ IIされてその乗
算係数が可変せしめられる乗算、 ’2:’i [t8
1に供給される。乗X器a81の出力は、第3図のパン
ポット用ボリューム摘子(49の操作によって左右チャ
ンネルのレベル比が可変せしめられる如く係数が変化せ
しめられる乗算器o1及び(20)に供給され、その各
出力は左右オーディオ信号出力端子(IOL)、(IO
R)に供給される。尚、これら乗算器(LEA 、 G
IN 、 (11及び翰の係数はメモ1月51に予め記
憶されている。又、スイッチSW1. SW2が図示の
如く切換えられると、高域カットフィルタ部HCFの出
力は、切り換えスイッチSv1を介して高域イコライザ
フィルタ部HEF K供給される。
切り換えによって、後述する重板、低域及び中域のイコ
ライザフィルタHEF’ 、 LEF 、 MEFの継
続回路に供給されるか否がか決定される。高域カットフ
ィルタHCFの出力がイコライザフィルタ部に供給され
ない場合には、スイッグーぷへrl、S′w2は図示と
は逆の状態に切換えられ、その出力は切り換えスイッチ
品ゝ1を介して乗算係数が2−6の乗算器(16)に供
給され、更にその出力が切り換えスイッチSw2を介し
て第3図のチャンネA・フェーダ用ボリューム嫡子(4
G+の操作によって音量が8flJ IIされてその乗
算係数が可変せしめられる乗算、 ’2:’i [t8
1に供給される。乗X器a81の出力は、第3図のパン
ポット用ボリューム摘子(49の操作によって左右チャ
ンネルのレベル比が可変せしめられる如く係数が変化せ
しめられる乗算器o1及び(20)に供給され、その各
出力は左右オーディオ信号出力端子(IOL)、(IO
R)に供給される。尚、これら乗算器(LEA 、 G
IN 、 (11及び翰の係数はメモ1月51に予め記
憶されている。又、スイッチSW1. SW2が図示の
如く切換えられると、高域カットフィルタ部HCFの出
力は、切り換えスイッチSv1を介して高域イコライザ
フィルタ部HEF K供給される。
この高域イコライザフィルタ部HEFは乗算器M3.″
−M34と、遅延量が1サンプル周期の遅延回路D3o
〜D33と、加算器A3.とから構成される。
−M34と、遅延量が1サンプル周期の遅延回路D3o
〜D33と、加算器A3.とから構成される。
乗算器M3.〜M34の各乗算係数は、第1図のマイク
胃プロセッサf6+によって算出される。この高域イコ
ライザフィルタ部HEFの出力は低域イコライザフィル
タ部LEF K供給される。
胃プロセッサf6+によって算出される。この高域イコ
ライザフィルタ部HEFの出力は低域イコライザフィル
タ部LEF K供給される。
この低域イコライザフィルタ部LEFは、乗算器M40
% M44と、遅延量が1サンプル周期の遅延回路D
40〜D43と加算器A40とから構成されている。
% M44と、遅延量が1サンプル周期の遅延回路D
40〜D43と加算器A40とから構成されている。
乗算器M4o−M44の乗算係数は、第1図のマイクロ
プロセッサ(6)によって算出される。低域イコライザ
フィルタ部LEFの出力は中域イコライザフィルタ部M
EFに供給される。
プロセッサ(6)によって算出される。低域イコライザ
フィルタ部LEFの出力は中域イコライザフィルタ部M
EFに供給される。
この中域イコライザフィルタ部MEFは、乗n器60)
〜6aと、遅延か:が1サンプル周期の遅延回路D50
〜D53と、加算器A50とから構成される。乗算器M
so−M54の乗算係数は第1図のマイクロプロセッサ
(6)によって算出される。
〜6aと、遅延か:が1サンプル周期の遅延回路D50
〜D53と、加算器A50とから構成される。乗算器M
so−M54の乗算係数は第1図のマイクロプロセッサ
(6)によって算出される。
次にフィルタ特性制御入力装置(4)の操作パネルG!
11を説明する。スイッチボタン(2ト(は既に説明し
たのでこれを省略し、残りのスイッチボタン(ハ)〜(
35)について説明する。
11を説明する。スイッチボタン(2ト(は既に説明し
たのでこれを省略し、残りのスイッチボタン(ハ)〜(
35)について説明する。
上述の低域イコライザフィルタ部LEFのフィルタ特性
は、シェルピング(shelving)型とプレゼンス
(presence)型とに切り換えられるので、これ
をスイッチボタン曽及び翰を押すことによって行う。同
様に高域イコライザフィルタ部HEFのフィルタ特性も
シェルピング型とプレゼンス型に切り換えられるので、
これをスイッチボタン■、Ot+ヲ押すことによって行
なう。尚、中域イコライザフィルタ部MEFのフィルタ
特性はプレゼンス型のみであるので、切り換えスイッチ
は設けていない。
は、シェルピング(shelving)型とプレゼンス
(presence)型とに切り換えられるので、これ
をスイッチボタン曽及び翰を押すことによって行う。同
様に高域イコライザフィルタ部HEFのフィルタ特性も
シェルピング型とプレゼンス型に切り換えられるので、
これをスイッチボタン■、Ot+ヲ押すことによって行
なう。尚、中域イコライザフィルタ部MEFのフィルタ
特性はプレゼンス型のみであるので、切り換えスイッチ
は設けていない。
又、高域カットフィルタ部HCFはそのフィルタ特性の
傾斜部の傾斜の度合いを、スイッチボタン(3’1le
nf)操作によって一12dB10CTと−18dBl
oCTとに切り換えるようにしている。同様に低域カッ
トフィルタ部LCFのフィルタ特性の傾斜部の傾斜もス
イッチボタン(341、(至)の操作によって12dB
10CTと18dB/1)CTとに切り換えるようにし
ている。
傾斜部の傾斜の度合いを、スイッチボタン(3’1le
nf)操作によって一12dB10CTと−18dBl
oCTとに切り換えるようにしている。同様に低域カッ
トフィルタ部LCFのフィルタ特性の傾斜部の傾斜もス
イッチボタン(341、(至)の操作によって12dB
10CTと18dB/1)CTとに切り換えるようにし
ている。
次にボリュームについて説明する。ボリューム嫡子(ハ
)、(ハ)については既に説明したので、残りのボリュ
ーム嫡子06)〜(44)について説明する。ボリュー
ム嫡子(至)は、低域カットフイNり部LCFのカット
オフ周波数を30Hz〜960Hzの範囲で可変するも
のである。ボリューム操作子c3Dは高域カットフィル
タ部HCFのカットオフ周波数を0.55)G(z〜1
8.0 KHzの範囲で可変し得るものである。ボリュ
ーム嫡子C3S 、 C31は、夫々低域イコライザフ
ィルタ部LEFに於いて、中心周波数を2O−100O
I−(zの間で可変し、レベルを−12dBから+12
dE3の範囲で可変するものである。又、ボリューム操
作子(至)。
)、(ハ)については既に説明したので、残りのボリュ
ーム嫡子06)〜(44)について説明する。ボリュー
ム嫡子(至)は、低域カットフイNり部LCFのカット
オフ周波数を30Hz〜960Hzの範囲で可変するも
のである。ボリューム操作子c3Dは高域カットフィル
タ部HCFのカットオフ周波数を0.55)G(z〜1
8.0 KHzの範囲で可変し得るものである。ボリュ
ーム嫡子C3S 、 C31は、夫々低域イコライザフ
ィルタ部LEFに於いて、中心周波数を2O−100O
I−(zの間で可変し、レベルを−12dBから+12
dE3の範囲で可変するものである。又、ボリューム操
作子(至)。
Gつは、夫々高域イコライザフィルタ部HEFにおいて
、中心周波数を0.5KHz〜16KHzの範囲で可変
し、レベルを一12〜+12dBの範囲で可変するもの
である。ボリューム嫡子(42〜0(イ)は、夫々中域
イコライザフィルタ部MEFにおいて、中心周波数を0
.1KHz〜100−の範囲で可変し、レベルを−12
〜+12dBの範囲で可変し、更にQを0.25〜8.
0の範囲で可変し得るようになされている。尚、この中
域イコライザフィルタ部MEFのQを可変するボリュー
ム嫡子(441の目盛の詳細を第4図に示し、Qの値目
盛を0.250〜8.000間で、0.250゜0.5
97,1.424,3.398と等間隔に付している。
、中心周波数を0.5KHz〜16KHzの範囲で可変
し、レベルを一12〜+12dBの範囲で可変するもの
である。ボリューム嫡子(42〜0(イ)は、夫々中域
イコライザフィルタ部MEFにおいて、中心周波数を0
.1KHz〜100−の範囲で可変し、レベルを−12
〜+12dBの範囲で可変し、更にQを0.25〜8.
0の範囲で可変し得るようになされている。尚、この中
域イコライザフィルタ部MEFのQを可変するボリュー
ム嫡子(441の目盛の詳細を第4図に示し、Qの値目
盛を0.250〜8.000間で、0.250゜0.5
97,1.424,3.398と等間隔に付している。
このQの値の目盛の付は方について簡単に説明工
する。即ち、”og(q)に関して線形となるように目
盛を付すもので、Qの最大値をQm、a x、最小値を
Qmin、目盛を付しである位置の相対距離を■q(但
し最大値を1とする)とすると距離vQにおけるQの値
Qvは次式で求められる。
盛を付すもので、Qの最大値をQm、a x、最小値を
Qmin、目盛を付しである位置の相対距離を■q(但
し最大値を1とする)とすると距離vQにおけるQの値
Qvは次式で求められる。
かくして、上述の第4図に示したように、QrrLin
が0.25、蝙、が8としてその間を4等分し、その各
等分点にQの値を付して、目盛を形成したものである。
が0.25、蝙、が8としてその間を4等分し、その各
等分点にQの値を付して、目盛を形成したものである。
次に上述の第1図、第2図、第3図及び第4図に示した
デジタルフィルタ装置の動作及び機能を第5図のフロー
チャートを参照して説明する。先ず、第3図のフィルタ
特性制御入力装置のパネル(211上に於いて、スイッ
チボタンが押されたか、ボリューム嫡子が操作されたか
によって、左右のフローに分割される。尚、スイッチボ
タン及びボリューム嫡子のいずれもが操作されなかった
場合は、「始め」の次のA点に戻り、再びスイッチボタ
ンが押されたか或いはボリューム嫡子が操作されたかが
判断される。
デジタルフィルタ装置の動作及び機能を第5図のフロー
チャートを参照して説明する。先ず、第3図のフィルタ
特性制御入力装置のパネル(211上に於いて、スイッ
チボタンが押されたか、ボリューム嫡子が操作されたか
によって、左右のフローに分割される。尚、スイッチボ
タン及びボリューム嫡子のいずれもが操作されなかった
場合は、「始め」の次のA点に戻り、再びスイッチボタ
ンが押されたか或いはボリューム嫡子が操作されたかが
判断される。
先ずスイッチボタンが押されると、右側のフローに移行
する。先ず、低域カットフィルタ部LCFのフィルタ特
性として、12dB10CTが選択されたか、18dB
10cI′が選択されたか、又、高域カットフィルタ部
HCFのフィルタ特性として一12dB/l)O′rが
選択されたか、−1saB10CTが選択されたかによ
って、それに対応した基本となる乗算係数が第1図の係
数テーブルメモリ(5)から選択されて読み出され、B
点に移行する。
する。先ず、低域カットフィルタ部LCFのフィルタ特
性として、12dB10CTが選択されたか、18dB
10cI′が選択されたか、又、高域カットフィルタ部
HCFのフィルタ特性として一12dB/l)O′rが
選択されたか、−1saB10CTが選択されたかによ
って、それに対応した基本となる乗算係数が第1図の係
数テーブルメモリ(5)から選択されて読み出され、B
点に移行する。
又、低域イコライザフィルタ部LEFのフィルタ特性と
してシェルピング型選択されたか、プレゼンス型が選択
されたか、又、高域イコライザフィルタ部HEFのフィ
ルタ特性としてシェルピング型が選択されたか、プレゼ
ンス型が選択されたかによって、それに対応した基本と
なる乗算係数が演算されて、B点に移行する。
してシェルピング型選択されたか、プレゼンス型が選択
されたか、又、高域イコライザフィルタ部HEFのフィ
ルタ特性としてシェルピング型が選択されたか、プレゼ
ンス型が選択されたかによって、それに対応した基本と
なる乗算係数が演算されて、B点に移行する。
又、第3図の入力選択スイッチボタン吐q9のいずれが
押されたかによって、入力モードが設定され、上述のA
点に移行する。第3図のフェーズスイッチボタンシロ)
を押す度毎に、装置(41から1及び−1が交互に出力
されて、第1図の係数メモリ(7)に書き込まれる。第
3図のイコライザスイッチボタンC7)を押す度毎に、
第1図の主マイクロプロセッサ(1)の出力端子(1a
)からスイッチフラグ「1」「0」が交互に出力されて
、プロセッサ(8)に供給されて切換スイッチSWI
、 SW2が切換えられた後、A点に移行する。
押されたかによって、入力モードが設定され、上述のA
点に移行する。第3図のフェーズスイッチボタンシロ)
を押す度毎に、装置(41から1及び−1が交互に出力
されて、第1図の係数メモリ(7)に書き込まれる。第
3図のイコライザスイッチボタンC7)を押す度毎に、
第1図の主マイクロプロセッサ(1)の出力端子(1a
)からスイッチフラグ「1」「0」が交互に出力されて
、プロセッサ(8)に供給されて切換スイッチSWI
、 SW2が切換えられた後、A点に移行する。
次にボリューム操作子が操作されたときは、左側の70
−に移行する。チャンネルフェーダボリューム操作子(
46)が操作されると、第1図のメモリ(5)からそれ
に応じた乗算係数が選択されて読出された後、係数メモ
リ(7)に転送され、その後A点に戻る。パンポットボ
リューム操作子(451を操作すると、第1図のメモリ
(5)からそれに応じた乗算係数が選択されて読出され
た後、係数メモリ(7)に転送され、その後A点に戻る
。低域カットフィルタ部LCFのカットオフ周波数可変
用のボリューム操作子(至)を操作したときは、第1図
のメモリ(5)からそれに応じた乗算係数が選択されて
読み出され、B点へ移行する。高域カットフィルタ部H
CFのカットオフ周波数可変用のボリューム操作子(3
nを操作したときは、第1図のメモリ(5)からそれに
応じた乗算係数が選択されて読み出され、B点へ移行す
る。低域イコライザフィルタ部LEFのレベル可変用又
は中心周波数可変用の操作子(至)、 C’l!Nを操
作したときは、それに応じて係数演算用マイクロプロセ
ッサ(6)によりそれに応じた乗算係数が算出され、B
点へ移行する。高域イコライザフィルタ部HEFのレベ
ル可変用又は中心周波数可変用の操作子(401、(4
11を操作したときは、係数演算用マイクロプロセッサ
(6)によりそれに応じた乗算係数が算出されて、B点
へ移行する。そして、上述のボリューム操作子以外のボ
リューム操作子、即ち中域イコライザフィルタ部MEF
のレベル、中心周波数又はQ可変用のボリューム操作子
(42〜(44Jが操作されたときは、係数演算用マイ
クロプロセッサ(6)によりそれに応じた乗算係数が演
算されて、B点へ移行する。そして、B点に集る全乗算
係数は、まとめて係数メモリ(7)に転送され、その後
A点に移行する。
−に移行する。チャンネルフェーダボリューム操作子(
46)が操作されると、第1図のメモリ(5)からそれ
に応じた乗算係数が選択されて読出された後、係数メモ
リ(7)に転送され、その後A点に戻る。パンポットボ
リューム操作子(451を操作すると、第1図のメモリ
(5)からそれに応じた乗算係数が選択されて読出され
た後、係数メモリ(7)に転送され、その後A点に戻る
。低域カットフィルタ部LCFのカットオフ周波数可変
用のボリューム操作子(至)を操作したときは、第1図
のメモリ(5)からそれに応じた乗算係数が選択されて
読み出され、B点へ移行する。高域カットフィルタ部H
CFのカットオフ周波数可変用のボリューム操作子(3
nを操作したときは、第1図のメモリ(5)からそれに
応じた乗算係数が選択されて読み出され、B点へ移行す
る。低域イコライザフィルタ部LEFのレベル可変用又
は中心周波数可変用の操作子(至)、 C’l!Nを操
作したときは、それに応じて係数演算用マイクロプロセ
ッサ(6)によりそれに応じた乗算係数が算出され、B
点へ移行する。高域イコライザフィルタ部HEFのレベ
ル可変用又は中心周波数可変用の操作子(401、(4
11を操作したときは、係数演算用マイクロプロセッサ
(6)によりそれに応じた乗算係数が算出されて、B点
へ移行する。そして、上述のボリューム操作子以外のボ
リューム操作子、即ち中域イコライザフィルタ部MEF
のレベル、中心周波数又はQ可変用のボリューム操作子
(42〜(44Jが操作されたときは、係数演算用マイ
クロプロセッサ(6)によりそれに応じた乗算係数が演
算されて、B点へ移行する。そして、B点に集る全乗算
係数は、まとめて係数メモリ(7)に転送され、その後
A点に移行する。
次に各フ會ルタ部の周波数特性の例を説明する。
第6図は低域イコライザフィルタ部LEFのフィルタ特
性がシェルピング型の場合の周波数特性を示し、中心周
波数を例えばIIIG(z 、 170H,z及び30
Hzに採り、夫々レベルを可変した場合である。
性がシェルピング型の場合の周波数特性を示し、中心周
波数を例えばIIIG(z 、 170H,z及び30
Hzに採り、夫々レベルを可変した場合である。
第7図は低域イコライザフィルタ部LEFの周波数特性
がプレゼンス型である場合の周波数特性を示し、中心周
波数を例えばIKHz 、 170Hz 、 30Hz
K採り、夫々レベルを可変した場合である。
がプレゼンス型である場合の周波数特性を示し、中心周
波数を例えばIKHz 、 170Hz 、 30Hz
K採り、夫々レベルを可変した場合である。
第8図は高域イコライザフィルタ部HEFの周波数特性
がシェルピング型である場合の周波数特性を示し、中心
周波数を例えば15KHz 、 2゜6KHz 。
がシェルピング型である場合の周波数特性を示し、中心
周波数を例えば15KHz 、 2゜6KHz 。
500Hzに採り、夫々レベルを可変した場合である。
第9図は高域イコライザフィルタ部HEFの周波数特性
がプレゼンス型である場合の周波数特性を示し、中心周
波数を例えば15KHz 、 2.6KHz 、 50
0Hzに採り、夫々レベルを可変した場合である。
がプレゼンス型である場合の周波数特性を示し、中心周
波数を例えば15KHz 、 2.6KHz 、 50
0Hzに採り、夫々レベルを可変した場合である。
第10図は中域イコライザフィルタ部MEFの周波数特
性がプレゼンス型である場合の周波数特性を示し、Qを
固定とし、中心周波数を夫々10KHz 。
性がプレゼンス型である場合の周波数特性を示し、Qを
固定とし、中心周波数を夫々10KHz 。
1)G(、100Hzに採り、夫々レベルを可変した場
合である。
合である。
第11図は中域イコライザフィルタ部MEFの周波数特
性(プレゼンス型)を示し、中心周波数をIKHzに採
り、且つレベルを最大値12dBに採り、Qを例えば0
.250 、0.597 、1.424 、3.398
、8.000と可変した場合である。
性(プレゼンス型)を示し、中心周波数をIKHzに採
り、且つレベルを最大値12dBに採り、Qを例えば0
.250 、0.597 、1.424 、3.398
、8.000と可変した場合である。
第12図は第2図のデジタルフィルタ回路の総合特性を
示すもので、曲ffjaがその総合特性を示す。曲線す
は低域カットフィルタ部LCFの周波数特性を示し、曲
線Cは高域カットフィルタ部HCFの周波数特性を示し
、曲線dは低域イコライザフィルタ部LEFの周波数特
性(プレゼンス′m)を示し、eは高域イコライザフィ
ルタ部HEFの周波数特性(プレゼンス型)を示し、f
は中域イコライザフィルタ部MEFの周波数特性(プレ
ゼンス型)を示す。そしてこれら曲線b〜fの特性を総
合したものが上述の曲線aで示す特性と1.cる。
示すもので、曲ffjaがその総合特性を示す。曲線す
は低域カットフィルタ部LCFの周波数特性を示し、曲
線Cは高域カットフィルタ部HCFの周波数特性を示し
、曲線dは低域イコライザフィルタ部LEFの周波数特
性(プレゼンス′m)を示し、eは高域イコライザフィ
ルタ部HEFの周波数特性(プレゼンス型)を示し、f
は中域イコライザフィルタ部MEFの周波数特性(プレ
ゼンス型)を示す。そしてこれら曲線b〜fの特性を総
合したものが上述の曲線aで示す特性と1.cる。
次に、各イコライザ部の乗算器の乗算係数の計算の仕方
について説明する。第13図は2次のプレゼンス型のイ
コライザフィルタ部の構成を示し、TI+T2は夫々入
出力端子、M1〜M5は乗算器、D1〜D4は遅延量が
1サンプル周期の遅延回路、Aは加算器であって、乗算
器M1〜M5の乗算係数を夫々Kt Al + A2
p BI HB2とする。第14図はこの第13図のイ
コライザフィルタ部の周波数特性を示し、横軸は周波数
f1縦軸はレスポンス(dB)を示し、Foは中心周波
数である。そして、中心周波数F。I Q +レスポン
スに対応するゲインGは、夫々乗算係数K + AI
+ A2 + Bl + B2を選定することによって
得られる。先ずfaとして次式のごとく定義する。但し
、F、をサンプリング周波数とする。
について説明する。第13図は2次のプレゼンス型のイ
コライザフィルタ部の構成を示し、TI+T2は夫々入
出力端子、M1〜M5は乗算器、D1〜D4は遅延量が
1サンプル周期の遅延回路、Aは加算器であって、乗算
器M1〜M5の乗算係数を夫々Kt Al + A2
p BI HB2とする。第14図はこの第13図のイ
コライザフィルタ部の周波数特性を示し、横軸は周波数
f1縦軸はレスポンス(dB)を示し、Foは中心周波
数である。そして、中心周波数F。I Q +レスポン
スに対応するゲインGは、夫々乗算係数K + AI
+ A2 + Bl + B2を選定することによって
得られる。先ずfaとして次式のごとく定義する。但し
、F、をサンプリング周波数とする。
kを係数とすると、ゲインGの絶対値は次式のように表
わされる。
わされる。
IG l = 20gog(1+k)
次にal l bl 1 C1$ B21 C2として
次式のごとく定義する。
次式のごとく定義する。
b+ = b2= −2(1−fa )C1二 1−
”’・(1+k)+ fa”a2二1+ ’−(1
+k) 十fa かくするとG)0のときは上述の係数は次式のように表
わされる。
”’・(1+k)+ fa”a2二1+ ’−(1
+k) 十fa かくするとG)0のときは上述の係数は次式のように表
わされる。
G(Oのときは上述の係数は次のように表わされる。
第15図は1次のシェルピンク形の高域イコライザフィ
ルタ部の構成を示し、T1+T2は夫々入出力端子、M
1〜M3は乗算器で夫々の係数かに、A。
ルタ部の構成を示し、T1+T2は夫々入出力端子、M
1〜M3は乗算器で夫々の係数かに、A。
B + Dl +D2は遅延量が1サンプル周期の遅延
回路、Aは加算器である。第16図は斯る高域イコライ
ザフィルタ部の周波数特性を示す。
回路、Aは加算器である。第16図は斯る高域イコライ
ザフィルタ部の周波数特性を示す。
かくすると中心周波数F。、Gは係数i(、A 、 B
によって選定される。
によって選定される。
レスポンスに対応するGを次式のごとく表わす。
G=20gogk
周波数faを次のように定義する。
かくするとG)0のときは、係数は次式のように表わさ
れる。
れる。
A=−□
F5+2πfa
G(Oのときは係数は次式のように表わされる。
1 +A
第17図は1次のシェルピング型の低域イコライザフィ
ルタ部の構成を示し、T1+T2は入出力端子、M1〜
M3は乗算器であって、その係数をK。
ルタ部の構成を示し、T1+T2は入出力端子、M1〜
M3は乗算器であって、その係数をK。
A、Bとし、DI + D2は遅延量が1サンプリング
周期の遅延回路、Aは加算器である。
周期の遅延回路、Aは加算器である。
かくすると、中心周波数F。、レスポンスに対応するゲ
インGは夫々係数に、A、Bにて選定される。
インGは夫々係数に、A、Bにて選定される。
G及びfaは次式のごとく定義される。
G = 20gog k
かくするとG〉0のときは各係数は次式のように表わさ
れる。
れる。
K二1
G(Oのときは係数は次式のように表わされる。
K=1
上述せる本発明によれば、2次のフィルタからなる高域
イコライザフィルタ部、低域イコライザフィルタ部及び
中域イコライザフィルタ部HEF 。
イコライザフィルタ部、低域イコライザフィルタ部及び
中域イコライザフィルタ部HEF 。
LEF 、MEFの各乗算器の乗算係数は演算が容易な
ので、係数演算用マイクロプロセッサ(6)によって演
算し、3次のフィルタからなる低域カットフィルタ部及
び4次のフィルタからなる高域カットフィルタ部の各乗
算器の乗算係数は予め計算してメモリ(5)に記憶せし
めておくようにしたので、メモリ(5)に記憶する乗算
係数の算出及び書き込み作業が軽減されると共に、この
メモリ(5)の容量が少なくて済む、デジタルフィルタ
装置を得ることができる。
ので、係数演算用マイクロプロセッサ(6)によって演
算し、3次のフィルタからなる低域カットフィルタ部及
び4次のフィルタからなる高域カットフィルタ部の各乗
算器の乗算係数は予め計算してメモリ(5)に記憶せし
めておくようにしたので、メモリ(5)に記憶する乗算
係数の算出及び書き込み作業が軽減されると共に、この
メモリ(5)の容量が少なくて済む、デジタルフィルタ
装置を得ることができる。
尚、1次のフィルタを用いる場合も、これは係数演算用
マイクロプロセッサ(6)によって算出し得る。また、
5次以上のフィルタの乗算係数の演算も複雑であるので
、これらの乗算係数も予めコンピュータで計算しておい
て、ROM+51に書き込んでおくようにする。
マイクロプロセッサ(6)によって算出し得る。また、
5次以上のフィルタの乗算係数の演算も複雑であるので
、これらの乗算係数も予めコンピュータで計算しておい
て、ROM+51に書き込んでおくようにする。
発明の効果
上述せる本発明によれば、多数のフィルタ特性を選択し
得るにも拘らず、予めメモリに記憶する乗算係数の算出
及び書き込み作業が軽減されると共に、乗算係数を記憶
するメモリの容量が少なくて済む、デジタルフィルタ装
置を得ることができる。
得るにも拘らず、予めメモリに記憶する乗算係数の算出
及び書き込み作業が軽減されると共に、乗算係数を記憶
するメモリの容量が少なくて済む、デジタルフィルタ装
置を得ることができる。
第1図は本発明によるデジタルフィルタ装置の全体を示
すブロック線図、第2図はそのデジタルオーディオ信号
処理回路の具体構成を示すブロック線図、第3図は第1
図のフィルタ特性入力制御装置のパネルを示す配置図、
第4図は第3区のパネルの一部のボリューム嫡子及びそ
の目盛を示す線図、第5図は本発明の動作及び機能の説
明に供するフローチャート、第6図〜第12図は各デジ
タルフィルタ部の周波数特性を示す特性曲線図、第13
図はプレゼンス壓のイコライザフィルタ部の構成を示す
ブロック図、第14図はその周波数特性を示す特性曲線
図、第15図はシェルピング型の高域イコライザフィル
タ部の構成を示すブロック線図、第16図はその周波数
特性を示す特性曲線図、第17図はシェルピング型の低
域イコライザフィルタ部の構成を示すブロック線図、第
18図はその周波数特性を示す特性曲線図である。 (1)は主マイクロプロセッサ、(4)はフィルタ’1
人力制御装置、(5)は係数テーブルメモリ、(6)は
係数演算用マイクロプロセッサ、(71は係数メモリ、
(8)はデジタルオーディオ信号プロセッサ、DFKは
テシタルフィルタ回路、LCFは低域カットフィルタ部
、HCFは高域カットフィルタ部、HEFは高域イコラ
イザフィルタ部、LEFは低域イコライザフィルタ部、
MEFは中域イコライザフィルタ部である。 同 松 隈 秀 盛 −・・−1
へ1・1) εモニシ′ 第4図
すブロック線図、第2図はそのデジタルオーディオ信号
処理回路の具体構成を示すブロック線図、第3図は第1
図のフィルタ特性入力制御装置のパネルを示す配置図、
第4図は第3区のパネルの一部のボリューム嫡子及びそ
の目盛を示す線図、第5図は本発明の動作及び機能の説
明に供するフローチャート、第6図〜第12図は各デジ
タルフィルタ部の周波数特性を示す特性曲線図、第13
図はプレゼンス壓のイコライザフィルタ部の構成を示す
ブロック図、第14図はその周波数特性を示す特性曲線
図、第15図はシェルピング型の高域イコライザフィル
タ部の構成を示すブロック線図、第16図はその周波数
特性を示す特性曲線図、第17図はシェルピング型の低
域イコライザフィルタ部の構成を示すブロック線図、第
18図はその周波数特性を示す特性曲線図である。 (1)は主マイクロプロセッサ、(4)はフィルタ’1
人力制御装置、(5)は係数テーブルメモリ、(6)は
係数演算用マイクロプロセッサ、(71は係数メモリ、
(8)はデジタルオーディオ信号プロセッサ、DFKは
テシタルフィルタ回路、LCFは低域カットフィルタ部
、HCFは高域カットフィルタ部、HEFは高域イコラ
イザフィルタ部、LEFは低域イコライザフィルタ部、
MEFは中域イコライザフィルタ部である。 同 松 隈 秀 盛 −・・−1
へ1・1) εモニシ′ 第4図
Claims (1)
- 複数種類のデジタルフィルタ回路部が接続されて成るデ
ジタルフィルタ回路と、上記複数種類のデジタルフィル
タ回路部の各乗算器に与える乗算係数を記憶する係数メ
モリと、主マイクロプロセッサと、上記複数種類のデジ
タルフィルタ回路部のうち2次以下のフィルタ回路部の
各乗算器の乗算係数を演算する係数演算用マイクロプロ
セッサと、上記複数種類のデジタルフィルタ回路部のう
ち3次以上のフィルタ回路部の各乗算器の乗算係数の記
憶されている係数テーブルメモリと、フィルタ特性制御
入力装置とを有し、該フィルタ特性制御入力装置の操作
により、上記主マイクロプロセッサの制御の下に、上記
係数演算用マイクロプロセッサにより演算された上記乗
算係数及び上記係数テーブルメモリより読み出された上
記乗算係数が上記係数メモリに記憶され、該係数メモリ
より読み出された乗算係数が上記デジタルフィルタ回路
の各乗算器に与えられて、上記デジタルフィルタ回路の
フィルタ特性が設定されるようにしたことを特徴とする
デジタルフィルタ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12811784A JPS616921A (ja) | 1984-06-21 | 1984-06-21 | デジタルフイルタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12811784A JPS616921A (ja) | 1984-06-21 | 1984-06-21 | デジタルフイルタ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS616921A true JPS616921A (ja) | 1986-01-13 |
Family
ID=14976796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12811784A Pending JPS616921A (ja) | 1984-06-21 | 1984-06-21 | デジタルフイルタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS616921A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5862507A (ja) * | 1981-09-17 | 1983-04-14 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 表面の形状を光の干渉により決定する方法 |
JPH0243808A (ja) * | 1988-08-03 | 1990-02-14 | Fujitsu Ten Ltd | 周波数特性補正装置 |
US10532614B2 (en) | 2014-03-05 | 2020-01-14 | Bridgestone Corporation | Tire |
-
1984
- 1984-06-21 JP JP12811784A patent/JPS616921A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5862507A (ja) * | 1981-09-17 | 1983-04-14 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 表面の形状を光の干渉により決定する方法 |
JPS6339842B2 (ja) * | 1981-09-17 | 1988-08-08 | Intaanashonaru Bijinesu Mashiinzu Corp | |
JPH0243808A (ja) * | 1988-08-03 | 1990-02-14 | Fujitsu Ten Ltd | 周波数特性補正装置 |
US10532614B2 (en) | 2014-03-05 | 2020-01-14 | Bridgestone Corporation | Tire |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0159546B1 (en) | Digital graphic equalizer | |
KR20090101209A (ko) | 디지털 신호 처리 시스템 및 방법 | |
JP2005223887A (ja) | 音響特性調整装置 | |
JP4441035B2 (ja) | オーディオミキサー | |
JPS616921A (ja) | デジタルフイルタ装置 | |
JPH09182200A (ja) | 音像制御装置及び音像制御方法 | |
JPS6386908A (ja) | 利得調整回路 | |
JP4667791B2 (ja) | ディジタルイコライザ装置,ディジタルイコライザプログラム | |
JPH01176113A (ja) | ディジタル信号処理装置 | |
JPS6282707A (ja) | デジタル・グラフイツク・イコライザ | |
JP2627346B2 (ja) | 音響装置 | |
JPH0633754Y2 (ja) | オーディオ再生装置 | |
JP2611242B2 (ja) | 振幅圧縮伸長回路 | |
JP2005049624A (ja) | 効果付加装置および効果付加プログラム | |
JP3033406B2 (ja) | 遅延効果装置 | |
JPH05152897A (ja) | デジタルフイルタ | |
JP3331606B2 (ja) | 音響機器及びその操作表示方法 | |
JPS62123820A (ja) | デジタル・グラフイツク・イコライザ | |
JPH0252446B2 (ja) | ||
JPH0731620Y2 (ja) | 電子グラフィックイコライザ | |
JP2007074624A (ja) | デジタルミキサおよびプログラム | |
JP2590291B2 (ja) | 切換型iirフィルタ | |
JPS6336571B2 (ja) | ||
JP2943112B2 (ja) | デジタル信号処理装置 | |
JP2898007B2 (ja) | グラフィックイコライザ駆動回路 |