JPS616921A - デジタルフイルタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は業務用のデジタル化ミキシングコンソール等に
適用して好適なデジタルフィルタ装置に関する。

背景技術とその問題点 従来の業務用のデジタル化ミキシングコンソールにおい
ては、そのイコライザ部のデジタルフィルタ装置のデジ
タルフィルタ回路の各乗算器の乗算係数を夫に複数予め
メモリに記憶しておき、所望のフィルタ特性に応じてメ
モリに記憶されている乗算係数を選択して読み出し、そ
の読み出された乗算係数を各乗算器に与えるようにして
いた。

しかし、そのデジタルフィルタ回路の構成が複雑で、し
かも多数のフィルタ特性を任意に選択し得るようにした
場合は、予めメモリに記憶する乗算係数の算出及び書き
込み作業が頗る煩雑となると共に、乗算係数を記憶する
メモリとしては記憶容量の頗る大きなものが必要となる
。

発明の目的 斯る点に鑑み本発明は、多数のフィルタ特性を選択し得
るＫも拘らず、予めメモリに記憶する乗算係数の算出及
び書き込み作業が軽減されると共に、乗算係数を記憶す
るメモリの容量が少なくて済むデジタルフィルタ装置を
提案しようとするものである。

発明の概要 本発明によるデジタルフィルタ装置は、複数種類のデジ
タルフィルタ回路部が接続されて成るデジタルフィルタ
回路と、複数種類のデジタルフィルタ回路部の各乗算器
に与える乗算係数を記憶する係数メモリと、主マイクロ
プロセッサと、複数種類のデジタルフィルタ回路部のう
ち２次以下のフィルタ回路部の各乗算器の乗算係数を演
算する係数演算用マイクロプロセッサと、複数種類のデ
ジタルフィルタ回路部の内、３次以上のフィルタ回路部
の各乗算器の乗算係数の記憶されている係数テーブルメ
モリと、フィルタ特性制御入力装置とを有し、このフィ
ルタ特性制御入力装置の操作により、主マイクロプロセ
ッサの制御の下に、係数演算用マイクロプロセッサによ
り演算された乗算係数及び係数テーブルメモリより読み
出された乗算係数が係数メモリに記憶され、この係数メ
モリより読み出された乗算係数がデジタルフィルタ回路
の各乗算器に与えられて、デジタルフィルタ回路のフィ
ルタ特性が設定されるようにしたことを特徴とするもの
である。

斯る本発明によれば、多数のフィルタ特性を選択し得る
にも拘らず、予めメモリに記憶する乗算係数の算出及び
書き込み作業が軽減すると共に、乗算係数を記憶するメ
モリの容量が少なくて済むデジタルフィルタ装置を得る
ことができる。

実施例 以下に、図面を参照して本発明の一実施例を詳細に説明
する。第１図は本発明によるデジタルフィルタ装置を業
務用のデジタル化ミキシングコンソールに適用した一実
施例の概要を示し、（１１は主マイクロプロセッサで、
（２）はこの主マイクロプロセッサ（１）に接続された
バスを示す。（３）はこの主マイクロプロセッサに付属
せるメモリ（ＲＡＭ）である。（４）はフィルタ特性制
御入力装置であって、後述するごとくスイッチ及びボリ
ュームを有している。（５）は係数テーブルメモリ（Ｒ
ＯＭ、但しＲＡＭも可）で、その読み出しは主マイクロ
プロセッサ（１）によって制御される。（６）は係数演
算用マイクロプロセッサで、その演算は主マイクロプロ
セッサ（１）によって制御される。

（７）は、上述の係数テーブルメモリ（５）及び係数演
算用マイクロプロセッサ（６）よりイ灯られた係数を記
憶する係数メモＩＪ（ＲＡＭ）であって、２つの記憶領
域（７Ａ）、（７Ｂ）から成り、主マイクロプロセッサ
（１）の制御の下に、切り換えスイッチ（７Ｓｉ　）ｔ
（７Ｓ２）が切り換えられることによって、一方の領域
に書き込みが行われているときは、他方の領域から読み
出しが行われるようになされている。

これらメモリ（３）、フィルタ特性制御入力装置（４）
係数テーブルメモリ（５）、係数演算用マイクロプロセ
ッサ（６）及び係数メモ１月７）は、いずれもノくス（
２）に接続される。

（８）はデジタルオーディオ信号処理回路である。

このデジタルオーディオ信号処理回路（８）には、後述
するデジタルフィルタ回路が内蔵され、入力端子（９）
に供給されたデジタルまたはアナログメーデイオ信号（
左及び右オーディオ信号を含む）の周波数特性が変更さ
れて、出力端子（ＩＯＬ）、（ＩＯＲ）に所望の周波数
特性の与えられた左及び右チャンネルのデジタルオ・−
デイオ信号が得られるようになされている。そして、こ
のデジタルオーディオ信号処理回路（８）の後述するデ
ジタルフィルタ回路の各デジタルフィルタ回路部の各乗
算器に、係数メモリ（７）に記憶されている乗算係数が
読み出されて与えられる。

尚、係数演算用マイクロプロセッサ（６１は、主マイク
ロプロセッサ（１）にて兼用することもできる。

第２図に上述の第１図のデジタルオーディオ信例では低
域カットフィルタ部ＬＣＦ　、高域カットフィルタ部Ｈ
ＣＦ、高域イコライザフィルタ部ＨＢＦ、低域イコライ
ザフィルタ部ＬＥＦ、中域イコライザフィルタ部ＭＥＦ
から構成されている。尚、本例では、例えば低域カット
フィルタＬＣＦを３次フィルタ、高域カットフィルタＨ
ＣＦを４次フィルタにて構成し、高域、低域及び中域イ
コライザフィルタＨＥＦ　、　ＬＥＦ　、　ＭＥＦを共
に２次フィルタにて構成する。

（９）はデジタルまたはアナログのオーディオ信号の入
力端子で夫々２種類のデジタルオーディオ信号の供給さ
れる入力端子（９１）＋（９２）、ライン入力オーディ
オ信号の供給される入力端子（９３）及びマイクロホン
入力オーディオ信号の供給される入力端子（９４）から
構成されている。０２）はこれら入力端子（９１）〜（
９４）に供給される入力信号を選択するセレクタであっ
て、これは９ＪＬ　３　図に示すフィルタ特性制御入力
装置（４１によって制御され、第３図に図示のフィルタ
特性制御入力装置ｈ：　（４１のパネル（２１１に設け
られたスイッチボタンＣ２〜（ハ）を選択的に押すこと
によって、入力端子（９１）〜（９４）のいずれか１つ
の信号がセレクタａ２１によって選択されて入力端子（
Ｉ３１に供給される。尚、入力端子（９３）　。

（９４）及びセレクタ０Ｚ間には、Ａ／Ｄ変換器（１，
１３）　。

（１１４）が挿入されている。

入力端子（１３１よりの入力デジタルオーディオ信号は
、乗算係数か２の乗算器０４）に供給され、その出力が
乗算係数が第３図のフィルタ特性制御入力装置のパネル
（２１１のスイッチボタン２６＋によって、それを押す
度に１、−１．１、−１と切り掴えられる乗算器ａ９に
供給される。そして、この乗算器（１５）の出力が低域
カットフィルタ部ＬＣＦに供給される。

尚、乗算器（１４１、Ｑ５１の乗算係数は、メモリ（５
）に予め記憶されている。

この低域カットフィルタ部ＬＣＦは、乗算器Ｍ＋。

〜Ｍ１７と、遅延量が１サンプリング周期の遅・延回路
Ｄ１ｏ〜Ｄ１４と、加算器Ａｌ　Ｏ＋　Ａｌ　ｌとから
構成されており、乗算器Ｍ１６〜Ｍ１７の各乗算係数は
メモリ（５）に予め記憶されている。低域カットフィル
タＬＣＦの出力は高域カットフィルタＨＣＦに供給され
る。

この高域カットフィルタＨＣＦは、乗算器Ｍ２（１〜Ｍ
２ｇと、遅延量が１サンプリング周期の遅延回路Ｄ２０
〜Ｄ２４と、加算器Ａ２０．Ａ２１とから構成されてお
り、同様に乗算器Ｍ２　ｏ　＝　Ｍｚ　９の乗算係数は
メモ１月５）に予め記憶されている。

高域カットフィルタＨＣＦの出力は、第３図のＳＷ２の
切り換えによって、後述する重板、低域及び中域のイコ
ライザフィルタＨＥＦ’　、　ＬＥＦ　、　ＭＥＦの継
続回路に供給されるか否がか決定される。高域カットフ
ィルタＨＣＦの出力がイコライザフィルタ部に供給され
ない場合には、スイッグーぷへｒｌ、Ｓ′ｗ２は図示と
は逆の状態に切換えられ、その出力は切り換えスイッチ
品ゝ１を介して乗算係数が２−６の乗算器（１６）に供
給され、更にその出力が切り換えスイッチＳｗ２を介し
て第３図のチャンネＡ・フェーダ用ボリューム嫡子（４
Ｇ＋の操作によって音量が８ｆｌＪ　ＩＩされてその乗
算係数が可変せしめられる乗算、　’２：’ｉ　［ｔ８
１に供給される。乗Ｘ器ａ８１の出力は、第３図のパン
ポット用ボリューム摘子（４９の操作によって左右チャ
ンネルのレベル比が可変せしめられる如く係数が変化せ
しめられる乗算器ｏ１及び（２０）に供給され、その各
出力は左右オーディオ信号出力端子（ＩＯＬ）、（ＩＯ
Ｒ）に供給される。尚、これら乗算器（ＬＥＡ　、　Ｇ
ＩＮ　、　（１１及び翰の係数はメモ１月５１に予め記
憶されている。又、スイッチＳＷ１．　ＳＷ２が図示の
如く切換えられると、高域カットフィルタ部ＨＣＦの出
力は、切り換えスイッチＳｖ１を介して高域イコライザ
フィルタ部ＨＥＦ　Ｋ供給される。

この高域イコライザフィルタ部ＨＥＦは乗算器Ｍ３．″
−Ｍ３４と、遅延量が１サンプル周期の遅延回路Ｄ３ｏ
〜Ｄ３３と、加算器Ａ３．とから構成される。

乗算器Ｍ３．〜Ｍ３４の各乗算係数は、第１図のマイク
胃プロセッサｆ６＋によって算出される。この高域イコ
ライザフィルタ部ＨＥＦの出力は低域イコライザフィル
タ部ＬＥＦ　Ｋ供給される。

この低域イコライザフィルタ部ＬＥＦは、乗算器Ｍ４０
　％　Ｍ４４と、遅延量が１サンプル周期の遅延回路Ｄ
４０〜Ｄ４３と加算器Ａ４０とから構成されている。

乗算器Ｍ４ｏ−Ｍ４４の乗算係数は、第１図のマイクロ
プロセッサ（６）によって算出される。低域イコライザ
フィルタ部ＬＥＦの出力は中域イコライザフィルタ部Ｍ
ＥＦに供給される。

この中域イコライザフィルタ部ＭＥＦは、乗ｎ器６０）
〜６ａと、遅延か：が１サンプル周期の遅延回路Ｄ５０
〜Ｄ５３と、加算器Ａ５０とから構成される。乗算器Ｍ
ｓｏ−Ｍ５４の乗算係数は第１図のマイクロプロセッサ
（６）によって算出される。

次にフィルタ特性制御入力装置（４）の操作パネルＧ！
１１を説明する。スイッチボタン（２ト（は既に説明し
たのでこれを省略し、残りのスイッチボタン（ハ）〜（
３５）について説明する。

上述の低域イコライザフィルタ部ＬＥＦのフィルタ特性
は、シェルピング（ｓｈｅｌｖｉｎｇ）型とプレゼンス
（ｐｒｅｓｅｎｃｅ）型とに切り換えられるので、これ
をスイッチボタン曽及び翰を押すことによって行う。同
様に高域イコライザフィルタ部ＨＥＦのフィルタ特性も
シェルピング型とプレゼンス型に切り換えられるので、
これをスイッチボタン■、Ｏｔ＋ヲ押すことによって行
なう。尚、中域イコライザフィルタ部ＭＥＦのフィルタ
特性はプレゼンス型のみであるので、切り換えスイッチ
は設けていない。

又、高域カットフィルタ部ＨＣＦはそのフィルタ特性の
傾斜部の傾斜の度合いを、スイッチボタン（３’１ｌｅ
ｎｆ）操作によって一１２ｄＢ１０ＣＴと−１８ｄＢｌ
ｏＣＴとに切り換えるようにしている。同様に低域カッ
トフィルタ部ＬＣＦのフィルタ特性の傾斜部の傾斜もス
イッチボタン（３４１、（至）の操作によって１２ｄＢ
１０ＣＴと１８ｄＢ／１）ＣＴとに切り換えるようにし
ている。

次にボリュームについて説明する。ボリューム嫡子（ハ
）、（ハ）については既に説明したので、残りのボリュ
ーム嫡子０６）〜（４４）について説明する。ボリュー
ム嫡子（至）は、低域カットフイＮり部ＬＣＦのカット
オフ周波数を３０Ｈｚ〜９６０Ｈｚの範囲で可変するも
のである。ボリューム操作子ｃ３Ｄは高域カットフィル
タ部ＨＣＦのカットオフ周波数を０．５５）Ｇ（ｚ〜１
８．０　ＫＨｚの範囲で可変し得るものである。ボリュ
ーム嫡子Ｃ３Ｓ　、　Ｃ３１は、夫々低域イコライザフ
ィルタ部ＬＥＦに於いて、中心周波数を２Ｏ−１００Ｏ
Ｉ−（ｚの間で可変し、レベルを−１２ｄＢから＋１２
ｄＥ３の範囲で可変するものである。又、ボリューム操
作子（至）。

Ｇつは、夫々高域イコライザフィルタ部ＨＥＦにおいて
、中心周波数を０．５ＫＨｚ〜１６ＫＨｚの範囲で可変
し、レベルを一１２〜＋１２ｄＢの範囲で可変するもの
である。ボリューム嫡子（４２〜０（イ）は、夫々中域
イコライザフィルタ部ＭＥＦにおいて、中心周波数を０
．１ＫＨｚ〜１００−の範囲で可変し、レベルを−１２
〜＋１２ｄＢの範囲で可変し、更にＱを０．２５〜８．
０の範囲で可変し得るようになされている。尚、この中
域イコライザフィルタ部ＭＥＦのＱを可変するボリュー
ム嫡子（４４１の目盛の詳細を第４図に示し、Ｑの値目
盛を０．２５０〜８．０００間で、０．２５０゜０．５
９７，１．４２４，３．３９８と等間隔に付している。

このＱの値の目盛の付は方について簡単に説明工 する。即ち、”ｏｇ（ｑ）に関して線形となるように目
盛を付すもので、Ｑの最大値をＱｍ、ａ　ｘ、最小値を
Ｑｍｉｎ、目盛を付しである位置の相対距離を■ｑ（但
し最大値を１とする）とすると距離ｖＱにおけるＱの値
Ｑｖは次式で求められる。

かくして、上述の第４図に示したように、ＱｒｒＬｉｎ
が０．２５、蝙、が８としてその間を４等分し、その各
等分点にＱの値を付して、目盛を形成したものである。

次に上述の第１図、第２図、第３図及び第４図に示した
デジタルフィルタ装置の動作及び機能を第５図のフロー
チャートを参照して説明する。先ず、第３図のフィルタ
特性制御入力装置のパネル（２１１上に於いて、スイッ
チボタンが押されたか、ボリューム嫡子が操作されたか
によって、左右のフローに分割される。尚、スイッチボ
タン及びボリューム嫡子のいずれもが操作されなかった
場合は、「始め」の次のＡ点に戻り、再びスイッチボタ
ンが押されたか或いはボリューム嫡子が操作されたかが
判断される。

先ずスイッチボタンが押されると、右側のフローに移行
する。先ず、低域カットフィルタ部ＬＣＦのフィルタ特
性として、１２ｄＢ１０ＣＴが選択されたか、１８ｄＢ
１０ｃＩ′が選択されたか、又、高域カットフィルタ部
ＨＣＦのフィルタ特性として一１２ｄＢ／ｌ）Ｏ′ｒが
選択されたか、−１ｓａＢ１０ＣＴが選択されたかによ
って、それに対応した基本となる乗算係数が第１図の係
数テーブルメモリ（５）から選択されて読み出され、Ｂ
点に移行する。

又、低域イコライザフィルタ部ＬＥＦのフィルタ特性と
してシェルピング型選択されたか、プレゼンス型が選択
されたか、又、高域イコライザフィルタ部ＨＥＦのフィ
ルタ特性としてシェルピング型が選択されたか、プレゼ
ンス型が選択されたかによって、それに対応した基本と
なる乗算係数が演算されて、Ｂ点に移行する。

又、第３図の入力選択スイッチボタン吐ｑ９のいずれが
押されたかによって、入力モードが設定され、上述のＡ
点に移行する。第３図のフェーズスイッチボタンシロ）
を押す度毎に、装置（４１から１及び−１が交互に出力
されて、第１図の係数メモリ（７）に書き込まれる。第
３図のイコライザスイッチボタンＣ７）を押す度毎に、
第１図の主マイクロプロセッサ（１）の出力端子（１ａ
）からスイッチフラグ「１」「０」が交互に出力されて
、プロセッサ（８）に供給されて切換スイッチＳＷＩ　
、　ＳＷ２が切換えられた後、Ａ点に移行する。

次にボリューム操作子が操作されたときは、左側の７０
−に移行する。チャンネルフェーダボリューム操作子（
４６）が操作されると、第１図のメモリ（５）からそれ
に応じた乗算係数が選択されて読出された後、係数メモ
リ（７）に転送され、その後Ａ点に戻る。パンポットボ
リューム操作子（４５１を操作すると、第１図のメモリ
（５）からそれに応じた乗算係数が選択されて読出され
た後、係数メモリ（７）に転送され、その後Ａ点に戻る
。低域カットフィルタ部ＬＣＦのカットオフ周波数可変
用のボリューム操作子（至）を操作したときは、第１図
のメモリ（５）からそれに応じた乗算係数が選択されて
読み出され、Ｂ点へ移行する。高域カットフィルタ部Ｈ
ＣＦのカットオフ周波数可変用のボリューム操作子（３
ｎを操作したときは、第１図のメモリ（５）からそれに
応じた乗算係数が選択されて読み出され、Ｂ点へ移行す
る。低域イコライザフィルタ部ＬＥＦのレベル可変用又
は中心周波数可変用の操作子（至）、　Ｃ’ｌ！Ｎを操
作したときは、それに応じて係数演算用マイクロプロセ
ッサ（６）によりそれに応じた乗算係数が算出され、Ｂ
点へ移行する。高域イコライザフィルタ部ＨＥＦのレベ
ル可変用又は中心周波数可変用の操作子（４０１、（４
１１を操作したときは、係数演算用マイクロプロセッサ
（６）によりそれに応じた乗算係数が算出されて、Ｂ点
へ移行する。そして、上述のボリューム操作子以外のボ
リューム操作子、即ち中域イコライザフィルタ部ＭＥＦ
のレベル、中心周波数又はＱ可変用のボリューム操作子
（４２〜（４４Ｊが操作されたときは、係数演算用マイ
クロプロセッサ（６）によりそれに応じた乗算係数が演
算されて、Ｂ点へ移行する。そして、Ｂ点に集る全乗算
係数は、まとめて係数メモリ（７）に転送され、その後
Ａ点に移行する。

次に各フ會ルタ部の周波数特性の例を説明する。

第６図は低域イコライザフィルタ部ＬＥＦのフィルタ特
性がシェルピング型の場合の周波数特性を示し、中心周
波数を例えばＩＩＩＧ（ｚ　、　１７０Ｈ，ｚ及び３０
Ｈｚに採り、夫々レベルを可変した場合である。

第７図は低域イコライザフィルタ部ＬＥＦの周波数特性
がプレゼンス型である場合の周波数特性を示し、中心周
波数を例えばＩＫＨｚ　、　１７０Ｈｚ　、　３０Ｈｚ
　Ｋ採り、夫々レベルを可変した場合である。

第８図は高域イコライザフィルタ部ＨＥＦの周波数特性
がシェルピング型である場合の周波数特性を示し、中心
周波数を例えば１５ＫＨｚ　、　２゜６ＫＨｚ　。

５００Ｈｚに採り、夫々レベルを可変した場合である。

第９図は高域イコライザフィルタ部ＨＥＦの周波数特性
がプレゼンス型である場合の周波数特性を示し、中心周
波数を例えば１５ＫＨｚ　、　２．６ＫＨｚ　、　５０
０Ｈｚに採り、夫々レベルを可変した場合である。

第１０図は中域イコライザフィルタ部ＭＥＦの周波数特
性がプレゼンス型である場合の周波数特性を示し、Ｑを
固定とし、中心周波数を夫々１０ＫＨｚ　。

１）Ｇ（、１００Ｈｚに採り、夫々レベルを可変した場
合である。

第１１図は中域イコライザフィルタ部ＭＥＦの周波数特
性（プレゼンス型）を示し、中心周波数をＩＫＨｚに採
り、且つレベルを最大値１２ｄＢに採り、Ｑを例えば０
．２５０　、０．５９７　、１．４２４　、３．３９８
　、８．０００と可変した場合である。

第１２図は第２図のデジタルフィルタ回路の総合特性を
示すもので、曲ｆｆｊａがその総合特性を示す。曲線す
は低域カットフィルタ部ＬＣＦの周波数特性を示し、曲
線Ｃは高域カットフィルタ部ＨＣＦの周波数特性を示し
、曲線ｄは低域イコライザフィルタ部ＬＥＦの周波数特
性（プレゼンス′ｍ）を示し、ｅは高域イコライザフィ
ルタ部ＨＥＦの周波数特性（プレゼンス型）を示し、ｆ
は中域イコライザフィルタ部ＭＥＦの周波数特性（プレ
ゼンス型）を示す。そしてこれら曲線ｂ〜ｆの特性を総
合したものが上述の曲線ａで示す特性と１．ｃる。

次に、各イコライザ部の乗算器の乗算係数の計算の仕方
について説明する。第１３図は２次のプレゼンス型のイ
コライザフィルタ部の構成を示し、ＴＩ＋Ｔ２は夫々入
出力端子、Ｍ１〜Ｍ５は乗算器、Ｄ１〜Ｄ４は遅延量が
１サンプル周期の遅延回路、Ａは加算器であって、乗算
器Ｍ１〜Ｍ５の乗算係数を夫々Ｋｔ　Ａｌ　＋　Ａ２　
ｐ　ＢＩ　ＨＢ２とする。第１４図はこの第１３図のイ
コライザフィルタ部の周波数特性を示し、横軸は周波数
ｆ１縦軸はレスポンス（ｄＢ）を示し、Ｆｏは中心周波
数である。そして、中心周波数Ｆ。Ｉ　Ｑ　＋レスポン
スに対応するゲインＧは、夫々乗算係数Ｋ　＋　ＡＩ　
＋　Ａ２　＋　Ｂｌ　＋　Ｂ２を選定することによって
得られる。先ずｆａとして次式のごとく定義する。但し
、Ｆ、をサンプリング周波数とする。

ｋを係数とすると、ゲインＧの絶対値は次式のように表
わされる。

ＩＧ　ｌ　＝　２０ｇｏｇ（１＋ｋ） 次にａｌ　ｌ　ｂｌ　１　Ｃ１＄　Ｂ２１　Ｃ２として
次式のごとく定義する。

ｂ＋　＝　ｂ２＝　−２（１−ｆａ　）Ｃ１二　１−　
　”’・（１＋ｋ）＋　　ｆａ”ａ２二１＋　’−（１
＋ｋ）　十ｆａ かくするとＧ）０のときは上述の係数は次式のように表
わされる。

Ｇ（Ｏのときは上述の係数は次のように表わされる。

第１５図は１次のシェルピンク形の高域イコライザフィ
ルタ部の構成を示し、Ｔ１＋Ｔ２は夫々入出力端子、Ｍ
１〜Ｍ３は乗算器で夫々の係数かに、Ａ。

Ｂ　＋　Ｄｌ　＋Ｄ２は遅延量が１サンプル周期の遅延
回路、Ａは加算器である。第１６図は斯る高域イコライ
ザフィルタ部の周波数特性を示す。

かくすると中心周波数Ｆ。、Ｇは係数ｉ（、Ａ　、　Ｂ
によって選定される。

レスポンスに対応するＧを次式のごとく表わす。

Ｇ＝２０ｇｏｇｋ 周波数ｆａを次のように定義する。

かくするとＧ）０のときは、係数は次式のように表わさ
れる。

Ａ＝−□ Ｆ５＋２πｆａ Ｇ（Ｏのときは係数は次式のように表わされる。

１　＋Ａ 第１７図は１次のシェルピング型の低域イコライザフィ
ルタ部の構成を示し、Ｔ１＋Ｔ２は入出力端子、Ｍ１〜
Ｍ３は乗算器であって、その係数をＫ。

Ａ、Ｂとし、ＤＩ　＋　Ｄ２は遅延量が１サンプリング
周期の遅延回路、Ａは加算器である。

かくすると、中心周波数Ｆ。、レスポンスに対応するゲ
インＧは夫々係数に、Ａ、Ｂにて選定される。

Ｇ及びｆａは次式のごとく定義される。

Ｇ　＝　２０ｇｏｇ　ｋ かくするとＧ〉０のときは各係数は次式のように表わさ
れる。

Ｋ二１ Ｇ（Ｏのときは係数は次式のように表わされる。

Ｋ＝１ 上述せる本発明によれば、２次のフィルタからなる高域
イコライザフィルタ部、低域イコライザフィルタ部及び
中域イコライザフィルタ部ＨＥＦ　。

ＬＥＦ　、ＭＥＦの各乗算器の乗算係数は演算が容易な
ので、係数演算用マイクロプロセッサ（６）によって演
算し、３次のフィルタからなる低域カットフィルタ部及
び４次のフィルタからなる高域カットフィルタ部の各乗
算器の乗算係数は予め計算してメモリ（５）に記憶せし
めておくようにしたので、メモリ（５）に記憶する乗算
係数の算出及び書き込み作業が軽減されると共に、この
メモリ（５）の容量が少なくて済む、デジタルフィルタ
装置を得ることができる。

尚、１次のフィルタを用いる場合も、これは係数演算用
マイクロプロセッサ（６）によって算出し得る。また、
５次以上のフィルタの乗算係数の演算も複雑であるので
、これらの乗算係数も予めコンピュータで計算しておい
て、ＲＯＭ＋５１に書き込んでおくようにする。

発明の効果 上述せる本発明によれば、多数のフィルタ特性を選択し
得るにも拘らず、予めメモリに記憶する乗算係数の算出
及び書き込み作業が軽減されると共に、乗算係数を記憶
するメモリの容量が少なくて済む、デジタルフィルタ装
置を得ることができる。

【図面の簡単な説明】

第１図は本発明によるデジタルフィルタ装置の全体を示
すブロック線図、第２図はそのデジタルオーディオ信号
処理回路の具体構成を示すブロック線図、第３図は第１
図のフィルタ特性入力制御装置のパネルを示す配置図、
第４図は第３区のパネルの一部のボリューム嫡子及びそ
の目盛を示す線図、第５図は本発明の動作及び機能の説
明に供するフローチャート、第６図〜第１２図は各デジ
タルフィルタ部の周波数特性を示す特性曲線図、第１３
図はプレゼンス壓のイコライザフィルタ部の構成を示す
ブロック図、第１４図はその周波数特性を示す特性曲線
図、第１５図はシェルピング型の高域イコライザフィル
タ部の構成を示すブロック線図、第１６図はその周波数
特性を示す特性曲線図、第１７図はシェルピング型の低
域イコライザフィルタ部の構成を示すブロック線図、第
１８図はその周波数特性を示す特性曲線図である。 （１）は主マイクロプロセッサ、（４）はフィルタ’１
人力制御装置、（５）は係数テーブルメモリ、（６）は
係数演算用マイクロプロセッサ、（７１は係数メモリ、
（８）はデジタルオーディオ信号プロセッサ、ＤＦＫは
テシタルフィルタ回路、ＬＣＦは低域カットフィルタ部
、ＨＣＦは高域カットフィルタ部、ＨＥＦは高域イコラ
イザフィルタ部、ＬＥＦは低域イコライザフィルタ部、
　ＭＥＦは中域イコライザフィルタ部である。 同　　　　　　　　松　　隈　　秀　　盛　−・・−１
へ１・１） εモニシ′ 第４図

Claims (1)

【特許請求の範囲】
1. 複数種類のデジタルフィルタ回路部が接続されて成るデ
   ジタルフィルタ回路と、上記複数種類のデジタルフィル
   タ回路部の各乗算器に与える乗算係数を記憶する係数メ
   モリと、主マイクロプロセッサと、上記複数種類のデジ
   タルフィルタ回路部のうち２次以下のフィルタ回路部の
   各乗算器の乗算係数を演算する係数演算用マイクロプロ
   セッサと、上記複数種類のデジタルフィルタ回路部のう
   ち３次以上のフィルタ回路部の各乗算器の乗算係数の記
   憶されている係数テーブルメモリと、フィルタ特性制御
   入力装置とを有し、該フィルタ特性制御入力装置の操作
   により、上記主マイクロプロセッサの制御の下に、上記
   係数演算用マイクロプロセッサにより演算された上記乗
   算係数及び上記係数テーブルメモリより読み出された上
   記乗算係数が上記係数メモリに記憶され、該係数メモリ
   より読み出された乗算係数が上記デジタルフィルタ回路
   の各乗算器に与えられて、上記デジタルフィルタ回路の
   フィルタ特性が設定されるようにしたことを特徴とする
   デジタルフィルタ装置。