JPS6169159A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS6169159A JPS6169159A JP19058784A JP19058784A JPS6169159A JP S6169159 A JPS6169159 A JP S6169159A JP 19058784 A JP19058784 A JP 19058784A JP 19058784 A JP19058784 A JP 19058784A JP S6169159 A JPS6169159 A JP S6169159A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- integrated circuit
- circuit device
- package
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、集積回路装置に係り、印刷配線板への高密度
実装が可能とされた集積回路装置に関する。
実装が可能とされた集積回路装置に関する。
近年、エレクトロニクス製品は高機能化、小型化がます
ます要求されている。そのため、これらエレクトロニク
ス製品に用いられる集積回路装置におってはワンチップ
内に之〈さんの機能が組み込まれ、その結果として多数
のリードを必要とする状況となっている１、 従来、この種の集積回路装置の種類は、１ノードの取り
出し構造で分類すると、Ｄｕａｌ Ｉｎ−Ｌｉｎｅｐａ
ｃｋａｇｅ型（ＤＩＰ型） 、Ｑｕａｄ Ｉｎ−Ｌｉｎ
ｅ Ｐａｃｋａｇｅ型（ＱＩＰ型）等がある。
ます要求されている。そのため、これらエレクトロニク
ス製品に用いられる集積回路装置におってはワンチップ
内に之〈さんの機能が組み込まれ、その結果として多数
のリードを必要とする状況となっている１、 従来、この種の集積回路装置の種類は、１ノードの取り
出し構造で分類すると、Ｄｕａｌ Ｉｎ−Ｌｉｎｅｐａ
ｃｋａｇｅ型（ＤＩＰ型） 、Ｑｕａｄ Ｉｎ−Ｌｉｎ
ｅ Ｐａｃｋａｇｅ型（ＱＩＰ型）等がある。
第５図（ＩＬ）はＤＩＰ型集積回路装置を示す平面図で
あり、第５図（ｂ）及び（ｃ）はその正面図及び側面図
でおる。
あり、第５図（ｂ）及び（ｃ）はその正面図及び側面図
でおる。
これらの図において、１は集積回路装置４のパ。
ケージであジ、パッケージｌの内部には半導体チ、プ（
図示せず）が気密封止きれている。２は集積回路装置の
リードでおる。リード２’、″！パッケージ１の内部で
前記半導体チップと電気的に接続されており、図示のよ
うに、パッケージ１の両側面３から外方に延出され、か
つ下方に向けて折り曲げられている。また、このｔ４の
集積回路装置ケにあっては、印刷配線板（図示せず）の
リード穴にリード２を挿入し、リード穴の周縁に設けら
れたランド（図示せず）とり一部２とを半田付けするこ
とにより集積回路装置を印刷配線板に実装する構成とな
っている。従って、リード２の間隔ｔは、リード２に対
応して印刷配線板に設けられるランド間で短絡などの問
題が発生しない程度の大きさとする必要があり、一般に
は、この間隔ｔは１／ｌ。
図示せず）が気密封止きれている。２は集積回路装置の
リードでおる。リード２’、″！パッケージ１の内部で
前記半導体チップと電気的に接続されており、図示のよ
うに、パッケージ１の両側面３から外方に延出され、か
つ下方に向けて折り曲げられている。また、このｔ４の
集積回路装置ケにあっては、印刷配線板（図示せず）の
リード穴にリード２を挿入し、リード穴の周縁に設けら
れたランド（図示せず）とり一部２とを半田付けするこ
とにより集積回路装置を印刷配線板に実装する構成とな
っている。従って、リード２の間隔ｔは、リード２に対
応して印刷配線板に設けられるランド間で短絡などの問
題が発生しない程度の大きさとする必要があり、一般に
は、この間隔ｔは１／ｌ。
インチ（約４５４ｍｎ）と決められている。
第６図（＆）はＱＩＰ型集撰集積回路装置す平面図でろ
り、第６図中）及び（Ｃ）はその正面図及び側面図であ
る。
り、第６図中）及び（Ｃ）はその正面図及び側面図であ
る。
これらの図において、５は集積回路装置のパ。
ケージで６り、６ａ及び６ｂはパッケージ５０両″側面
７から外方に延出され、かつ下方に向けて折り曲げられ
たリードである。ＱＩＰ型にあっては、１示のように、
リード６ａ及び６ｂが互い違いに異なる折点から折り曲
げられている。その九め、リード６ａとリード６ｂの間
隔はｔ／２（１／２０インチ）とされながらも、リード
６ａ間或いはり−ド６ｂ間は印刷配線板に要求さｎるリ
ード取り付は間隔ｔ （１／ｌ０インチ）とされている
。従りｒ −ｃ、あうＬえ。１２□よ、い、。
７から外方に延出され、かつ下方に向けて折り曲げられ
たリードである。ＱＩＰ型にあっては、１示のように、
リード６ａ及び６ｂが互い違いに異なる折点から折り曲
げられている。その九め、リード６ａとリード６ｂの間
隔はｔ／２（１／２０インチ）とされながらも、リード
６ａ間或いはり−ド６ｂ間は印刷配線板に要求さｎるリ
ード取り付は間隔ｔ （１／ｌ０インチ）とされている
。従りｒ −ｃ、あうＬえ。１２□よ、い、。
っ２４．ヶー２長でおっても２倍のリードを引き出すこ
とができる。
とができる。
しかしながら、上記した従来の集積回路装置にあっては
次のような問題を有していた。
次のような問題を有していた。
ＤＩＰ型の場合、リード数の増加に伴い必然的にパッケ
ージも大きくなるため、ワ／テ、プの中にたくさんの機
能を組み込んだ場合であっても集積回路装置自体の小型
化、高密度化の要求を満足すことはできなかった、 一方、ＱＩＰ型の場合にはＤＩＰ型と同じ大きさのパッ
ケージで約２倍のリードを引き出すことができるが、反
面、集積回路装置が実装される印刷配線板側から見ると
、２倍のリード数に対応する配線パターンの引き回しを
行うスペースを必要とするため、リード数が増加した場
合に、集積回路装置を実装するに必要な印刷配線板の実
質的な面積は増大していた。
ージも大きくなるため、ワ／テ、プの中にたくさんの機
能を組み込んだ場合であっても集積回路装置自体の小型
化、高密度化の要求を満足すことはできなかった、 一方、ＱＩＰ型の場合にはＤＩＰ型と同じ大きさのパッ
ケージで約２倍のリードを引き出すことができるが、反
面、集積回路装置が実装される印刷配線板側から見ると
、２倍のリード数に対応する配線パターンの引き回しを
行うスペースを必要とするため、リード数が増加した場
合に、集積回路装置を実装するに必要な印刷配線板の実
質的な面積は増大していた。
本発明は、上記従来の欠点に鑑みなされたものでろり、
ＤＩＰ型集積回路装置と同程度の大きさのパッケージで
め９ながらも約２倍のリードを有し、かつ印刷配線板に
実装する場合であっても、その実装に必要な印刷配線板
の実質的面積は増大することがない集積回路装置を提供
することを目的とする。
ＤＩＰ型集積回路装置と同程度の大きさのパッケージで
め９ながらも約２倍のリードを有し、かつ印刷配線板に
実装する場合であっても、その実装に必要な印刷配線板
の実質的面積は増大することがない集積回路装置を提供
することを目的とする。
そこで、本発明の集積回路装置におっては、パッケージ
の側面に複数のリードが設けられ、該複数のリードの内
の一部のリードと残りのリードとが反対方向に折り曲げ
らｎてなる構成とされ上記目的を遅、軟：している。
の側面に複数のリードが設けられ、該複数のリードの内
の一部のリードと残りのリードとが反対方向に折り曲げ
らｎてなる構成とされ上記目的を遅、軟：している。
以下、不発明の実施例につき第１図乃至第４図を参照し
て詳述する。
て詳述する。
第１図（Ａ）は本発明の集積回路装置の第１の実施例を
説明する平面図でるり、第１図中）及び（Ｃ）はその正
面図及び側面図である。
説明する平面図でるり、第１図中）及び（Ｃ）はその正
面図及び側面図である。
これらの図において、１０は集積回路装置のバ、ケージ
でろり、パッケージ１０の内部には半導体チップ（図示
せず〕が気密封止されている。
でろり、パッケージ１０の内部には半導体チップ（図示
せず〕が気密封止されている。
１１は集積回路装置のリード′″Ｃ，める。リード１１
は、従来例同様パッケージ１ｏの内部で前記半導体チッ
プと電気的に接続されており、Ｕ示の工うに、パッケー
ジ１０の両側面１２から外方に、上下に二列並行した状
態で延出され、下側のり−ド１１は下方に向けて折り曲
げられ、上側のリード１１は下側のリード１１とは反対
方向の、上方に向けて折り曲げら几ている。この場合に
、リード１１の間隔は、従来のＤＩＰ型集積回路装置と
同様、印刷配線板に要求さ−ｉするリード取り付は間隔
ｔ（Ｖｌ。
は、従来例同様パッケージ１ｏの内部で前記半導体チッ
プと電気的に接続されており、Ｕ示の工うに、パッケー
ジ１０の両側面１２から外方に、上下に二列並行した状
態で延出され、下側のり−ド１１は下方に向けて折り曲
げられ、上側のリード１１は下側のリード１１とは反対
方向の、上方に向けて折り曲げら几ている。この場合に
、リード１１の間隔は、従来のＤＩＰ型集積回路装置と
同様、印刷配線板に要求さ−ｉするリード取り付は間隔
ｔ（Ｖｌ。
インチ）とさ几ている。し７ノ・し、本装置では、パ、
ケージ１０の上下両方向シこリード１１が設けられる構
成のため、ＤＩＰ型と同じ大きさのパッケージでめって
も２（＠の本数の＋１−ド１１を引き出すことができる
。
ケージ１０の上下両方向シこリード１１が設けられる構
成のため、ＤＩＰ型と同じ大きさのパッケージでめって
も２（＠の本数の＋１−ド１１を引き出すことができる
。
第２図（ａ）は、本発明の集積回路装置の第２の実施例
を説明する平面図でおり、第２図（ｂ）及び（ｅ）はそ
の正面図及び側面図である。
を説明する平面図でおり、第２図（ｂ）及び（ｅ）はそ
の正面図及び側面図である。
これらの図において、１５はパッケージであり、１６は
リードである。リード１６は、バックージ１５０両側面
１７から外方に横一列に延出さ几ている点従来のＤＩＰ
型集積回路装置と同様であるが、その間隔はｔ／２ （
１／２０インチ）、即ちＤＩＰ型のリード間隔の１／２
とされている。しかし、このリード１６を交互に下方及
び上方に向けて折り曲げることにより、隣Ｖ＠−うリー
ド１６間の間隔はｔ（１／１０イ／チ）となっている。
リードである。リード１６は、バックージ１５０両側面
１７から外方に横一列に延出さ几ている点従来のＤＩＰ
型集積回路装置と同様であるが、その間隔はｔ／２ （
１／２０インチ）、即ちＤＩＰ型のリード間隔の１／２
とされている。しかし、このリード１６を交互に下方及
び上方に向けて折り曲げることにより、隣Ｖ＠−うリー
ド１６間の間隔はｔ（１／１０イ／チ）となっている。
次に本発明の集積回路装置の実装方法につき説明する。
第３図は、集積回路装置の下側のリードを印刷配線板に
喉り付け、上側のリードを７レキシプルプ１１ント梧板
に取り付は比例を示す説明図である。
喉り付け、上側のリードを７レキシプルプ１１ント梧板
に取り付は比例を示す説明図である。
図中、２０は稽々の′４子部品が実装される印刷配線板
であり、２１はフレキシブルプリント基板、２２は前述
した第２図に示す集積回路装置である。
であり、２１はフレキシブルプリント基板、２２は前述
した第２図に示す集積回路装置である。
集積回路装置２ｚは、図面上、下方に向けて折り曲げら
れたり−ド１６が印刷配線板２０に取り１ 付
けられ、上方に曲げらｎたリード１６はフレキシブルプ
リント基板２１に取り付けられる。また、フレキシブル
プリント基板２１はコネクタ２３を介して印刷配線板２
０に接続される。尚、本例ではフレキシブルプリント基
板２１はコネク４２３を介して印刷配線板２０に接続さ
れているがこ几に限るものではなく、他の装置の印刷品
Ｇ板等に接続する構成としても良い。
れたり−ド１６が印刷配線板２０に取り１ 付
けられ、上方に曲げらｎたリード１６はフレキシブルプ
リント基板２１に取り付けられる。また、フレキシブル
プリント基板２１はコネクタ２３を介して印刷配線板２
０に接続される。尚、本例ではフレキシブルプリント基
板２１はコネク４２３を介して印刷配線板２０に接続さ
れているがこ几に限るものではなく、他の装置の印刷品
Ｇ板等に接続する構成としても良い。
第４図は他の実装方法を示す説明図である。本例では、
集積回路装置２２７）上側υリード１６を印刷配線板２
４に取り付け、この印刷配線板２４と前記した印刷配線
板２０とをフレ斤シプルプリント基板２５及びコネクタ
２６ｇ用いて接続する構成としたものである。本？１」
では、印刷配線板２４上にも他の部品を央摸することか
でさるため、主となる印刷配炉板２０のＯ１ｉ］禎ｒ男
３図に示す実装方法よりさらに小さくすることができる
。
集積回路装置２２７）上側υリード１６を印刷配線板２
４に取り付け、この印刷配線板２４と前記した印刷配線
板２０とをフレ斤シプルプリント基板２５及びコネクタ
２６ｇ用いて接続する構成としたものである。本？１」
では、印刷配線板２４上にも他の部品を央摸することか
でさるため、主となる印刷配炉板２０のＯ１ｉ］禎ｒ男
３図に示す実装方法よりさらに小さくすることができる
。
このように、不発明の集積回路装置に４うっては、上下
２枚の印刷配線板に実装することかでさる。
２枚の印刷配線板に実装することかでさる。
そのため、集積回路装置のリードに対応する配線パター
ンの引き回しの為のスペース拡、夫々の印刷配線板では
、集積回路装置全体のリードの本数ニ対して約半分の不
呟のリードの為のスペースがおれば良く、集積回路装置
を実装する為に必要な印刷配線板の実質的な面積を半分
以下とすることができる。
ンの引き回しの為のスペース拡、夫々の印刷配線板では
、集積回路装置全体のリードの本数ニ対して約半分の不
呟のリードの為のスペースがおれば良く、集積回路装置
を実装する為に必要な印刷配線板の実質的な面積を半分
以下とすることができる。
以上説明したように、本発明の集積回路装置にあっては
、ＤＩＰ型集積回路装置と同程度の大きさのパッケージ
でるりながらも約２倍のリードを得ることができるもの
でめ９、装置自体の小型、高密度化を図ることかで°き
る。しかも、印刷配線板に実装する場合であっても、そ
の実装に必要な印刷配房板の実質的な面積は、同程度の
パッケージの犬さぎからな、ｂＤＩＰ型集、Ｐへ回路装
置を実装する場合と変わることがないため、本発明の集
積回路装置を用いるならば、工Ｖクトロニクス製品の高
機能化、小型化を図ることができる。
、ＤＩＰ型集積回路装置と同程度の大きさのパッケージ
でるりながらも約２倍のリードを得ることができるもの
でめ９、装置自体の小型、高密度化を図ることかで°き
る。しかも、印刷配線板に実装する場合であっても、そ
の実装に必要な印刷配房板の実質的な面積は、同程度の
パッケージの犬さぎからな、ｂＤＩＰ型集、Ｐへ回路装
置を実装する場合と変わることがないため、本発明の集
積回路装置を用いるならば、工Ｖクトロニクス製品の高
機能化、小型化を図ることができる。
第１図乃至第４図は本発明の詳細な説明する図で必り、
第１図（Ｌ）、（ｂ）及び（ｅ）は本発明の集積回路装
置のｄｉの実施例を説明するための平面図、正面図及び
側面図、４２図（ａ）、（ｂ）及び（ｅ）は不発明の集
積回路装置の第２の実施列を説明するｌこめの平面図、
正面図及び側面図、ｗＪａ図は本発明の集積回路装置の
実装方法を説明する説明図、第４図は本発明の集積回路
装置の他の実装方法を説明する説明図でおる。 第５図（１１）、（ｂ）及び（ｅ）は従来のＤＩＰ型集
積回路装置を説明する平面図、正面図及び側面図であり
、第６図（ａ）、φ）及び（ｅ）は従来のＱＩＰ型集積
回路装置を説明する平面図、正面図及び側面図でろる。 １０．１５・−・集積回路装置のパッケージ１１．１６
・・・集積回路装置のリード１２．１７・・・パッケー
ジの仙１面 代理人 弁理士 本 １） 崇第１図 （Ｑ） 第２図 （ａ） 第３図 第４図 第５図 （ａ）
第１図（Ｌ）、（ｂ）及び（ｅ）は本発明の集積回路装
置のｄｉの実施例を説明するための平面図、正面図及び
側面図、４２図（ａ）、（ｂ）及び（ｅ）は不発明の集
積回路装置の第２の実施列を説明するｌこめの平面図、
正面図及び側面図、ｗＪａ図は本発明の集積回路装置の
実装方法を説明する説明図、第４図は本発明の集積回路
装置の他の実装方法を説明する説明図でおる。 第５図（１１）、（ｂ）及び（ｅ）は従来のＤＩＰ型集
積回路装置を説明する平面図、正面図及び側面図であり
、第６図（ａ）、φ）及び（ｅ）は従来のＱＩＰ型集積
回路装置を説明する平面図、正面図及び側面図でろる。 １０．１５・−・集積回路装置のパッケージ１１．１６
・・・集積回路装置のリード１２．１７・・・パッケー
ジの仙１面 代理人 弁理士 本 １） 崇第１図 （Ｑ） 第２図 （ａ） 第３図 第４図 第５図 （ａ）
Claims (1)
- パッケージの側面に複数のリードが設けられ、該複数
のリードの内の一部のリードと残りのリードとが反対方
向に折り曲げられていることを特徴とする集積回路装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19058784A JPS6169159A (ja) | 1984-09-13 | 1984-09-13 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19058784A JPS6169159A (ja) | 1984-09-13 | 1984-09-13 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6169159A true JPS6169159A (ja) | 1986-04-09 |
Family
ID=16260543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19058784A Pending JPS6169159A (ja) | 1984-09-13 | 1984-09-13 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6169159A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0323946U (ja) * | 1989-07-17 | 1991-03-12 | ||
| US20130020695A1 (en) * | 2011-07-20 | 2013-01-24 | Hanjoo Na | "L" Shaped Lead Integrated Circuit Package |
| US8569913B2 (en) | 2011-05-16 | 2013-10-29 | Unigen Corporation | Switchable capacitor arrays for preventing power interruptions and extending backup power life |
-
1984
- 1984-09-13 JP JP19058784A patent/JPS6169159A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0323946U (ja) * | 1989-07-17 | 1991-03-12 | ||
| US8569913B2 (en) | 2011-05-16 | 2013-10-29 | Unigen Corporation | Switchable capacitor arrays for preventing power interruptions and extending backup power life |
| US20130020695A1 (en) * | 2011-07-20 | 2013-01-24 | Hanjoo Na | "L" Shaped Lead Integrated Circuit Package |
| US9601417B2 (en) * | 2011-07-20 | 2017-03-21 | Unigen Corporation | “L” shaped lead integrated circuit package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0720232A4 (en) | MANY CHIP MODULE | |
| JPH05160290A (ja) | 回路モジュール | |
| JP2568748B2 (ja) | 半導体装置 | |
| JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
| JPS6169159A (ja) | 集積回路装置 | |
| JPS59144155A (ja) | 集積回路パツケ−ジ | |
| JPH01260884A (ja) | 補助パターンを有するプリント配線板 | |
| JPH04105390A (ja) | 基板機構 | |
| JPS5980957A (ja) | 半導体装置 | |
| JPH03205859A (ja) | 半導体装置 | |
| JPH02174183A (ja) | センサおよびその信号処理回路の実装構造 | |
| JPH04199552A (ja) | Ｉｃパッケージ | |
| JPS6334969A (ja) | 半導体記憶装置 | |
| KR0129133Y1 (ko) | 소켓 | |
| JPH0636593Y2 (ja) | 複合集積回路装置 | |
| JPH03184366A (ja) | 表面実装パッケージ | |
| JPS63145A (ja) | 集積回路パツケ−ジ | |
| JPH02177386A (ja) | 電子デバイス | |
| JPH01161707A (ja) | チップ部品 | |
| JP2002124742A (ja) | プリント配線板、接続部品、及び電子機器 | |
| JPH01150332A (ja) | プリント回路基板 | |
| JPS59198742A (ja) | 集積回路素子の端子板 | |
| JPS6372076A (ja) | コネクタ | |
| JPH03184392A (ja) | 実装部品 | |
| JPH05326758A (ja) | Ｉｃソケット |