JPS61650U - 多重仮想記憶方式の情報処理装置 - Google Patents
多重仮想記憶方式の情報処理装置Info
- Publication number
- JPS61650U JPS61650U JP6629285U JP6629285U JPS61650U JP S61650 U JPS61650 U JP S61650U JP 6629285 U JP6629285 U JP 6629285U JP 6629285 U JP6629285 U JP 6629285U JP S61650 U JPS61650 U JP S61650U
- Authority
- JP
- Japan
- Prior art keywords
- table pointer
- counter
- stack
- pointer word
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来における多重仮想記憶方式の情報処理装置
を説明するためのブロック図、第２図はこの考案の実施
例を示すブロック図であり、図中１はＳＴＰスタック、
２は次エントリ指定カウンタ、３はサーチカウンタ、４
はＳＴＰ有効無効フラグ、５はＩフラグ制御回路、６は
カウンタ比較器、１０はＳＴＰレジスタ、１１は比較器
、２０は次エントリ指定カウンタ入力信号、２１は次エ
ントリ指定カウンタ出力信号、２２はｓ’ｒｐレジスタ
入力信号、２３はＳＴＰレジスタ出力信号、２４はＳＴ
Ｐスタック出力信号、２５はＳＴＰ一致信号、２６はサ
ーチカウンタ出力信号、２７はＩフラグ出力信号、２８
はＩフラグ制御回路出力信号、２９はカウンター致信号
である。 なお、図中同一あるいは相当部分には同一符号を付して
示してある。
を説明するためのブロック図、第２図はこの考案の実施
例を示すブロック図であり、図中１はＳＴＰスタック、
２は次エントリ指定カウンタ、３はサーチカウンタ、４
はＳＴＰ有効無効フラグ、５はＩフラグ制御回路、６は
カウンタ比較器、１０はＳＴＰレジスタ、１１は比較器
、２０は次エントリ指定カウンタ入力信号、２１は次エ
ントリ指定カウンタ出力信号、２２はｓ’ｒｐレジスタ
入力信号、２３はＳＴＰレジスタ出力信号、２４はＳＴ
Ｐスタック出力信号、２５はＳＴＰ一致信号、２６はサ
ーチカウンタ出力信号、２７はＩフラグ出力信号、２８
はＩフラグ制御回路出力信号、２９はカウンター致信号
である。 なお、図中同一あるいは相当部分には同一符号を付して
示してある。
Claims (1)
- 多重仮想記憶方式の情報処理装置に於で、テーブルポイ
ンタ語スタックと、該テーブルポインタ語スタックのど
の位置に次に登録するかを指定するエントリ指定カウン
タと、新たなテーブルポインタ語レジスタとテーブルポ
インタ語スタックの読み出しデータを比較するテーブル
ポインタ比較器と、レジスタ入力信号を受けてスタック
番号をカウントアップすると共にフラグの検知に基づい
てカウント停止することによりテーブルポインタ語スタ
ックの全領域をサーチするサーチカウンタと、上記エン
トリ指定カウンタとサーチカウンタの値を比較するカウ
ンタ比較器と、該カウンタ比較器の一致信号と上記テー
ブルポインタ比較器から一致信号により各エントリ毎の
テーブルポインタ語スタックが無効か否かのフラグを決
定するフラグ制御回路とを備え、テーブルポインタ語の
入れ換えを上記フラグの制御情報により行うことを特徴
とする多重仮想記憶方式の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6629285U JPS61650U (ja) | 1985-05-02 | 1985-05-02 | 多重仮想記憶方式の情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6629285U JPS61650U (ja) | 1985-05-02 | 1985-05-02 | 多重仮想記憶方式の情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61650U true JPS61650U (ja) | 1986-01-06 |
Family
ID=30599059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6629285U Pending JPS61650U (ja) | 1985-05-02 | 1985-05-02 | 多重仮想記憶方式の情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61650U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54111726A (en) * | 1978-02-22 | 1979-09-01 | Hitachi Ltd | Control unit for multiplex virtual memory |
| JPS54133844A (en) * | 1978-03-27 | 1979-10-17 | Honeywell Inf Systems | Instruction stack device for memory controller |
-
1985
- 1985-05-02 JP JP6629285U patent/JPS61650U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54111726A (en) * | 1978-02-22 | 1979-09-01 | Hitachi Ltd | Control unit for multiplex virtual memory |
| JPS54133844A (en) * | 1978-03-27 | 1979-10-17 | Honeywell Inf Systems | Instruction stack device for memory controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6039170U (ja) | 電子メモ装置 | |
| JPS61650U (ja) | 多重仮想記憶方式の情報処理装置 | |
| JPS60106195U (ja) | 電子式圧力測定装置 | |
| JPS62115554A (ja) | マルチプロセツサシステムにおける記憶保護方式 | |
| JPS58192671U (ja) | 運指表示装置 | |
| JPS60140144U (ja) | 情報処理装置 | |
| JPS58101253U (ja) | マルチクロツク形アナライザ | |
| JPS59178761U (ja) | 磁気カ−ド符号検出装置 | |
| JPH0172647U (ja) | ||
| JPS60135939U (ja) | 処理装置の暴走検出回路 | |
| JPS6093181U (ja) | デ−タ検出回路 | |
| JPS6095650U (ja) | スタツクのオ−バフロ−検出回路 | |
| JPS58142764U (ja) | 光学的文字読取装置システム | |
| JPS6016240U (ja) | アドレス変換装置 | |
| JPS6065843U (ja) | メモリアドレス拡張回路 | |
| JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
| JPS6020659U (ja) | 入出力制御装置 | |
| JPS58171561U (ja) | フアンアラ−ム信号収集回路 | |
| JPH0172648U (ja) | ||
| JPS59100337U (ja) | Ｄｍａ制御回路 | |
| JPS60120563U (ja) | 磁気デイスク記憶装置 | |
| JPS61643U (ja) | デ−タ入力装置 | |
| JPS6116656U (ja) | 状態変化入力デ−タの収集回路 | |
| JPS59118200U (ja) | バブルメモリ装置 | |
| JPS5872050U (ja) | レシ−ト印字装置 |