JPS6163015A - Ｓｏｉ用シ−ド構造の製造方法 - Google Patents

Ｓｏｉ用シ−ド構造の製造方法

Info

Publication number
JPS6163015A
JPS6163015A JP59183726A JP18372684A JPS6163015A JP S6163015 A JPS6163015 A JP S6163015A JP 59183726 A JP59183726 A JP 59183726A JP 18372684 A JP18372684 A JP 18372684A JP S6163015 A JPS6163015 A JP S6163015A
Authority
JP
Japan
Prior art keywords
film
substrate
insulating film
amorphous
monocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59183726A
Other languages
English (en)
Other versions
JPH0612757B2 (ja
Inventor
Takemitsu Kunio
国尾　武光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59183726A priority Critical patent/JPH0612757B2/ja
Publication of JPS6163015A publication Critical patent/JPS6163015A/ja
Publication of JPH0612757B2 publication Critical patent/JPH0612757B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は単結晶Ｓｉ基板上に形成されるビーム・アニー
ルＳＯＩ用シード構造の製造方法に関するものである。
（従来技術とその問題点） 従来ＳＯＩを形成するためのシードの形成方法として、
特開昭５８−６１２１号公飢特開昭５８−５３８２１号
公報、！￥ｒ開昭５８−９３２２０号公報に次のような
方法が記載されている。単結晶Ｓｉ基板上に絶縁膜パタ
ーンを形成し、その後Ｓｉの選択エピタキシャルを行な
って基板が露出している部分に５ｉｌｌｉうめこんで平
坦にし、この部分をシードとして８０Ｉを形成する。
８ｉ基板は（１００）面のものを用いることが多いが、
基板のオリエンテーシ、ンフラ、トは通常＜１１０＞方
向に設けられている。トランジスタ等のパターンはこれ
に平行あるいは直角になるように形成される。つｔｐ絶
縁膜パターンの各辺は（１１０＞方向を向くわけである
。すると選択エビタキシャル成長において、絶縁膜と成
長させるＳｉ膜の界面に、成長速度の遅い傾斜面（ファ
セットと呼ばれる）が現われ平坦性が失なわれてしまう
。つまシ絶縁膜と、シード部の界面という最も平坦性の
要求される部分に段差が生じてしまうわけであフ、ビー
ムアニールには非常に不都合である。前記３つの公報に
は絶縁膜パターンの向きは何ら記載されておらず、この
ような記載のみでは表面が平坦なシード構造を得ること
はできない。
ｔｘ特開昭５８−９３２１ｓ号公報には次のように記載
されている。Ｓｉ基板の一部を工、チングし、その部分
を熱酸化して表面を平坦にする。そのおと多結晶Ｓｉ膜
を堆積し、Ｓｉイオン注入を施してこれを非晶質Ｓｉ膜
とする。その後６００℃程度で熱処理すると同相エピタ
キシャルによってＳｉＯ□膜上へ単結晶Ｓｉ部分が延び
る。この部分をシードとしてビームアニールする。この
公報では表面が平坦になると記載されているが、実際に
この方法で表面を平坦化することは困難である。
３を基板を均一にエツチングすることは実際には非常に
困難である。エツチング量にばらつきが生じる友め熱酸
化後の表面も必ずしも全面が平坦にはならず、凹凸が残
ってしまう。ビームアニール条件はこのようなばらつき
に非常に敏感であシ、最適条件が非常に狭くなってしま
うことになる。
（発明の目的） 本発明は従来技術の欠点を除去し、絶縁膜上ベシードが
延びた構造において、表面を平坦にすることができるＳ
ＯＩ用シード構造の製造方法を提供することを目的とす
る。
（発明の構成） 本発明によれば、（１００）８ｉ単結晶基板上に形成さ
れる８　０　Ｉ　（Ｓｉｌ　１ｃｏｎ　ｏｎ　Ｉｎ５ｕ
ｌａｔｏｒ）用シード構造の製造方法において、前記基
板上に絶縁膜を形成し、次いでこの絶縁膜に基板にほぼ
垂直でかつ基板面と平行な（１００）方向を向いた側壁
を有する開口部を形成し、次に露出している８ｉ基板上
に選択的に８１を前記絶縁膜とほぼ同一膜厚だけ気相エ
ピタキシャル成長させ、次に全面に非晶質Ｓｉ膜を堆積
し、次に熱処理を施して前記エピタキシャルＳｉ上およ
びその近傍の非晶質Ｓｉ膜を単結晶化することを特徴と
するＳＯＩ用シーまず第１図（ａ）に示すように（１０
０）単結晶Ｓｉ基板１に層間絶縁膜２として厚さ１μｍ
の８ｉ０□膜を熱酸化法で形成し、その後ＯＦ、にＨ２
ヲ添加しｔガスを用いた異方性工、チングでＳ　ｔ　０
２膜２を一部除去し、垂直な側壁を有する開口部５を設
けた。開口部の８ｉ０ｚＭの各辺は基板と平行な（１０
０）方向と平行になるようにした。工、チングの条件と
しては１３．５６ＭＨｚの平行平板型装置を用い、ＯＦ
４　１００　ｓｃｃｍ、Ｈ２２０ｓｃｃｍ、入力パワー
２００Ｗである。
その後、開口部５内のＳｉ基板上のみに、８ｉを選択的
に気相エピタキシャル成長させ、第１図Φ）に示すよう
に、開口部５を単結晶Ｓｉ６によシはぼ埋め次。エピタ
キシャルの原料ガスとしては８　ｉ　Ｈ２０ｔ２／Ｈ２
ｐ温度９５０℃、圧力５０Ｔｏｒｒである。
このように絶縁膜パターンを＜１００）方向に平行にす
ると、絶縁膜とエピタキシャルＳｉが接する部分は≠開
口部の四隅を除けば平坦になる。四隅の部分は通常のり
ソグラフィ技術を用いる限り７をＬＰＯＶＤ法により堆
積させた。厚さは０．５μｍである。この多結晶８ｉ層
７４Ｃ８ｉイオン注入（１００ＫｅＶ、ＩＸＩＯ１６ａ
ｍ””および１８０ＫｅＶ。
ｌＸｌ０”ｃｍ”−２・の２重注入）を施すことによシ
１多結晶Ｓｉ層７は第１図棹）に示すように非晶質Ｓｉ
層８に変化する。
つぎに電気炉中で６００℃、２時間の熱処理を施すこと
により、単結晶８ｉ６より固相エピタキシャルが生じ、
第１図（ｅ）に示すように、単結晶Ｓｉ６上および単結
晶８ｉ６に近接した絶縁膜２上の非晶質Ｓｉは単結晶Ｓ
ｉ９へと結晶性が向上する。単結晶Ｓｉ部９の中で絶縁
膜２上に形成された単結晶Ｓｉ部分１０は絶縁膜２の端
部から横方向へ５μｍていど伸びる。この部分をシード
として、Ａｒ＋レーザを用いて、パワー３．２５〜３．
７５　Ｗ　（最適範囲）ビーム走査速度ｌＯ飄／ｓｅｃ
、ビーム径１０〜２０μｍでアニールすることによＪ）
、　５ｉ０２膜２上の残シの非晶質Ｓｉ層８は第１図（
ｆ）に示すようにすべて単結晶Ｓ１層９となる。
ジンが広くな、ｐｓＯＩ形成の再現性が向上する。
具体的にＡｒレーザアニールの場合で前記特開昭５８−
９３２１５　号公報記載の従来方法と比較すると、他の
条件を同じにした場合、Ａｒレーザ出力の最適範囲はこ
の従来方法では３．４０〜３．６０Ｗと考えられるが、
前記実施例では３．２５〜３．７５Ｗもめシ、本発明の
方がマージンが広くなることがわかる。
【図面の簡単な説明】
第１図（ａ）〜（ｆ）は本発明の詳細な説明するための
断面図。 図にシいて、 １・・・・・・単結晶Ｓｉ基板、　　２・・・・・・絶
縁膜、７・−一多結晶Ｓｉ、　　　　　５・・・・・・
開口部、６．９・・・−・単結晶Ｓｉ、　　　　８・・
・・・・非晶質５ｉ１１０・・・・・・絶縁膜上の単結
晶Ｓｉオ　！　図 ６単結晶Ｓｉ ７１図

Claims (1)

  1. 【特許請求の範囲】 （１００）Ｓｉ単結晶基板上に形成される ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）用シ
    ード構造の製造方法において、前記基板上に絶縁膜を形
    成し、次いでこの絶縁膜に基板にほぼ垂直でかつ基板面
    と平行な＜１００＞方向を向いた側壁を有する開口部を
    形成し、次に露出しているＳｉ基板上に選択的にＳｉを
    前記絶縁膜とほぼ同一膜厚だけ気相エピタキシャル成長
    させ、次に全面に非晶質Ｓｉ膜を堆積し、次に熱処理を
    施して前記エピタキシャルＳｉ上およびその近傍の非晶
    質Ｓｉ膜を単結晶化することを特徴とするＳＯＩ用シー
    ド構造の製造方法。
JP59183726A 1984-09-04 1984-09-04 Ｓｏｉ膜の製造方法 Expired - Lifetime JPH0612757B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59183726A JPH0612757B2 (ja) 1984-09-04 1984-09-04 Ｓｏｉ膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59183726A JPH0612757B2 (ja) 1984-09-04 1984-09-04 Ｓｏｉ膜の製造方法

Publications (2)

Publication Number Publication Date
JPS6163015A true JPS6163015A (ja) 1986-04-01
JPH0612757B2 JPH0612757B2 (ja) 1994-02-16

Family

ID=16140885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59183726A Expired - Lifetime JPH0612757B2 (ja) 1984-09-04 1984-09-04 Ｓｏｉ膜の製造方法

Country Status (1)

Country Link
JP (1) JPH0612757B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336515A (ja) * 1986-07-30 1988-02-17 Sony Corp 半導体単結晶薄膜の製造方法
JPS6489512A (en) * 1987-09-30 1989-04-04 Sharp Kk Manufacture of single crystal silicon film
EP0363689A2 (en) * 1988-09-19 1990-04-18 Kabushiki Kaisha Toshiba Semiconductor devices manufacture using selective epitaxial growth and poly-Si deposition in the same apparatus
JPH08107067A (ja) * 1995-06-12 1996-04-23 Sony Corp 半導体薄膜の形成方法
JP2009528675A (ja) * 2006-02-27 2009-08-06 トラシット テクノロジーズ 表面層と基板とを接続するゾーンを備える部分的ｓｏｉ構造を製造する方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58180019A (ja) * 1982-04-15 1983-10-21 Matsushita Electric Ind Co Ltd 半導体基体およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58180019A (ja) * 1982-04-15 1983-10-21 Matsushita Electric Ind Co Ltd 半導体基体およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336515A (ja) * 1986-07-30 1988-02-17 Sony Corp 半導体単結晶薄膜の製造方法
JPS6489512A (en) * 1987-09-30 1989-04-04 Sharp Kk Manufacture of single crystal silicon film
EP0363689A2 (en) * 1988-09-19 1990-04-18 Kabushiki Kaisha Toshiba Semiconductor devices manufacture using selective epitaxial growth and poly-Si deposition in the same apparatus
EP0363689A3 (en) * 1988-09-19 1990-07-18 Kabushiki Kaisha Toshiba Semiconductor devices manufacture using selective epitaxial growth and poly-si deposition in the same apparatus
US5356830A (en) * 1988-09-19 1994-10-18 Kabushiki Kaisha Tobshiba Semiconductor device and its manufacturing method
JPH08107067A (ja) * 1995-06-12 1996-04-23 Sony Corp 半導体薄膜の形成方法
JP2009528675A (ja) * 2006-02-27 2009-08-06 トラシット テクノロジーズ 表面層と基板とを接続するゾーンを備える部分的ｓｏｉ構造を製造する方法

Also Published As

Publication number Publication date
JPH0612757B2 (ja) 1994-02-16

Similar Documents

Publication Publication Date Title
JPS6076118A (ja) 半導体デバイスの製作法
US6254794B1 (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JPS6163015A (ja) Ｓｏｉ用シ−ド構造の製造方法
JPH02191320A (ja) 結晶物品及びその形成方法
JPS6158879A (ja) シリコン薄膜結晶の製造方法
JPH01136328A (ja) 半導体基板の製造方法
JPS6163013A (ja) Ｓｏｉ用シ−ド構造の製造方法
JP2857456B2 (ja) 半導体膜の製造方法
JPS60193324A (ja) 半導体基板の製造方法
JPS5812732B2 (ja) 半導体装置の製法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JPS6185815A (ja) 多結晶シリコン膜の形成方法
JPS59121823A (ja) 単結晶シリコン膜形成法
JPH02105517A (ja) 半導体装置の製造方法
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JPH0529214A (ja) 半導体基板の製造方法
JP2532252B2 (ja) Ｓｏｉ基板の製造方法
KR970013189A (ko) 반도체 집적회로의 소자격리방법
JPH0399421A (ja) Ｓｏｉ構造の形成方法
JPS6122645A (ja) 半導体デバイス用基板およびその製造方法
JPS61117821A (ja) 半導体装置の製造方法
JPH05335234A (ja) 半導体基板の製造方法
JPH01214014A (ja) Ｓｏｉ基体の製造方法
JPH0195513A (ja) 半導体結晶膜の製造方法
JPS5893218A (ja) 半導体薄膜構造の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term