JPS6159743A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6159743A JPS6159743A JP17933884A JP17933884A JPS6159743A JP S6159743 A JPS6159743 A JP S6159743A JP 17933884 A JP17933884 A JP 17933884A JP 17933884 A JP17933884 A JP 17933884A JP S6159743 A JPS6159743 A JP S6159743A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- transistor
- emitter
- wiring
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にその一部に試験用のパ
ターンを同時に形成し、装置表面と配線間の接触抵抗を
測定できるようにした半導体装置に関する。
ターンを同時に形成し、装置表面と配線間の接触抵抗を
測定できるようにした半導体装置に関する。
半導体装置の製造においては、装置表面のシリコン面と
配線との間の接触抵抗が問題となる。製造された半導体
装置においてこの接触抵抗を定量的に測定し、算出する
のは必ずしも容易ではなく、装置の性能の良否を試験す
るに当って問題点となっていた。従って、その同一製造
ロットにおける上述の接触抵抗の状態を測定し、かつ算
出できるような装置の出現が望まれている。
配線との間の接触抵抗が問題となる。製造された半導体
装置においてこの接触抵抗を定量的に測定し、算出する
のは必ずしも容易ではなく、装置の性能の良否を試験す
るに当って問題点となっていた。従って、その同一製造
ロットにおける上述の接触抵抗の状態を測定し、かつ算
出できるような装置の出現が望まれている。
本発明が解決しようとする問題点は、半導体装置の製造
に当って、前述の接触抵抗値の測定が簡単でなく、かつ
その測定値からの抵抗値の算出が必ずしも容易でないと
いう点である。
に当って、前述の接触抵抗値の測定が簡単でなく、かつ
その測定値からの抵抗値の算出が必ずしも容易でないと
いう点である。
従って本発明の目的は、半導体装置に試験用パターンを
同時に形成して、その配線電極の形状を複数個の相異な
る接触面積を有するものとするという構想に基づき、配
線電極と装置表面のシリコン面との間の接触抵抗の状態
を容易に測定かつ算出できるようにし、それによシ半導
体装置の特性のばらつきを減少し、信頼性を向上するこ
とにある。
同時に形成して、その配線電極の形状を複数個の相異な
る接触面積を有するものとするという構想に基づき、配
線電極と装置表面のシリコン面との間の接触抵抗の状態
を容易に測定かつ算出できるようにし、それによシ半導
体装置の特性のばらつきを減少し、信頼性を向上するこ
とにある。
Ｃ問題点を解決するための手段〕
本発明は、上記問題点を改善した半導体装置を提供する
もので、その手段は、半導体装置のパターンの一部に、
トランジスタのコレクタ、エミッタ、およびベースを該
半導体装置と同時く形成し、該トランジスタのコレクタ
、エミッタ、およびベースに対し、それぞれの所定の面
積比で複数個に分割されたコンタクト窓を設け、該窓を
介して一層の配線を行い、該トランジスタのコレクタ、
工きツタ、およびベースから接触面積がそれぞれ所定の
比となるような複数個の配線を引き出すようにした半導
体装置によってなされる。
もので、その手段は、半導体装置のパターンの一部に、
トランジスタのコレクタ、エミッタ、およびベースを該
半導体装置と同時く形成し、該トランジスタのコレクタ
、エミッタ、およびベースに対し、それぞれの所定の面
積比で複数個に分割されたコンタクト窓を設け、該窓を
介して一層の配線を行い、該トランジスタのコレクタ、
工きツタ、およびベースから接触面積がそれぞれ所定の
比となるような複数個の配線を引き出すようにした半導
体装置によってなされる。
本発明の半導体装置は、その一部に試験用のトランジス
タのパターンを設け、該トランジスタの各電極から複数
個の配線を引出し、該配線とトランジスタのコレクタ、
およびベースの各電極との接触面積を異なるように形成
する。その後、前記配線間に適描な電圧を印加して、そ
の電流を測定する。これらの測定値から後述する実施例
において示されるような数式を用いて、各配線と電極間
の接触抵抗を算出する。この算出された抵抗値から同一
製造条件で製造された半導体装置の配線と装置表面のシ
リコン面との間の接触状態の品質が抄かる。
タのパターンを設け、該トランジスタの各電極から複数
個の配線を引出し、該配線とトランジスタのコレクタ、
およびベースの各電極との接触面積を異なるように形成
する。その後、前記配線間に適描な電圧を印加して、そ
の電流を測定する。これらの測定値から後述する実施例
において示されるような数式を用いて、各配線と電極間
の接触抵抗を算出する。この算出された抵抗値から同一
製造条件で製造された半導体装置の配線と装置表面のシ
リコン面との間の接触状態の品質が抄かる。
本発明の一実施例としての半導体装置の接触抵抗測定の
ためのトランジスタパターンが第１図に、該トランジス
タパターンの等価回路図が第２図に示される。第１図に
おいて間隔の広い斜線部は一層配線を示し、間隔の狭い
斜線は、配線とトランジスタのコレクタ、エミッタ、お
よびベースの各電極が接するコンタクト窓である。コレ
クタ部分はブロック１１で示され、エミッタ部のコンタ
クト窓は斜線部１３で示される。ベース部はブロック１
２で表わされる。第１図に示すようにトランジスタの各
電極は、それぞれ３個のコンタクト窓によシ配線と接続
され引き出される。すなわちコレクタからは３個のコン
タクト窓１５を介して配ＭＣＩ、Ｃ２、訃よびＣ３が引
き出される。同様にエミッタからは３個のコンタクト窓
１３を介して配線Ｅ１、Ｂ２、およびＢ３が引き出され
、ベースからは３個のコンタクト窓１４を介して配線、
Ｂ１、Ｂ２、およびＢ３が引き出される。コンタクト窓
を通しての配線と各電極との接触面積の比は１：２：３
に選ばれる。すなわちコレクタ配線ＣｌＳＣ２、および
Ｃ３とコレクタとの接触面積の比は１：２：３であシ、
工ぐツタ配線Ｂｌ、Ｂ２、およびＢ３とエミッタとの接
触面積の比はｌ：２：３であシ、ベース配ＭＢＩ、Ｂ２
、およびＢ３とベースとの接触面積の比は１：２：３で
あるＯ 第２図には、前記トランジスタパター／の等価回路が示
される。引き出し配置ＩｊＩＣ１、Ｃ２、およびＣ３か
らはそれぞれ接触抵抗ＲＣＩ、ＲＣ２、およびＲＣ３を
介してトランジスタ１６のコレクタへ接続される。引き
出し配線Ｂ！、Ｂ２、およびＢ３からは、それぞれ接触
抵抗ＲＢＩ、ＲＢ２、およびＲＢ３を介してトランジス
タ１６０ベースへ接続される。引き出し配ｍＥ１、Ｂ２
、および〜Ｅ３からは、それぞれ接触抵抗ＲＫＩＳＲＥ
２、およびＲＥ３を介してトランジスタ１６のエミッタ
へ接続される。
ためのトランジスタパターンが第１図に、該トランジス
タパターンの等価回路図が第２図に示される。第１図に
おいて間隔の広い斜線部は一層配線を示し、間隔の狭い
斜線は、配線とトランジスタのコレクタ、エミッタ、お
よびベースの各電極が接するコンタクト窓である。コレ
クタ部分はブロック１１で示され、エミッタ部のコンタ
クト窓は斜線部１３で示される。ベース部はブロック１
２で表わされる。第１図に示すようにトランジスタの各
電極は、それぞれ３個のコンタクト窓によシ配線と接続
され引き出される。すなわちコレクタからは３個のコン
タクト窓１５を介して配ＭＣＩ、Ｃ２、訃よびＣ３が引
き出される。同様にエミッタからは３個のコンタクト窓
１３を介して配線Ｅ１、Ｂ２、およびＢ３が引き出され
、ベースからは３個のコンタクト窓１４を介して配線、
Ｂ１、Ｂ２、およびＢ３が引き出される。コンタクト窓
を通しての配線と各電極との接触面積の比は１：２：３
に選ばれる。すなわちコレクタ配線ＣｌＳＣ２、および
Ｃ３とコレクタとの接触面積の比は１：２：３であシ、
工ぐツタ配線Ｂｌ、Ｂ２、およびＢ３とエミッタとの接
触面積の比はｌ：２：３であシ、ベース配ＭＢＩ、Ｂ２
、およびＢ３とベースとの接触面積の比は１：２：３で
あるＯ 第２図には、前記トランジスタパター／の等価回路が示
される。引き出し配置ＩｊＩＣ１、Ｃ２、およびＣ３か
らはそれぞれ接触抵抗ＲＣＩ、ＲＣ２、およびＲＣ３を
介してトランジスタ１６のコレクタへ接続される。引き
出し配線Ｂ！、Ｂ２、およびＢ３からは、それぞれ接触
抵抗ＲＢＩ、ＲＢ２、およびＲＢ３を介してトランジス
タ１６０ベースへ接続される。引き出し配ｍＥ１、Ｂ２
、および〜Ｅ３からは、それぞれ接触抵抗ＲＫＩＳＲＥ
２、およびＲＥ３を介してトランジスタ１６のエミッタ
へ接続される。
次に前述のトランジスタの配線に対する接触抵抗の測定
および測定値からの算出について述べる。
および測定値からの算出について述べる。
（２）ペース接触抵抗の測定および算出まずコレクタ回
路を解放、すなわち配線Ｃ１、Ｃ２、およびＣ３は無接
続とし、配線Ｂｌ、Ｂ２、またはＢ３と配ＲＥ１、Ｂ２
、またはＢ３のうちの１つとの間に順方向電圧（ベース
側を正電圧）ｖＰＥを印加し、電流工、対電圧ＶＦＥ
Ｗ性を求める（第３図）。第３図に訃ける曲＃ｉ！２１
は接触抵抗ＲＢＩの回路に関し、曲線２２は接触抵抗Ｒ
Ｂ２の回路に、曲線２３は接触抵抗ＲＢ３の回路に関す
るものである。これらの曲線の或１！流値ＩＦｘに対応
する電圧値ｖＦＥＺ、ＶＦゎ、およびＶＦＥＩ を求め
る。接触抵抗ＲＢＩ、ＲＢ２、およびＲＢ３の間には次
の（１）式の関係があるから、 ＲＢＩテ２ＲＢ２＝３ＲＢ３ ・・・・・・
（１）ＲＢＩの値を（１）弐に代入すればＲＢ２および
ＲＢ３の値を得ることができる。
路を解放、すなわち配線Ｃ１、Ｃ２、およびＣ３は無接
続とし、配線Ｂｌ、Ｂ２、またはＢ３と配ＲＥ１、Ｂ２
、またはＢ３のうちの１つとの間に順方向電圧（ベース
側を正電圧）ｖＰＥを印加し、電流工、対電圧ＶＦＥ
Ｗ性を求める（第３図）。第３図に訃ける曲＃ｉ！２１
は接触抵抗ＲＢＩの回路に関し、曲線２２は接触抵抗Ｒ
Ｂ２の回路に、曲線２３は接触抵抗ＲＢ３の回路に関す
るものである。これらの曲線の或１！流値ＩＦｘに対応
する電圧値ｖＦＥＺ、ＶＦゎ、およびＶＦＥＩ を求め
る。接触抵抗ＲＢＩ、ＲＢ２、およびＲＢ３の間には次
の（１）式の関係があるから、 ＲＢＩテ２ＲＢ２＝３ＲＢ３ ・・・・・・
（１）ＲＢＩの値を（１）弐に代入すればＲＢ２および
ＲＢ３の値を得ることができる。
■ コレクタ接触抵抗の測定および算出エミッタ回路を
解放、すなわち配線Ｅｌ、Ｅ２、およびＥ３は無接続と
し、配＃ＢＩＳＢ２、またはＢ３のいずれか１つと配線
Ｃ１、Ｃ２またはＣ３の間に順方向電圧（ペース側を正
電圧＞ ＶＦ’Ｃを印加し、第４図のような電流工、対
電圧ＶＦ”Ｃ特性番求める。第４図における曲線２４は
接触抵抗ＲＣＩの回路に、曲線２５は接触抵抗ＲＣ２の
回路に１曲線２６は接触抵抗ＲＣ３の回路に関する。
解放、すなわち配線Ｅｌ、Ｅ２、およびＥ３は無接続と
し、配＃ＢＩＳＢ２、またはＢ３のいずれか１つと配線
Ｃ１、Ｃ２またはＣ３の間に順方向電圧（ペース側を正
電圧＞ ＶＦ’Ｃを印加し、第４図のような電流工、対
電圧ＶＦ”Ｃ特性番求める。第４図における曲線２４は
接触抵抗ＲＣＩの回路に、曲線２５は接触抵抗ＲＣ２の
回路に１曲線２６は接触抵抗ＲＣ３の回路に関する。
これらの曲線の或電流値工ＦｘＫ対応する電圧値ＶＦＣ
Ｉ、ｖｐｃｘ、およびｖＦＣｌを求める。接触抵抗ＲＣ
ＩＳＲＣ２、およびＲＣ３の間には次の（２）式の関係
があるから、ＲＣＩは次のように求められる。
Ｉ、ｖｐｃｘ、およびｖＦＣｌを求める。接触抵抗ＲＣ
ＩＳＲＣ２、およびＲＣ３の間には次の（２）式の関係
があるから、ＲＣＩは次のように求められる。
ＲＣ１＝２ＲＣ２＝３ＲＣ３・・・・・・（２）ｖＦＣ
ｔ −ｖ、ｃ、 ＝ （ＲＣＩ ＲＣ２） ＩＰ。
ｔ −ｖ、ｃ、 ＝ （ＲＣＩ ＲＣ２） ＩＰ。
”Ｆｘ
ＲＣ２、ＲＣ３はＲＣＩの値を（２）式に代入して得ら
れる。
れる。
０ エミッタ接触抵抗の測定および算出エミッタ面積の
異なる２種以上のトランジスタのペースエきツタ間電圧
Ｖおの差よシ、エミッタ接触抵抗を求める。この際ペー
スおよびコレクタの端子は一定（接触面積の量も大きい
もの、Ｂ３、Ｃ３が望ましい）で行う。第６図には測定
回路が示される。ペースエミッタ間には定電流源が接続
され、ペースコレクタ間には定電圧源が接続される。ペ
ースエミッタ間電圧Ｖゆとエミッタ電流工。
異なる２種以上のトランジスタのペースエきツタ間電圧
Ｖおの差よシ、エミッタ接触抵抗を求める。この際ペー
スおよびコレクタの端子は一定（接触面積の量も大きい
もの、Ｂ３、Ｃ３が望ましい）で行う。第６図には測定
回路が示される。ペースエミッタ間には定電流源が接続
され、ペースコレクタ間には定電圧源が接続される。ペ
ースエミッタ間電圧Ｖゆとエミッタ電流工。
との関係をエミッター面積を変えて測定し、第５図のよ
うな曲線を求める。曲＠２７は接触抵抗ＲＥＩの回路に
、曲線２８は接触抵抗ＲＥ２の回路に、曲線２９は接触
抵抗ＲＥ３の回路に関するものである。第５図において
成る適当な［流値ＩＥ！に対する曲線２７．２８、およ
び２９における電圧値ＶＢ）ｉ、１、ＶＢ ）ｉｉ ｘ
、オヨびｖＢｌｍを求メル。ＶｎＥｘ、およびｖＢｌｍ
を用いて次のようＫＲＥＩ を算出することができる。
うな曲線を求める。曲＠２７は接触抵抗ＲＥＩの回路に
、曲線２８は接触抵抗ＲＥ２の回路に、曲線２９は接触
抵抗ＲＥ３の回路に関するものである。第５図において
成る適当な［流値ＩＥ！に対する曲線２７．２８、およ
び２９における電圧値ＶＢ）ｉ、１、ＶＢ ）ｉｉ ｘ
、オヨびｖＢｌｍを求メル。ＶｎＥｘ、およびｖＢｌｍ
を用いて次のようＫＲＥＩ を算出することができる。
ＶＢｌ！ｌ＝（’−α） ＲＢ−Ｉ、、 ＋Ａ、・Ｋｅ
ｌＸｐｖＤ （ＩＥり＋ＲＥ１・’Ｅｘ ・・・・・
・（３）ｖＢｌｍ ＝ （１−α） ＲＢ−Ｉ、、 ＋
Ａ、・ＫｅｘｐｖＤ（■ｏｘ）＋ＲＥ２・工。８ ・・
・・・・（４）ここにＡ１、Ａ８はニオツタ面積でＡ、
＝Ａ、／’２、ミＲＥ１＝２ＲＥ２、Ｋは定数、Ｉ、＝
Ｋ”Ａ１、ＶＤ は第５図の曲線の低電流域における
傾斜、ＲＢはペース回路の抵抗値、αはＩＣ／工い工。
ｌＸｐｖＤ （ＩＥり＋ＲＥ１・’Ｅｘ ・・・・・
・（３）ｖＢｌｍ ＝ （１−α） ＲＢ−Ｉ、、 ＋
Ａ、・ＫｅｘｐｖＤ（■ｏｘ）＋ＲＥ２・工。８ ・・
・・・・（４）ここにＡ１、Ａ８はニオツタ面積でＡ、
＝Ａ、／’２、ミＲＥ１＝２ＲＥ２、Ｋは定数、Ｉ、＝
Ｋ”Ａ１、ＶＤ は第５図の曲線の低電流域における
傾斜、ＲＢはペース回路の抵抗値、αはＩＣ／工い工。
はコレクタ電流である。これ等の関係を（３）式および
（４）式に代入して解くと、 となる。ＲＥ２およびＲＥ３はＲＥ ２ ＝＋ＲＥ １
、およびＲＥ３＝＋ＲＥＩよシ求めることができる
。
（４）式に代入して解くと、 となる。ＲＥ２およびＲＥ３はＲＥ ２ ＝＋ＲＥ １
、およびＲＥ３＝＋ＲＥＩよシ求めることができる
。
前述のような、測定および６１１ｊ定値の計算によって
、試験用として付加的に設けられたトランジスタにおけ
るコレクタ、エミッタ、ペースの各電極に対する配線の
接触抵抗が求められ、これＫよシ当該半導体装置の裂造
過穆の良否を検査することができる。なお前述の特性図
において横軸は必ずしも電流の対数値でなくてもよい。
、試験用として付加的に設けられたトランジスタにおけ
るコレクタ、エミッタ、ペースの各電極に対する配線の
接触抵抗が求められ、これＫよシ当該半導体装置の裂造
過穆の良否を検査することができる。なお前述の特性図
において横軸は必ずしも電流の対数値でなくてもよい。
本発明によれば、半導体装置に併設した試験用トランジ
スタパターンから配線とシリコン面との間の接触抵抗に
関する測定値を計測でき、その測定値を用いて接触抵抗
値の算出が容易となシ、それによシ製造工程の良否が判
定でき、装置の特性のばらつきを減少し、信頼性の向上
が可能となる。
スタパターンから配線とシリコン面との間の接触抵抗に
関する測定値を計測でき、その測定値を用いて接触抵抗
値の算出が容易となシ、それによシ製造工程の良否が判
定でき、装置の特性のばらつきを減少し、信頼性の向上
が可能となる。
第１図は本発明の一実施例としての半導体装置に併設し
た接触抵抗測定のためのトランジスタパターンの平面図
、第２図は第１図のトランジスタパターンの等価回路図
、第３図はペース電極の配線に対する接触面積をパラメ
ータとする第２図のトランジスタの電流対電圧特性の一
例を示す特性図、第４図は第３図と同様なコレクタ電極
の配線に対する接触面積をパラメータとする特性図、第
５図はエミッタ電極の配線に対する接触面積をパラメー
タとする第２図のトランジスタのエミッタ電流対ペース
エミッタ間電圧の関係の一例を示す特性図、および棺６
図は第５図の特性図の特性を測定するための回路を説明
する回路図である。 １１・・・コレクタ部、 １２・・・ベース部、 １３・・・エミッタ部のコンタクト窓、１４・・・ベー
ス部のコンタクト窓、 １５・・・コレクタ部のコンタクト窓、１６・・・トラ
ンジスタ、 Ｂ１、Ｂ２、Ｂ３・・・ベース配線、 Ｃ１、Ｃ２、Ｃ３・・・コレクタ配線、ＥＩＳＥ２、Ｂ
３・・・エミッタ配線、ＲＢＩ、ＲＢ２、ＲＢ３・・・
ベース電極対配線間接触抵抗、 □ ＲＣＩ、ＲＣ２、ＲＣ３・・・コレクタ電極対配線間接
触抵抗、 ＲＥＩ、ＲＥ２、ＲＥ３・・・工きツタ電極対配線間接
触抵抗。
た接触抵抗測定のためのトランジスタパターンの平面図
、第２図は第１図のトランジスタパターンの等価回路図
、第３図はペース電極の配線に対する接触面積をパラメ
ータとする第２図のトランジスタの電流対電圧特性の一
例を示す特性図、第４図は第３図と同様なコレクタ電極
の配線に対する接触面積をパラメータとする特性図、第
５図はエミッタ電極の配線に対する接触面積をパラメー
タとする第２図のトランジスタのエミッタ電流対ペース
エミッタ間電圧の関係の一例を示す特性図、および棺６
図は第５図の特性図の特性を測定するための回路を説明
する回路図である。 １１・・・コレクタ部、 １２・・・ベース部、 １３・・・エミッタ部のコンタクト窓、１４・・・ベー
ス部のコンタクト窓、 １５・・・コレクタ部のコンタクト窓、１６・・・トラ
ンジスタ、 Ｂ１、Ｂ２、Ｂ３・・・ベース配線、 Ｃ１、Ｃ２、Ｃ３・・・コレクタ配線、ＥＩＳＥ２、Ｂ
３・・・エミッタ配線、ＲＢＩ、ＲＢ２、ＲＢ３・・・
ベース電極対配線間接触抵抗、 □ ＲＣＩ、ＲＣ２、ＲＣ３・・・コレクタ電極対配線間接
触抵抗、 ＲＥＩ、ＲＥ２、ＲＥ３・・・工きツタ電極対配線間接
触抵抗。
Claims (1)
- 半導体装置のパターンの一部に、トランジスタのコレ
クタ、エミッタ、およびベースを該半導体装置と同時に
形成し、該トランジスタのコレクタ、エミッタ、および
ベースに対し、それぞれの所定の面積比で複数個に分割
されたコンタクト窓を設け、該窓を介して一層の配線を
行い、該トランジスタのコレクタ、エミッタ、およびベ
ースから接触面積がそれぞれ所定の比となるような複数
個の配線を引き出すようにした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17933884A JPS6159743A (ja) | 1984-08-30 | 1984-08-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17933884A JPS6159743A (ja) | 1984-08-30 | 1984-08-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6159743A true JPS6159743A (ja) | 1986-03-27 |
Family
ID=16064089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17933884A Pending JPS6159743A (ja) | 1984-08-30 | 1984-08-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159743A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0352940A2 (en) * | 1988-07-25 | 1990-01-31 | AT&T Corp. | Method of measuring specific contact resistivity of self-aligned contacts in integrated circuits |
-
1984
- 1984-08-30 JP JP17933884A patent/JPS6159743A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0352940A2 (en) * | 1988-07-25 | 1990-01-31 | AT&T Corp. | Method of measuring specific contact resistivity of self-aligned contacts in integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107527661B (zh) | 一种字线电阻测试方法及三维存储器失效分析方法 | |
| CN205376473U (zh) | 一种电迁移测试结构 | |
| CN104576613B (zh) | 电迁移测试方法及结构 | |
| US4283733A (en) | Semiconductor integrated circuit device including element for monitoring characteristics of the device | |
| CN104658940A (zh) | 一种鳍式场效晶体管电学特性的测量结构 | |
| US4197632A (en) | Semiconductor device | |
| JPS6159743A (ja) | 半導体装置 | |
| CN205900538U (zh) | 一种可靠性测试结构 | |
| CN205248238U (zh) | 一种可靠性测试结构 | |
| JPH0786351A (ja) | 半導体集積回路装置およびその測定方法 | |
| WO2023019655A1 (zh) | 半导体结构及其制造方法 | |
| JPH03296672A (ja) | スルーホールを有するプリント配線板の検査方法 | |
| TWI260723B (en) | Test key having a chain circuit and a Kelvin structure | |
| JPH10178079A (ja) | ライフタイム評価用ｔｅｇ | |
| DE102018203340B4 (de) | Verfahren und struktur zur prozessbeschränkenden produktionsprüfung | |
| US731209A (en) | Resistance set. | |
| US1057817A (en) | Apparatus for fault location on electrical conductors. | |
| JPS5940271B2 (ja) | 半導体素子の試験装置 | |
| JP2011059085A (ja) | 半導体装置及びその検査方法 | |
| CN116994637A (zh) | 一种应力迁移测试结构和检测方法 | |
| JP2890682B2 (ja) | 半導体装置 | |
| CN115942582A (zh) | 一种用于低温等离子体电位诊断的探针*** | |
| SU673866A1 (ru) | Способ дистанционного измерени температуры | |
| JPH0435907B2 (ja) | ||
| CN118130902A (zh) | 测试电阻的结构及方法、wat测试装置 |