JPS615628A - デ−タ変換処理回路 - Google Patents
デ−タ変換処理回路Info
- Publication number
- JPS615628A JPS615628A JP10907184A JP10907184A JPS615628A JP S615628 A JPS615628 A JP S615628A JP 10907184 A JP10907184 A JP 10907184A JP 10907184 A JP10907184 A JP 10907184A JP S615628 A JPS615628 A JP S615628A
- Authority
- JP
- Japan
- Prior art keywords
- value
- address
- converted
- register
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はディジタル信号処理におけるデータ変換Ｃ主と
してデータ符号化）の処理を行う回路に係）、特にハー
ドウェアマクロとテーブルを用いた一連の処理によって
所要の変換を行うデータ変換処理回路に関するものであ
る。
してデータ符号化）の処理を行う回路に係）、特にハー
ドウェアマクロとテーブルを用いた一連の処理によって
所要の変換を行うデータ変換処理回路に関するものであ
る。
従来技術と問題点
ディジタル信号処理装置（ＤＳＰ）等においては、ディ
ジタルデータを符号化する等のデータ変換全行う処理が
しばしば必要となる。このようなデータ変換を行うため
の方式としては、従来、すべての入力バタンに対応する
出力のテーブルを用意しておいて、こ、のテーブルを参
照して変換を行うテーブル参照方式がおる。テーブル参
照方式の場合法、例えは入力データをアドレスとして対
応する出力データを読出すことができる、リードオンメ
モリ（ＲＯＭ）等からなるテーブルを用意することによ
って、容易に行りことができるが、父方のビット数が多
−ときはテーブルサイズが著しく大きくなって、実用的
でな−と−う問題がおる。
ジタルデータを符号化する等のデータ変換全行う処理が
しばしば必要となる。このようなデータ変換を行うため
の方式としては、従来、すべての入力バタンに対応する
出力のテーブルを用意しておいて、こ、のテーブルを参
照して変換を行うテーブル参照方式がおる。テーブル参
照方式の場合法、例えは入力データをアドレスとして対
応する出力データを読出すことができる、リードオンメ
モリ（ＲＯＭ）等からなるテーブルを用意することによ
って、容易に行りことができるが、父方のビット数が多
−ときはテーブルサイズが著しく大きくなって、実用的
でな−と−う問題がおる。
これに対してソフトウェア的に処理を行ってデータ変換
を行う方式がある。この方式は例えば入力ビツトのある
値の範囲ごとに出力値が一定になるような変換に用いる
ことができる。このような変換はソフトウェア的に処理
して行うことができるが、入力ビット数が多いときは多
くの命令ステップ数を必要とするため、信号処理装置の
主演算系における信号処理全体の処理速度に影響を与え
るという問題がめる。
を行う方式がある。この方式は例えば入力ビツトのある
値の範囲ごとに出力値が一定になるような変換に用いる
ことができる。このような変換はソフトウェア的に処理
して行うことができるが、入力ビット数が多いときは多
くの命令ステップ数を必要とするため、信号処理装置の
主演算系における信号処理全体の処理速度に影響を与え
るという問題がめる。
発明の目的
本発明はこのような従来技術の問題点を解決しようとす
るものであって、その目的は、データ変換処理を行う装
置におりて、ハードシェアからなる簡単な専用回路を付
加することによって、従来信号処理回路の主演算系を用
いてソフトウェア的に処理を行っていたデータ変換処理
を本体と切離して行１１これによって信号処理回路にお
ける処理速度低下を防止することができるデータ変換処
理回路を提供することにおる。
るものであって、その目的は、データ変換処理を行う装
置におりて、ハードシェアからなる簡単な専用回路を付
加することによって、従来信号処理回路の主演算系を用
いてソフトウェア的に処理を行っていたデータ変換処理
を本体と切離して行１１これによって信号処理回路にお
ける処理速度低下を防止することができるデータ変換処
理回路を提供することにおる。
発明の構成
本発明のデータ変換処理回路は、各変換領域の境界値を
格納するテーブルと、このテーブルに対する参照アドレ
スを発生するテーブル参照レジスタと、テーブルの先頭
アドレスを格納する先頭アドレスレジスタと、逐次比較
を行うべき回数に対応する値を格納する逐次比較回数レ
ジスタと、テーブルよシ求められた境界値と被変換値と
を比較して大小を判定する比較回路と、この大小判定結
果に応じてテーブルの現アドレスに１を加算したアドレ
スまたは現アドレスに逐次比較回数レジスタの値を加算
したアドレスを選択してテーブル参照レジスタに書込む
とともに逐次比較回数レジスタの値を更新するアドレス
制御回路とを設け、テ ′−プルの先頭アドレス
に格納された境界値がらテーブル参照レジスタのアドレ
スに応じて各境界値と被変換値とを逐次比較することに
よって被変換値の属する領域を決定するようにしたもの
である。
格納するテーブルと、このテーブルに対する参照アドレ
スを発生するテーブル参照レジスタと、テーブルの先頭
アドレスを格納する先頭アドレスレジスタと、逐次比較
を行うべき回数に対応する値を格納する逐次比較回数レ
ジスタと、テーブルよシ求められた境界値と被変換値と
を比較して大小を判定する比較回路と、この大小判定結
果に応じてテーブルの現アドレスに１を加算したアドレ
スまたは現アドレスに逐次比較回数レジスタの値を加算
したアドレスを選択してテーブル参照レジスタに書込む
とともに逐次比較回数レジスタの値を更新するアドレス
制御回路とを設け、テ ′−プルの先頭アドレス
に格納された境界値がらテーブル参照レジスタのアドレ
スに応じて各境界値と被変換値とを逐次比較することに
よって被変換値の属する領域を決定するようにしたもの
である。
発明の実施例
第１図は本発明が対象とするデータ変換を原理的九例示
したものである。同図にお腟ては全領域が■〜［相］の
１６個の領域に分割され、各領域の境界の値に対応して
境界値０〜１５が定められている。
したものである。同図にお腟ては全領域が■〜［相］の
１６個の領域に分割され、各領域の境界の値に対応して
境界値０〜１５が定められている。
この場合例えば最初大刀データを中央の境界値８と比較
してこれよシ大きいか小さいかを判定する。
してこれよシ大きいか小さいかを判定する。
いま境界値８よ）大きければ入カデータ拡領域■〜［相
］中にあるので、次にこの領域の中央の境界値１２と比
較する。境界値１２よル小さければ大刀データは領域■
〜＠中におるので、次にこの領域の中央の境界値１０と
比較する。このよりな手順を繰返えすことによって人力
データがどの領域に属する信号であるかを示す出方に変
換する符号化（データ変換）が行われる。この場合、大
刀デ〜りがどの領域に属するぶを大刀データの値から簡
単な論理で職別す十ことができる場合には、命令の組合
わせによシ効率のよい変換処理を行うことができるが、
一般にはそのような論理関係は期待できず、命令のステ
ップ数が増大する。そのため小規模の回路で信号処理回
路全体の処理を遅らせることなく、データ変換を行うこ
とは困難であった。
］中にあるので、次にこの領域の中央の境界値１２と比
較する。境界値１２よル小さければ大刀データは領域■
〜＠中におるので、次にこの領域の中央の境界値１０と
比較する。このよりな手順を繰返えすことによって人力
データがどの領域に属する信号であるかを示す出方に変
換する符号化（データ変換）が行われる。この場合、大
刀デ〜りがどの領域に属するぶを大刀データの値から簡
単な論理で職別す十ことができる場合には、命令の組合
わせによシ効率のよい変換処理を行うことができるが、
一般にはそのような論理関係は期待できず、命令のステ
ップ数が増大する。そのため小規模の回路で信号処理回
路全体の処理を遅らせることなく、データ変換を行うこ
とは困難であった。
本発明のデータ変換処理回路は、このような問題八番解
決するために、専用の・・−ドウエアマクロを設けてデ
ータ変換処理を信号処理装置における処理と切離して行
うことができる回路方式ｆ：＃＆案するものである。以
下、本発明のデータ変換処理回路を、第１図に示された
ごとき人力データを１６個の領域に変換する場合を例と
して説明する。
決するために、専用の・・−ドウエアマクロを設けてデ
ータ変換処理を信号処理装置における処理と切離して行
うことができる回路方式ｆ：＃＆案するものである。以
下、本発明のデータ変換処理回路を、第１図に示された
ごとき人力データを１６個の領域に変換する場合を例と
して説明する。
第２図は本発明のデータ変換処理回路の一実施例の構成
を示したものである。同図において、１は境界値を格納
するテーブル、２は被変換値を格納する。レジスタ、６
はテーブル先頭アドレスを格納するレジスタ、４は逐次
比較回数を格納するレジスタ、５は比較回路、６はセレ
クタ、７は加算器、８／Ｉ′ｉアドレスレジスタでおる
。
を示したものである。同図において、１は境界値を格納
するテーブル、２は被変換値を格納する。レジスタ、６
はテーブル先頭アドレスを格納するレジスタ、４は逐次
比較回数を格納するレジスタ、５は比較回路、６はセレ
クタ、７は加算器、８／Ｉ′ｉアドレスレジスタでおる
。
ま水弟３図は、第２図に示されたテーブル１における境
界の値の格納順序を示し、本発明のデー夕変換処理回路
においては、このような順序で境界値を格納することに
よりて、マクロハードの規模を削減することを可能にし
ている。なおマイコンやディジタル信号処理装置（ＤＳ
Ｐ）は通常、定数テーブル領域を持っているので、その
一部をこのようなテーブルとして用いることもできる。
界の値の格納順序を示し、本発明のデー夕変換処理回路
においては、このような順序で境界値を格納することに
よりて、マクロハードの規模を削減することを可能にし
ている。なおマイコンやディジタル信号処理装置（ＤＳ
Ｐ）は通常、定数テーブル領域を持っているので、その
一部をこのようなテーブルとして用いることもできる。
第２図において、テーブル１に第３図に示されるごとく
境界値を格納し、次に被変換値、テーブルの先頭アドレ
ス、および逐次比較回数に対応する値をそれぞれレジス
タ２，３．４に格納する。逐次比較の＠数は、１６個の
領域に分けるときは。
境界値を格納し、次に被変換値、テーブルの先頭アドレ
ス、および逐次比較回数に対応する値をそれぞれレジス
タ２，３．４に格納する。逐次比較の＠数は、１６個の
領域に分けるときは。
１６＝２’として、２４’−１−ａとすればよい。
アドレスレジスタ８には最初レジスタ３がらテーブル１
の先頭アドレスが格納されている。このアドレスを続出
してテーブル１に与えることによって、テ〜ン°ル１か
ら第３図に示された第１番目の境界値すなわち境界８の
値を続出す。この値とレジスタ２から読出された被変換
値とを比較回路５に加えて、その大小を比較する。その
結果、゛被変換値が第１番目の境界値よシ大きいかまた
は小さいかによって、被変換値が領域■〜＠におるかま
たは領域■〜■にあるかが判断される。
の先頭アドレスが格納されている。このアドレスを続出
してテーブル１に与えることによって、テ〜ン°ル１か
ら第３図に示された第１番目の境界値すなわち境界８の
値を続出す。この値とレジスタ２から読出された被変換
値とを比較回路５に加えて、その大小を比較する。その
結果、゛被変換値が第１番目の境界値よシ大きいかまた
は小さいかによって、被変換値が領域■〜＠におるかま
たは領域■〜■にあるかが判断される。
いま被変換値が第１番目の境界値より大きく領域■〜＠
にあると判断されたときは、セレクタ６はレジスタ４の
逐次比較回数すなわち“８″を選択して加算器７に入力
し、加算器７ではアドレスレジスタ８から読出されたア
ドレスに“８”を加算してアドレスレジスタ８に送って
その値を更新する。
にあると判断されたときは、セレクタ６はレジスタ４の
逐次比較回数すなわち“８″を選択して加算器７に入力
し、加算器７ではアドレスレジスタ８から読出されたア
ドレスに“８”を加算してアドレスレジスタ８に送って
その値を更新する。
これと同時にレジスタ４の逐次比較回数は“４″′にさ
れる。これは比較値を前述のように選んだときは、レジ
スタ４の値を１ビツト左ヘシフトすることによりて行わ
れる。これによってアドレスレジスタ８から第９番目の
境界値のアドレスが出力されてテーブル１に与えられ、
テーブル１がら第９番目の境界値すなわち境界１２の値
が読出されて、この値と被変換値とが比Ｖ＠路５におい
て比較され、被変換値が第９番目の境界値よシ大きいか
または小さ―かによって、被変換値が領域＠〜＠にある
かまたは領域■〜■にあるかが判断される。
れる。これは比較値を前述のように選んだときは、レジ
スタ４の値を１ビツト左ヘシフトすることによりて行わ
れる。これによってアドレスレジスタ８から第９番目の
境界値のアドレスが出力されてテーブル１に与えられ、
テーブル１がら第９番目の境界値すなわち境界１２の値
が読出されて、この値と被変換値とが比Ｖ＠路５におい
て比較され、被変換値が第９番目の境界値よシ大きいか
または小さ―かによって、被変換値が領域＠〜＠にある
かまたは領域■〜■にあるかが判断される。
被変換値が第９番目の境界値よシ大きく領域［相］〜＠
にあると判断されたときは、セレクタ６はレジスタ４の
逐次比較回数すなわち“４″を選んで加算器７に入力し
、加算器７はアドレスレジスタ８から読出されたアドレ
スに“４″を加算して、アドレスレジスタ８に送ってそ
の値を更新する。これと同時にレジスタ４の逐次比較回
数は“２″にされる。これによってアドレスレジスタ８
から第１３番目の境界値のアドレスが出力されてテーブ
ル１１／ｃ与えられ、テーブル１がら第１５誉目９境界
値すなわち境界１４の値が読出されて、この値と被変換
値とが比較回路５において比較され、被変換値が第１３
番目の境界値よシ大きいがまたは小さいかによって、被
変換値が領域■〜［相］におるかまたは領域＠〜＠にあ
るかソ判断される。
にあると判断されたときは、セレクタ６はレジスタ４の
逐次比較回数すなわち“４″を選んで加算器７に入力し
、加算器７はアドレスレジスタ８から読出されたアドレ
スに“４″を加算して、アドレスレジスタ８に送ってそ
の値を更新する。これと同時にレジスタ４の逐次比較回
数は“２″にされる。これによってアドレスレジスタ８
から第１３番目の境界値のアドレスが出力されてテーブ
ル１１／ｃ与えられ、テーブル１がら第１５誉目９境界
値すなわち境界１４の値が読出されて、この値と被変換
値とが比較回路５において比較され、被変換値が第１３
番目の境界値よシ大きいがまたは小さいかによって、被
変換値が領域■〜［相］におるかまたは領域＠〜＠にあ
るかソ判断される。
また被変換値が第９番目の境界値よシ小さく領域■〜■
におると判断されたときは、セレクタ６は“１”−ｔ−
選択して加算器７に入力し、力ａ算器７はアドレスレジ
スタ８から読出されたアドレスに“１”を加算して、ア
ドレスレジスタ８に送っテソの値を更新する。これによ
ってアドレスレジスタ８から第１０番目の境界値のアド
レスが出力されてテーブル１に与えられ、テーブル１か
ら第１Ｑ番目の境界値すなわち境界１０の値が読出され
、この値と被変換値とが比較回路５におφて比較され、
被変換値が第１０番目の境界値よシ大きいかまたは小さ
いかによって、被変換値が領域＠〜［相］にあるか、ま
たは領域＠〜＠にあるかり判断される。
におると判断されたときは、セレクタ６は“１”−ｔ−
選択して加算器７に入力し、力ａ算器７はアドレスレジ
スタ８から読出されたアドレスに“１”を加算して、ア
ドレスレジスタ８に送っテソの値を更新する。これによ
ってアドレスレジスタ８から第１０番目の境界値のアド
レスが出力されてテーブル１に与えられ、テーブル１か
ら第１Ｑ番目の境界値すなわち境界１０の値が読出され
、この値と被変換値とが比較回路５におφて比較され、
被変換値が第１０番目の境界値よシ大きいかまたは小さ
いかによって、被変換値が領域＠〜［相］にあるか、ま
たは領域＠〜＠にあるかり判断される。
一方、被変換値が第１番目の境界値よシ小さく領域■〜
■におると判断されたときは、セレクタ６は“１′を選
んで加算器７に入力し、加算器７はアドレスレジスタ８
から続出されたアドレスに“１”を加算してアドレスレ
ジスタ８に送ってその値を更新する。これによってアド
レスレジスタ８から１８２番目の境界値のアドレスが出
力されてテーブル１に送られ、テーブル１から第２番目
の境界値すなわち境界４の値が読出されて、この値と被
変換値とが比較回路５において比較され、被変換値が第
２番目の境界値よシ大きいかまたは小さいかによって、
被変換値が領域■〜■ＶＣあるかまたは領域■〜■にあ
るかが判断される。
■におると判断されたときは、セレクタ６は“１′を選
んで加算器７に入力し、加算器７はアドレスレジスタ８
から続出されたアドレスに“１”を加算してアドレスレ
ジスタ８に送ってその値を更新する。これによってアド
レスレジスタ８から１８２番目の境界値のアドレスが出
力されてテーブル１に送られ、テーブル１から第２番目
の境界値すなわち境界４の値が読出されて、この値と被
変換値とが比較回路５において比較され、被変換値が第
２番目の境界値よシ大きいかまたは小さいかによって、
被変換値が領域■〜■ＶＣあるかまたは領域■〜■にあ
るかが判断される。
被変換値が第２番目の境界値よル大きく領域■〜■にあ
ると判断されたとき鉱、セレクタ６はレジスタ４の逐次
比較回数すなわち“４Ｔ″を選んで加算器７に入力し、
加算器７はアドレスレジスタ８から読出されたアドレス
Ｋ“４＃を加算して、アドレスレジスタ８に送ってその
値を更新する。これと同時にレジスタ４の逐次比較回数
は“２″にされる。これによってアドレスレジスタ８か
ら第６番目の境界値のアドレスが出力されてテーブル１
に与えられ、テーブル１からｆ、６番目の境界値すなわ
ち境界６の値が読出されて、この値と被変換値とが比較
回路５にお―で比較され、被変換値が第６番目の境界値
よシ大“きいがまたは小さいかによって、被変換値が領
域■〜■にあるか、または■〜■にあるかが判断される
。
ると判断されたとき鉱、セレクタ６はレジスタ４の逐次
比較回数すなわち“４Ｔ″を選んで加算器７に入力し、
加算器７はアドレスレジスタ８から読出されたアドレス
Ｋ“４＃を加算して、アドレスレジスタ８に送ってその
値を更新する。これと同時にレジスタ４の逐次比較回数
は“２″にされる。これによってアドレスレジスタ８か
ら第６番目の境界値のアドレスが出力されてテーブル１
に与えられ、テーブル１からｆ、６番目の境界値すなわ
ち境界６の値が読出されて、この値と被変換値とが比較
回路５にお―で比較され、被変換値が第６番目の境界値
よシ大“きいがまたは小さいかによって、被変換値が領
域■〜■にあるか、または■〜■にあるかが判断される
。
また被変換値が第２番目の境界値よシ小さく領域■〜■
にあると判断されたときは、セレクタ６は“１”を選択
して加算器７に入力し、加算器７はアドレスレジスタ８
から読出されたアドレスに“１＃を加算して、アドレス
レジスタ８に送ってその値を更新する。これによってア
ドレスレジスタ８から第３番目の境界値のアドレスが出
力されてテーブル１に与えられ、テーブル１から第３番
目の境界値すなわち境界２の値が続出されて、この値と
被変換値とが比較回路５において比較され、被変換値が
第３番目の境界値よシ大きいかまた社小さいかによって
、被変換値が領域■〜■にあるか、または領域■〜■に
おる力〉が判断される。
にあると判断されたときは、セレクタ６は“１”を選択
して加算器７に入力し、加算器７はアドレスレジスタ８
から読出されたアドレスに“１＃を加算して、アドレス
レジスタ８に送ってその値を更新する。これによってア
ドレスレジスタ８から第３番目の境界値のアドレスが出
力されてテーブル１に与えられ、テーブル１から第３番
目の境界値すなわち境界２の値が続出されて、この値と
被変換値とが比較回路５において比較され、被変換値が
第３番目の境界値よシ大きいかまた社小さいかによって
、被変換値が領域■〜■にあるか、または領域■〜■に
おる力〉が判断される。
以下同様の手順を逐次比較レジスタ４の値が“０″にな
るまで行９゜上記の例では４回の処理を行うことによっ
て領域の判定が完了する。
るまで行９゜上記の例では４回の処理を行うことによっ
て領域の判定が完了する。
このようにして、被変換値がどの領域に属するかの順番
がわかる。応用によってはその値ｔｉる値に変換する必
要があるが、その値は例えば各領域の中央の値とすれば
よン、この値は領域の境界値等から簡易な処理で求めら
れる場合が多い。
がわかる。応用によってはその値ｔｉる値に変換する必
要があるが、その値は例えば各領域の中央の値とすれば
よン、この値は領域の境界値等から簡易な処理で求めら
れる場合が多い。
なお実施例におｈては、１６個の領域について識別を行
う場合について説明したが、領域の数拡こ １・
れに限らなφことは言うまでもなく、一般的には２Ｎ□
個の領域の識別をＮ回の大小比較によって行うことがで
きる。この場合の各変換領域の境界値をｉ給するテーブ
ルは、１回目の大小比較で使用される境界値Ｔ２Ｎ−＋
をａ番地に格納しであるとき、＆（２く＆≦Ｎ）回目の
大小比較で使用される２１１個の境界値 Ｔ２Ｎ−１＋２”−２７（２） ＋ −”＋ ２ト”−
” ｒ （４−１） −（１）金、次の番地に格納する
ようにすればよ−。
う場合について説明したが、領域の数拡こ １・
れに限らなφことは言うまでもなく、一般的には２Ｎ□
個の領域の識別をＮ回の大小比較によって行うことがで
きる。この場合の各変換領域の境界値をｉ給するテーブ
ルは、１回目の大小比較で使用される境界値Ｔ２Ｎ−＋
をａ番地に格納しであるとき、＆（２く＆≦Ｎ）回目の
大小比較で使用される２１１個の境界値 Ｔ２Ｎ−１＋２”−２７（２） ＋ −”＋ ２ト”−
” ｒ （４−１） −（１）金、次の番地に格納する
ようにすればよ−。
ａ＋２（Ｎ−１）δ（１） ＋２（Ｎ−２）δ（２）
＋、、、＋２１Ｎ−（Ａ−１））δ（＆−１）・・・由
・・・（２） ただしく１１． （２１式において とする。
＋、、、＋２１Ｎ−（Ａ−１））δ（＆−１）・・・由
・・・（２） ただしく１１． （２１式において とする。
また実施例において、テーブル先頭アドレスレジスタと
境界値格納用テーブルとは、説明全明白にするため分け
て示されているが、実際には同一のものでよ％Ａ０ 本発明のデータ変換処理回路における′ハードウェアの
構成、テーブルアドレスの付与方法等ＫＦｉ種々のやｐ
方が考えられるが、基本的に本発明の考え方を用−てい
るもの抹すべて本発明の範囲に含まれる。
境界値格納用テーブルとは、説明全明白にするため分け
て示されているが、実際には同一のものでよ％Ａ０ 本発明のデータ変換処理回路における′ハードウェアの
構成、テーブルアドレスの付与方法等ＫＦｉ種々のやｐ
方が考えられるが、基本的に本発明の考え方を用−てい
るもの抹すべて本発明の範囲に含まれる。
また領域の数は２のべき乗個の場合が最も好都合である
（一般的にはこのような応用が多−）が、□そうでない
場合に紘領域数よｐ大きめ最小の２のべ自乗数個として
、テーブルにダミー領域を設ければよい。
（一般的にはこのような応用が多−）が、□そうでない
場合に紘領域数よｐ大きめ最小の２のべ自乗数個として
、テーブルにダミー領域を設ければよい。
発明の詳細
な説明したように本発明のデータ変換処理回路によれば
、被変換値をそれが属するそれぞれ異 □なる値
を有する′ＩＩ数の領域の１つを示すデータに変換する
データ変換処理回路において、信号処理回路の主演算系
を用いてソフトウェア的な処理を行う必要がなく、従っ
て信号処理回路における処理速度低下を防止することが
で真る。
、被変換値をそれが属するそれぞれ異 □なる値
を有する′ＩＩ数の領域の１つを示すデータに変換する
データ変換処理回路において、信号処理回路の主演算系
を用いてソフトウェア的な処理を行う必要がなく、従っ
て信号処理回路における処理速度低下を防止することが
で真る。
第１図は本発明が対象とするデータ変換金例示□する図
、第２図嬬本発明のデータ変換処理回路の一実施例の構
成を示す図、第５図はテーブルにおける境界値の格納順
序を示す図である。
、第２図嬬本発明のデータ変換処理回路の一実施例の構
成を示す図、第５図はテーブルにおける境界値の格納順
序を示す図である。
Claims (1)
- 被変換値をそれが属するそれぞれ異なる値を有する複数
の領域の１つを示すデータに変換するデータ変換処理回
路において、各変換領域の境界値を格納するテーブルと
、該テーブルに対する参照アドレスを発生するテーブル
参照レジスタと、前記テーブルの先頭アドレスを格納す
る先頭アドレスレジスタと、逐次比較を行うべき回数に
対応する値を格納する逐次比較回数レジスタと、前記テ
ーブルより求められた境界値と被変換値とを比較して大
小を判定する比較回路と、該大小判定結果に応じてテー
ブルの現アドレスに１を加算したアドレスまたは現アド
レスに逐次比較回数レジスタの値を加算したアドレスを
選択して前記テーブル参照レジスタに書込むとともに前
記逐次比較回数レジスタの値を更新するアドレス制御回
路とを設け、テーブルの先頭アドレスに格納された境界
値からテーブル参照レジスタのアドレスに応じて各境界
値と被変換値とを逐次比較することによって被変換値の
属する領域を決定することを特徴とするデータ変換処理
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109071A JPH0728220B2 (ja) | 1984-05-29 | 1984-05-29 | デ−タ変換処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109071A JPH0728220B2 (ja) | 1984-05-29 | 1984-05-29 | デ−タ変換処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615628A true JPS615628A (ja) | 1986-01-11 |
| JPH0728220B2 JPH0728220B2 (ja) | 1995-03-29 |
Family
ID=14500861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59109071A Expired - Lifetime JPH0728220B2 (ja) | 1984-05-29 | 1984-05-29 | デ−タ変換処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728220B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909185A (en) * | 1996-02-26 | 1999-06-01 | Namco Ltd. | Lookup table device and signal conversion method |
| US6501470B1 (en) | 1997-05-21 | 2002-12-31 | Namco, Ltd. | Look-up table device and image generation device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52135636A (en) * | 1976-05-10 | 1977-11-12 | Toshiba Corp | Data transfer unit |
| JPS56123037A (en) * | 1980-02-29 | 1981-09-26 | Fujitsu Ltd | Code conversion system |
-
1984
- 1984-05-29 JP JP59109071A patent/JPH0728220B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52135636A (en) * | 1976-05-10 | 1977-11-12 | Toshiba Corp | Data transfer unit |
| JPS56123037A (en) * | 1980-02-29 | 1981-09-26 | Fujitsu Ltd | Code conversion system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909185A (en) * | 1996-02-26 | 1999-06-01 | Namco Ltd. | Lookup table device and signal conversion method |
| WO2004088486A1 (ja) * | 1996-02-26 | 2004-10-14 | Hiroyuki Murata | ルックアップテーブル装置及び信号変換方法 |
| US6501470B1 (en) | 1997-05-21 | 2002-12-31 | Namco, Ltd. | Look-up table device and image generation device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0728220B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525796A (en) | Pipelined operation unit for vector data | |
| JPS6184754A (ja) | 拡張アドレス変換装置 | |
| US4757444A (en) | Vector processor capable of performing iterative processing | |
| JP2610417B2 (ja) | アドレス信号生成方法及びその回路 | |
| JPS615628A (ja) | デ−タ変換処理回路 | |
| JPS6338153B2 (ja) | ||
| JPH1166695A (ja) | ディスクドライブ装置、サーボ制御装置及び制御装置 | |
| JPH0715800B2 (ja) | 記憶回路 | |
| US5442125A (en) | Signal processing apparatus for repeatedly performing a same processing on respective output channels in time sharing manner | |
| JP2001043084A (ja) | プロセッサ装置 | |
| JP3207997B2 (ja) | データ変換装置 | |
| JP3418418B2 (ja) | フォーマット変換回路 | |
| JPH0644051A (ja) | マイクロコンピュータ | |
| JPH0619806A (ja) | データ圧縮用アドレス発生回路 | |
| JP3092527B2 (ja) | バタフライ演算回路 | |
| JPH03204695A (ja) | 楽音合成装置 | |
| JPH04100324A (ja) | 可変長符号の復号方式 | |
| JP2575856B2 (ja) | 演算回路 | |
| KR0157337B1 (ko) | 디지탈신호 처리기의 멀티비트 가산기 | |
| CN114239818A (zh) | 基于tcam和lut的存内计算架构神经网络加速器 | |
| JPH09305398A (ja) | 演算処理装置および命令変換装置 | |
| JPS60128529A (ja) | マ−ジ処理器 | |
| JPS59128859A (ja) | 非整数倍率拡大装置 | |
| JPS6059461A (ja) | プログラムメモリ装置 | |
| JPH03191398A (ja) | 楽音制御パラメータ供給装置 |