JPS6155741A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS6155741A JPS6155741A JP17876084A JP17876084A JPS6155741A JP S6155741 A JPS6155741 A JP S6155741A JP 17876084 A JP17876084 A JP 17876084A JP 17876084 A JP17876084 A JP 17876084A JP S6155741 A JPS6155741 A JP S6155741A
- Authority
- JP
- Japan
- Prior art keywords
- register
- address
- register group
- contents
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は割込み処理を行うことがある演算処理装置に
関するものである。
関するものである。
第2図は従来の装置tを示す説明図であり、図において
(υはCPU (演算処理装置)、(2)はレジスタ群
、(3jはメモリ、(4)は退避動作、(5)は復帰動
作を示す。また+61 、171はそれぞれメモリであ
る。
(υはCPU (演算処理装置)、(2)はレジスタ群
、(3jはメモリ、(4)は退避動作、(5)は復帰動
作を示す。また+61 、171はそれぞれメモリであ
る。
1・3図は第2図におけるCPU fi+の各動作ステ
ップを示し、18+ 、 +91 、(6)、 113
1は割込みが発生しなければ連続して実行すべき各ステ
ップを示し、IIot 。
ップを示し、18+ 、 +91 、(6)、 113
1は割込みが発生しなければ連続して実行すべき各ステ
ップを示し、IIot 。
([11は割込みにより処理すべきステップ會示す。
ステップ(9)において割込みが発生し、この割込みに
対する処B!全行うことが決定された場合、レジスタ群
(2)の内容をメモ!J ta+ vc :%1:込ん
でおいた(すなわちレジスタ群(21の内容全メモ1月
31に退避させた)後ステップIIGに移や、ステップ
+E1 、 (91と同様にレジスタ群12)ヲ使って
ステップ+101 、σ1lt−実行し、割込み処理が
終ると、ステップ圓でメモリ(3)に退避させてあった
内容を再びレジスタ群(2)に書込んで(すなわち復帰
動作(51金実行して)ステップ(6)にうつる。
対する処B!全行うことが決定された場合、レジスタ群
(2)の内容をメモ!J ta+ vc :%1:込ん
でおいた(すなわちレジスタ群(21の内容全メモ1月
31に退避させた)後ステップIIGに移や、ステップ
+E1 、 (91と同様にレジスタ群12)ヲ使って
ステップ+101 、σ1lt−実行し、割込み処理が
終ると、ステップ圓でメモリ(3)に退避させてあった
内容を再びレジスタ群(2)に書込んで(すなわち復帰
動作(51金実行して)ステップ(6)にうつる。
また、ステップ(111で割込み処理を実行中に更に優
先度の高い割込みが発生した場合(第3図には図示せず
)、この新に発生した割込み全処理するためにはレジス
タ群+21の内存ラメモリ(6)に退避し。
先度の高い割込みが発生した場合(第3図には図示せず
)、この新に発生した割込み全処理するためにはレジス
タ群+21の内存ラメモリ(6)に退避し。
この倉に発生した割込みの処理が終った時点でメモ1月
6)に退避させてめった内容をレジスタ群(2)に復帰
させて、ステップ圓の処理を継続する。メモリ(7)は
、割込みが更に多重に発生したときレジスタ群(2)の
内容を退避させるためのメモリである。
6)に退避させてめった内容をレジスタ群(2)に復帰
させて、ステップ圓の処理を継続する。メモリ(7)は
、割込みが更に多重に発生したときレジスタ群(2)の
内容を退避させるためのメモリである。
従来のCPUは以上のように構成されているので、割込
み発生及び復帰時にレジスタ群(2)の退避及び復帰を
逐次プログラムの実行で行う必要があるため、割込みの
ための大きなオーバーヘッドとなるという問題点があっ
た。
み発生及び復帰時にレジスタ群(2)の退避及び復帰を
逐次プログラムの実行で行う必要があるため、割込みの
ための大きなオーバーヘッドとなるという問題点があっ
た。
この発明は上記のような従来のものの問題点全解決する
ためになされたもので、割込み発生時のレジスタの処理
を高速に行うことを可能にすること全目的としている。
ためになされたもので、割込み発生時のレジスタの処理
を高速に行うことを可能にすること全目的としている。
この発明では、レジスタ群全複数群設け、各レジスタ群
の内容は割込みがありても退避することなく、割込み処
理には別のレジスタ群を使用するようにし、現に使用中
のレジスタ群の先頭アドレスをアドレスレジスタに記憶
し、割込みが発生すると当該割込み処理に用いるレジス
タ群の先頭アドレス全アドレスレジスタに書込んだ上、
このアドレスレジスタの内容をインデックスとしてアド
レス修飾を行って所定のレジスタ群にアクセスするよう
に制御した。
の内容は割込みがありても退避することなく、割込み処
理には別のレジスタ群を使用するようにし、現に使用中
のレジスタ群の先頭アドレスをアドレスレジスタに記憶
し、割込みが発生すると当該割込み処理に用いるレジス
タ群の先頭アドレス全アドレスレジスタに書込んだ上、
このアドレスレジスタの内容をインデックスとしてアド
レス修飾を行って所定のレジスタ群にアクセスするよう
に制御した。
以上のように制御することによりて割込み処理のために
レジスタ群の内容を退避しかつ復帰する動作が不要とな
る。
レジスタ群の内容を退避しかつ復帰する動作が不要とな
る。
第1図はこの発明の一実施例を示すブロック図でめりて
、(11はCPU、 +21はレジスタ群であり、(3
1゜161 、171はそれぞれ第2図の同一符号に対
応するメモリであるが、これらのメモリは第1図におい
てはレジスタ群(21と同様に構成され、それぞれレジ
スタ群と称せられる。α→は各レジスタ群+21 、
+31 。
、(11はCPU、 +21はレジスタ群であり、(3
1゜161 、171はそれぞれ第2図の同一符号に対
応するメモリであるが、これらのメモリは第1図におい
てはレジスタ群(21と同様に構成され、それぞれレジ
スタ群と称せられる。α→は各レジスタ群+21 、
+31 。
161 、171のうち、現在使用中のレジスタ群の先
頭アドレスを格納しておくアドレスレジスタである。
頭アドレスを格納しておくアドレスレジスタである。
次に動作について説明する。通常のプログラム処理にお
いてはレジスタ群(21が使用されるとすると、 、C
PU +lI Fiアドレスレジlスタα榎にはレジス
タ群(2)の先頭アドレスを曹込んでおく。プログラム
中から読出される命令文の中にレジスタ群中のレジスタ
全指定するアドレスが存在する場合、この読出されたア
ドレスをアドレスレジスタαゆの内容に” よってイン
デックス修飾してレジスタ群+21にアクセスする。
いてはレジスタ群(21が使用されるとすると、 、C
PU +lI Fiアドレスレジlスタα榎にはレジス
タ群(2)の先頭アドレスを曹込んでおく。プログラム
中から読出される命令文の中にレジスタ群中のレジスタ
全指定するアドレスが存在する場合、この読出されたア
ドレスをアドレスレジスタαゆの内容に” よってイン
デックス修飾してレジスタ群+21にアクセスする。
ここで、割込みが発生したとし、この割込みを処理する
ためにはレジスタ群(31ヲ使用するとすれば、 CP
utl+はレジスタ群(3)の先頭アドレスをアドレス
レジスタQ4に書込む。プログラム中から読出され、レ
ジスタ群中のレジスタを指定するアドレスはアドレスレ
ジスタa4の内容によってインデックス修飾されてレジ
スタ群(3)にアクセスし、レジスタ群(3)が用いら
れ、その間、レジスタ群(21の内容はそのまま保存さ
れる。
ためにはレジスタ群(31ヲ使用するとすれば、 CP
utl+はレジスタ群(3)の先頭アドレスをアドレス
レジスタQ4に書込む。プログラム中から読出され、レ
ジスタ群中のレジスタを指定するアドレスはアドレスレ
ジスタa4の内容によってインデックス修飾されてレジ
スタ群(3)にアクセスし、レジスタ群(3)が用いら
れ、その間、レジスタ群(21の内容はそのまま保存さ
れる。
2重、3重の割込み処理においてはレジスタ群16+
、 +71の先頭アドレスケそれぞれアドレスレジスタ
α→に書込み、これらレジスタ群+61 、 +71
’?使用し、その間レジスタ群(2)、(3)の内容は
そのまま保存される。このようにして割込み処理の開始
とその終了時点においてCPU Fi+はレジスタ群の
退避動作、復帰動作全実行することなく、単にアドレス
レジスタα→の内容t’FJ換えるだけでよいので、割
込みのオーバーヘッドが大幅に減少する。
、 +71の先頭アドレスケそれぞれアドレスレジスタ
α→に書込み、これらレジスタ群+61 、 +71
’?使用し、その間レジスタ群(2)、(3)の内容は
そのまま保存される。このようにして割込み処理の開始
とその終了時点においてCPU Fi+はレジスタ群の
退避動作、復帰動作全実行することなく、単にアドレス
レジスタα→の内容t’FJ換えるだけでよいので、割
込みのオーバーヘッドが大幅に減少する。
なお、この発明は割込み時のレジスタ退避、復帰のかわ
りに利用できるばかりでなく、マクロ命令における使用
レジスタ群の選択にも応用することができるへ 〔発明の効果〕 以上のようにこの発明によれば、割込みのオーバーヘッ
ドを軽減して高速のプログラム実行を可能にする。
りに利用できるばかりでなく、マクロ命令における使用
レジスタ群の選択にも応用することができるへ 〔発明の効果〕 以上のようにこの発明によれば、割込みのオーバーヘッ
ドを軽減して高速のプログラム実行を可能にする。
オ1図はこの発明の一実施例を示す説明図、オ2図は従
来の装置を示す説明図、オ3図はオ2図のCPUの各動
作ステップを示す図である。 図において(1)はCPU 、 +21 、 t3+
、 [61 、 +71はそれぞれレジスタ群、α→は
アドレスレジスタである。 尚、各図中同一符号は同一又は相当部分を示す。
来の装置を示す説明図、オ3図はオ2図のCPUの各動
作ステップを示す図である。 図において(1)はCPU 、 +21 、 t3+
、 [61 、 +71はそれぞれレジスタ群、α→は
アドレスレジスタである。 尚、各図中同一符号は同一又は相当部分を示す。
Claims (1)
- 演算処理のために使用するレジスタ群の複数群と、この
複数群のレジスタ群のうち現時点の演算処理のため使用
されるレジスタ群の先頭アドレスを記憶するアドレスレ
ジスタとを備え、割込み処理を実行する場合は、割込み
前の処理のために使用していたレジスタ群の内容はその
ままとし、上記割込み処理用としてあらかじめ定められ
ているレジスタ群を使用し、当該レジスタ群に対応する
先頭アドレスを上記アドレスレジスタに格納しこのアド
レスレジスタの内容をインデックスとしてアドレス修飾
を行って上記割込み処理用レジスタ群にアクセスし、上
記割込み処理が終了したときは、上記アドレスレジスタ
に上記割込み前の処理のために使用していたレジスタ群
に対応する先頭アドレスを格納しこのアドレスレジスタ
の内容をインデックスとしてアドレス修飾を行って上記
割込み前の処理のために使用していたレジスタ群にアク
セスするよう制御することを特徴とする演算処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17876084A JPS6155741A (ja) | 1984-08-27 | 1984-08-27 | 演算処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17876084A JPS6155741A (ja) | 1984-08-27 | 1984-08-27 | 演算処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6155741A true JPS6155741A (ja) | 1986-03-20 |
Family
ID=16054122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17876084A Pending JPS6155741A (ja) | 1984-08-27 | 1984-08-27 | 演算処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6155741A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4838949A (ja) * | 1971-09-20 | 1973-06-08 |
-
1984
- 1984-08-27 JP JP17876084A patent/JPS6155741A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4838949A (ja) * | 1971-09-20 | 1973-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970008523B1 (ko) | 프로세서 | |
US5161226A (en) | Microprocessor inverse processor state usage | |
JPH01124031A (ja) | マイクロ・コンピュータ | |
JPS5911921B2 (ja) | 数値制御装置 | |
US4816992A (en) | Method of operating a data processing system in response to an interrupt | |
JPS6155741A (ja) | 演算処理装置 | |
JPS58225443A (ja) | 高速デ−タ処理装置 | |
JP3539984B2 (ja) | プロセッサ | |
JPH0414376B2 (ja) | ||
JPS59218569A (ja) | マイクロ・コンピユ−タ | |
JPH03182945A (ja) | 主記憶内データ転送方式 | |
JPH0245207B2 (ja) | ||
JPH0259933A (ja) | マイクロプロセッサ | |
JPS59144955A (ja) | 情報処理装置 | |
JPS6273335A (ja) | スタツク管理方式 | |
JPS60215250A (ja) | デ−タ処理装置 | |
JPH02304624A (ja) | 情報処理装置 | |
JPS6394339A (ja) | 仮想計算機システム | |
JPH02173828A (ja) | 割込み処理方式 | |
JPH02183342A (ja) | 割込み制御装置 | |
JPS5954091A (ja) | 電子計算機 | |
JPS6180453A (ja) | ベクトル処理装置 | |
JPS6125260A (ja) | 内蔵プログラムによる二重蓄積処理方式 | |
JPH039431A (ja) | 割込み処理方式 | |
JPS6359633A (ja) | 仮想計算機システム |