JPS6146534A - Scan address control system - Google Patents

Abstract

PURPOSE:To decrease the number of scan address data lines by setting a scan address from a service processor through a common bus and resetting or updating it through a leased control line from an interface controller. CONSTITUTION:The scan address is set in scan address registers (SADR) provided to respective devices 2-4 from the service processor SVP1 through the common bus 10 to perform scan-in tha scan-out operation. Then, the scan-in and scan-out operation is carried out by sending scan-in data to a latch for the scan address through a scan-in line or reading data from the latch to a scan- out line. An increment or reset signal to the SADRs is sent out of an interface controller SCI5 through a control line 21.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスキャンイン、スキャンアウト機能を備えたデ
ータ処理システムに係り、特にスキャンアドレスの制御
方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data processing system equipped with scan-in and scan-out functions, and particularly relates to a scan address control method.

最近のデータ処理システムの機能の拡大化に伴って、該
システムを構成する各装置内に、スキャン対象となるラ
ッチの数が多くなり、その結果として、スキャンアドレ
スのビット数が多くなる動向にある。As the functionality of recent data processing systems expands, the number of latches to be scanned increases in each device that makes up the system, and as a result, the number of bits in the scan address tends to increase. .

又、上記機能の拡大化に伴って、該スキャンイン、スキ
ャンアウト以外の制御線（例えば、各種動作モード指定
信号、エラー情報等）も増加する動向にある。Furthermore, as the above functions expand, the number of control lines other than scan-in and scan-out (for example, various operation mode designation signals, error information, etc.) is also increasing.

更に、最近の半導体技術の著しい進歩に伴って、データ
処理システムを構成する各装置が１つのボードで構成さ
れるようになってきており、この１ボード化と云う物理
的な制約からも、各装置の入出力インタフェース線につ
いては、極力少なくすることが要求されるようになって
きた。Furthermore, with the recent remarkable progress in semiconductor technology, each device that makes up a data processing system has come to be composed of a single board, and due to the physical constraints of this single board, each It has become necessary to reduce the number of input/output interface lines of devices as much as possible.

一方、上記データ処理システムの構成装置の１つであり
、上記スキャン動作の発行元であるサービスプロセッサ
（ＳＶＰ）にはデータバスが備えられており、該データ
バスを用いてデータを設定すると、１バイト幅と言った
短いデータ幅でデータを設定することができることに着
目して、データ処理システムを構成する各装置のスキャ
ンアドレスも該サービスプロセッサ（ＳＶＰ）のデータ
バスを用いて、上記スキャンアドレスを設定するように
すれば、スキャンアドレス設定インタフェースは短いデ
ータ幅で事足りることになり、上記要求に適合したスキ
ャンアドレス設定方式が得られることになる。On the other hand, the service processor (SVP), which is one of the constituent devices of the data processing system and is the issuer of the scan operation, is equipped with a data bus, and when data is set using the data bus, 1 Focusing on the fact that data can be set with a short data width such as a byte width, the scan address of each device that makes up the data processing system is also set using the data bus of the service processor (SVP). If this is done, a short data width will be sufficient for the scan address setting interface, and a scan address setting method that meets the above requirements will be obtained.

こ・うような事情から、サービスプロセッサ（ＳＶＰ）
のデータバスを用いたスキャンアドレス設定方式が待た
れていた。Due to these circumstances, the service processor (SVP)
A scan address setting method using a data bus has been awaited.

〔従来の技術〕[Conventional technology]

第２図は従来方式によって、サービスプロセッサ（ＳＶ
Ｐ）から各装置にスキャンアドレスを設定する方法をブ
ロック図で示したもので、１はサービスプロセッサ（Ｓ
Ｖ−Ｐ）　、　２は処理装置（ＣＰＵ）、　３は記憶装
置（ＭＥＭ）、　４はチャネル装置（ＤＣＩＩ）、　５
はインタフェース制御装置（ＳＣＩ）、１０はデータバ
ス、２０はスキャンアドレスデータ（ＳＡＤＲ）線であ
る。Figure 2 shows the service processor (SV)
This is a block diagram showing the method for setting scan addresses from the service processor (S) to each device.
VP), 2 is a processing unit (CPU), 3 is a storage device (MEM), 4 is a channel device (DCII), 5
1 is an interface control device (SCI), 10 is a data bus, and 20 is a scan address data (SADR) line.

本口から明らかなように、従来方式においては、スキャ
ンアドレスを保持するスキャンアドレスレジスタ（ＳＡ
ＤＲ）は、データ処理システムの構成装置の１つである
インタフェース制御装置（ＳＣＩ）　５に１つしかなく
、サービスプロセッサ（ＳＶｒ’）　１から設定された
、該スキャンアドレスレジスタ（ＳＡＤＲ）の内容を、
スキャンアドレスデータ（ＳＡＤＲ）線２０を通して各
装置に送出していた。As is clear from the main point, in the conventional method, the scan address register (SA
There is only one interface control unit (SCI) 5, which is one of the constituent devices of the data processing system, and it stores the contents of the scan address register (SADR) set from the service processor (SVr') 1. ,
It is sent to each device through a scan address data (SADR) line 20.

〔発明が解決しようとする問題点〕　　゛上記従来方式
によるスキャンアドレスデータ（Ｓ＾ＤＲ）線２０は、
サービスプロセッサ（ＳＶＰ）からのデータバスｌＯと
は異なり、通常のデータ線であるので、インタフェース
制御装置（ＳＣＩ）　５とは、各装置対応に１対１接続
を行う必要があり、スキャン対象の装置の数に応じて、
該データ線２０を設ける必要があった。[Problems to be solved by the invention] [The scan address data (S^DR) line 20 according to the above conventional method is
Unlike the data bus lO from the service processor (SVP), it is a normal data line, so it is necessary to make a one-to-one connection with the interface control unit (SCI) 5 for each device. Depending on the number of
It was necessary to provide the data line 20.

本発明は上記従来の欠点に鑑み、インタフェース制御装
置（ＳＣＩ）　５とスキャン対象の装置間のスキャンア
ドレス線を削減する方法を提供することを目的とするも
のである。SUMMARY OF THE INVENTION In view of the above-mentioned drawbacks of the prior art, it is an object of the present invention to provide a method for reducing the number of scan address lines between an interface control unit (SCI) 5 and a device to be scanned.

〔問題点を解決する為の手段〕[Means for solving problems]

この目的は、スキャン対象の各々の装置に、該装置内の
各ラッチに割り当てられたスキャンアドレスを保持する
レジスタ（ＳＡＤＲ）を設け、該スキャンアドレスレジ
スタ（ＳＡＤＲ）に対するスキャンアドレスのセットは
、サービスプロセッサ（ＳＶＰ）からの共通バスで行い
、該スキャンアドレスレジスタ（ＳＡＤＲ）のリセット
、及び更新はインタフェース制御装置（ＳＣＩ）からの
専用の制御線で行うようにした本発明のスキャンアドレ
ス制御方式によって達成される。This purpose is to provide each device to be scanned with a register (SADR) that holds the scan address assigned to each latch in the device, and set the scan address for the scan address register (SADR) by the service processor. This is achieved by the scan address control method of the present invention, in which the scan address register (SADR) is reset and updated using a dedicated control line from the interface controller (SCI). Ru.

〔作用〕[Effect]

即ち、本発明によれば、スキャン機能を持つ各装置に、
スキャンアドレスレジスタ（ＳＡＤＲ）を設け、該レジ
スタに対するスキャンアドレスのセットはサービスプロ
セッサ（ＳＶＰ）からの共通ハステ行イ、各装置内の上
記スキャンアドレスレジスタ（ＳＡＤＲ）のりセット、
及びインクリメントはインタフェース制御装置（ＳＣＩ
）からの専用の制御線を用いて行うようにしたものであ
るので、従来必要であったインタフェース制御装置（Ｓ
’Ｃ’ｌ）とスキャン対象の各装置間のスキャンアドレ
スデータ　（ＳＡＤＲ）線が削減できると共に、該スキ
ャンアドレス設定の為のデータ幅も共通バスのデータ幅
で良く、当該装置のインタフェース線の数を少なくでき
る効果がある。That is, according to the present invention, each device having a scanning function has
A scan address register (SADR) is provided, and a scan address for the register is set by a common operation from a service processor (SVP), and the scan address register (SADR) is set in each device.
and increment by the interface control unit (SCI).
), the interface control device (S
The number of scan address data (SADR) lines between the 'C'l) and each device to be scanned can be reduced, and the data width for setting the scan address can be the data width of the common bus, reducing the number of interface lines of the device. It has the effect of reducing

〔実施例〕〔Example〕

以下本発明の実施例を図面によって詳述する。 Embodiments of the present invention will be described in detail below with reference to the drawings.

第１図は本発明の一実施例をブロック図で示したもので
、１〜５．１０は第２図で説明したものと同じものであ
り、処理装置（ＣＰｔｌ）　２．記憶装置（ＭＥＭ）３
゜チャネル装置（ＤＣＨ）　４内に設けられているスキ
ャンアドレスレジスタ（ＳＡＤＲ）　、及びインタフェ
ース制御装置（ＳＣＩ）　５からの制御線（インクリメ
ント。FIG. 1 is a block diagram showing an embodiment of the present invention, in which 1 to 5.10 are the same as those explained in FIG. 2, and a processing device (CPtl) 2. Storage device (MEM) 3
A scan address register (SADR) provided in the channel device (DCH) 4 and a control line (increment) from the interface control device (SCI) 5.

リセット制御線）が本発明を実施するのに必要な機能ブ
ロックである。(reset control line) is a necessary functional block to implement the present invention.

本発明の機能を用いてスキャンイン、スキャンアウト動
作を行う為には、サービスプロセッサ（ＳＶＰ）　１か
ら共通バス１０を通して、各装置に設けられているスキ
ャンアドレスレジスタ（ＳＡＤＲ）にスキャンアドレス
がセットされる。In order to perform scan-in and scan-out operations using the functions of the present invention, a scan address is set in the scan address register (SADR) provided in each device via the common bus 10 from the service processor (SVP) 1. Ru.

そして、図示していないスキャンイン線に、当該スキャ
ンアドレスのラッチに対するスキャンインデータを載せ
るか、スキャンアウト線に該ラッチからのデータを読み
出すことにより、スキャンイン、スキャンアウトを実行
することができる。Then, scan-in and scan-out can be performed by placing scan-in data for the latch of the scan address on a scan-in line (not shown) or by reading data from the latch on the scan-out line.

該スキャンアドレスレジスタ（ＳＡＤＲ）に対するイン
クリメント、及びリセット信号は、インタフェース制御
装置（ＳＣＩ）　５からの制御線２１を通して送出され
る。Increment and reset signals for the scan address register (SADR) are sent through a control line 21 from the interface controller (SCI) 5.

従って、本発明を実施すれば、従来インタフェース制御
装置（ＳＣＩ）から各装置に対して設けられていた、ス
キャン対象のラッチの数に対応したビット幅のスキャン
アドレス線が不要となり、サービスプロセッサ（ＳＶＰ
）からの一定のビット幅の共通バスと、各装置に設けら
れているスキャンアドレスレジスタ（ＳＡＤＲ）の内容
をリセット及びインクリメントする為の２本の制御線の
みとなり、各装置内にスキャン対象のラッチの数が増加
しても、当該装置に対するスキャンアドレス制御用のイ
ンタフェース線を増加させる必要がないと云う特徴があ
る。Therefore, if the present invention is implemented, scan address lines with a bit width corresponding to the number of latches to be scanned, which were conventionally provided from an interface control device (SCI) to each device, are no longer necessary, and a service processor (SVP)
) and two control lines for resetting and incrementing the contents of the scan address register (SADR) provided in each device. Even if the number of devices increases, there is no need to increase the number of interface lines for controlling scan addresses for the devices.

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明したように、本発明のスキャンアドレ
ス制御方式は、スキャン機能を持つ各装置に、スキャン
アドレスレジスタ（ＳＡＤＲ）を設け、該レジスタに対
するスキャンアドレスのセットはサービスプロセッサ（
ＳＶＰ）からの共通ハスで行い、各装置内の上記スキャ
ンアドレスレジスタ（Ｓ　Ａ、ＯＲ）のりセット及びイ
ンクリメントはインタフェース制御装置（ＳＣＩ）から
の専用の制御線を用いて行うようにしたものであるので
、従来必要であったインタフェース制御装置（ＳＣＩ）
とスキャン対象の各装置間のスキャンアドレスデータ　
（ＳＡＤＲ）綿が削減できると共に、該スキャンアドレ
ス設定の為のデータ幅も共通バスのデータ幅で良く、当
該装置のインタフェース線の数を少なくできる効果があ
る。As explained in detail above, in the scan address control method of the present invention, each device having a scan function is provided with a scan address register (SADR), and the scan address set for the register is set by a service processor (SADR).
The setting and incrementing of the scan address registers (SA, OR) in each device are performed using a dedicated control line from the interface control unit (SCI). Therefore, the interface control device (SCI) that was previously required
and scan address data between each device to be scanned.
(SADR) In addition to being able to reduce the number of lines, the data width for setting the scan address can be the data width of the common bus, and the number of interface lines of the device can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は５本発明の一実施例をブロック図で示した図。 第２図は従来方式による、スキャンアドレス設定方式を
ブロック図で示した図、である。 図面において、 ■はサービスプロセッサ（ＳＶＰ）　。 ２は処理装置（ＣＰＵ）、　　　３は記憶装置（Ｍｌｌ
ｉＭ）　。 ４はチャネル装置（ＤＣＨ）　。 ５はインタフェース制御装置（ＳＣＩ）。 ｌＯは共通バス。 ２０はスキャンアドレスデータ（ＳＡＤＲ）線。 ２１はインクリメント、リセット制御線。 をそれぞれ示す。 第１図 芥２図FIG. 1 is a block diagram showing one embodiment of the present invention. FIG. 2 is a block diagram showing a conventional scan address setting method. In the drawing, ① represents a service processor (SVP). 2 is a processing unit (CPU), 3 is a storage device (Mll
iM). 4 is a channel device (DCH). 5 is an interface control device (SCI). lO is a common bus. 20 is a scan address data (SADR) line. 21 is an increment and reset control line. are shown respectively. Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 少なくとも、処理装置、記憶装置、転送装置と言った複
数の本体装置と、該本体装置を制御するサービスプロセ
ッサ（ＳＶＰ）と、上記本体装置とサービスプロセッサ
（ＳＶＰ）との間のインタフェース制御装置（ＳＣＩ）
とからなり、上記本体装置は複数個のラッチのスキャン
イン、スキャンアウト機能を備えたデータ処理システム
において、各々の装置に、上記各ラッチに割り当てられ
たスキャンアドレスを保持するレジスタ（ＳＡＤＲ）を
設け、該スキャンアドレスレジスタ（ＳＡＤＲ）に対す
るスキャンアドレスのセットは、上記サービスプロセッ
サ（ＳＶＰ）からの共通バスで行い、該スキャンアドレ
スレジスタ（ＳＡＤＲ）のリセット、及び更新はインタ
フェース制御装置（ＳＣＩ）からの専用の制御線で行う
ようにしたことを特徴とするスキャンアドレス制御方式
。At least a plurality of main devices such as a processing device, a storage device, and a transfer device, a service processor (SVP) that controls the main device, and an interface control device (SCI) between the main device and the service processor (SVP). )
The main device is a data processing system equipped with scan-in and scan-out functions for a plurality of latches, and each device is provided with a register (SADR) that holds a scan address assigned to each of the latches. , the setting of the scan address for the scan address register (SADR) is performed by the common bus from the service processor (SVP), and the reset and updating of the scan address register (SADR) is performed by the dedicated bus from the interface control unit (SCI). A scan address control method characterized in that control lines are used to control the scan address.