JPS6145548Y2 - - Google Patents
Info
- Publication number
- JPS6145548Y2 JPS6145548Y2 JP1980158991U JP15899180U JPS6145548Y2 JP S6145548 Y2 JPS6145548 Y2 JP S6145548Y2 JP 1980158991 U JP1980158991 U JP 1980158991U JP 15899180 U JP15899180 U JP 15899180U JP S6145548 Y2 JPS6145548 Y2 JP S6145548Y2
- Authority
- JP
- Japan
- Prior art keywords
- program
- data
- memory
- processing
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 description 6
- 238000013500 data storage Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Description
【考案の詳細な説明】
本考案はプログラム実行装置に関し、特にマイ
クロコンピユータ等の命令実行機能を有する処理
システムの中に独特のデータ格納機能を有するプ
ログラム実行装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a program execution device, and more particularly to a program execution device that has a unique data storage function in a processing system such as a microcomputer that has an instruction execution function.
従来のマイクロコンピユータのシステム構成は
与えられたプログラムの命令を解読及び実行する
中央演算処理装置(以下、CPUという)、前記プ
ログラムを格納する為の記憶装置(以下、プログ
ラムメモリという)、処理途中あるいは処理結果
を示すデータを格納する為の記憶装置(以下、デ
ータメモリという)、人力機構や被制御系等の周
辺機器と情報のやり取りを行なう入出力装置(以
下、I/O装置という)から構成されている。し
かしながら、このシステムの中でプログラムメモ
リ及びデータメモリは他の装置と独立して設けら
れているため、プログラムメモリの内容を複写す
ることにより、同一のCPU,I/O装置及びデ
ータメモリを使用すれば、そのマイクロコンピユ
ータシステムと同一のシステムを容易に作成する
ことができる。 The system configuration of a conventional microcomputer consists of a central processing unit (hereinafter referred to as CPU) that decodes and executes the instructions of a given program, a storage device for storing the program (hereinafter referred to as program memory), and Consists of a storage device for storing data indicating processing results (hereinafter referred to as data memory), and an input/output device (hereinafter referred to as I/O device) that exchanges information with peripheral devices such as human-powered mechanisms and controlled systems. has been done. However, since the program memory and data memory are provided independently from other devices in this system, it is possible to use the same CPU, I/O device, and data memory by copying the contents of the program memory. For example, a system identical to that microcomputer system can be easily created.
従つて、テレビゲーム等に用いられているマイ
クロコンピユータシステムの様にプログラムの秘
密性を要するシステムにあつては、新規に開発し
たゲームプログラムの模倣及びシステムの模倣を
簡単に他に許してしまうという大きな欠点があつ
た。尚、これを回避するためにプログラムメモリ
の内容を複写できないようにプログラムの設定順
序を変えたり、プログラムコードを暗号化したり
する工夫は種々なされているが、末だ完全な回避
策は提供されていない。 Therefore, in systems that require program secrecy, such as microcomputer systems used in video games, it is easy for others to imitate newly developed game programs and imitate the system. There was a big drawback. Various attempts have been made to avoid this, such as changing the program setting order or encrypting the program code so that the contents of the program memory cannot be copied, but no complete workaround has yet been provided. do not have.
本考案の目的は、プログラムの複写を許しても
複写プログラムだけでは同様の動作を実行しない
システムのプログラム実行装置を提供することに
ある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a program execution device for a system that allows copying of a program but does not execute the same operation only with the copying program.
即ち、本考案はプログラム実行による処理デー
タの格納方式に工夫を加えて、プログラム自体の
模倣は許しても、そのシステムの模倣を許さない
ようにしたものである。 That is, the present invention adds a twist to the storage method of data processed by program execution, so that although the program itself can be imitated, it does not allow imitation of the system.
以下、本考案の一実施例を図面を参照して詳細
に説明する。 Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.
第1図は本考案のプログラム実行装置をテレビ
ゲームシステムに適用したもので、その主構成は
CPU1、プログラムメモリ2、データメモリ3
I/O装置5、テレビ画面上に表示する画像また
は文字の内容を記憶する為の画像データメモリ
6、画像データメモリ6の内容を順次読出し、そ
のデータに対応した輝度信号および色信号をテレ
ビの同期信号と合成することにより、映像信号を
作るテレビインタフエース装置7、及びプログラ
ム実行により作成されたデータを特殊な方式で格
納するデータプロセツサ4を含み、テレビインタ
フエース装置7にブラウン管8を接続する事によ
りゲームの画像が表示される。CPU1はプログ
ラムメモリ2に予め設定されたプログラムを順次
読み出し、その命令の組み合せによりI/O装置
5から入力される入力条件、たとえば、方向転換
レバーやミサイル発射ボタン等の状態を判別し、
それに従つてデータメモリ3の書換えや比較等の
操作を行ない、その結果をもとに画像データメモ
リ6の書換え操作を行なう。この一連のプログラ
ム処理においてデータメモリ3はCPUの処理結
果をデータとして記憶するメモリである。従来の
システムはこのデータメモリ3だけが処理データ
の記憶部として設定されていたために、プログラ
ムメモリ2内のプログラムが複写されると容易に
システムの模倣ができるようになつていた。 Figure 1 shows the program execution device of the present invention applied to a video game system, the main configuration of which is
CPU1, program memory 2, data memory 3
An I/O device 5, an image data memory 6 for storing the contents of images or characters to be displayed on the television screen, sequentially reads out the contents of the image data memory 6, and sends brightness signals and color signals corresponding to the data to the television. It includes a television interface device 7 that creates a video signal by combining it with a synchronization signal, and a data processor 4 that stores data created by program execution in a special method, and a cathode ray tube 8 is connected to the television interface device 7. By doing so, the game image will be displayed. The CPU 1 sequentially reads programs preset in the program memory 2, and determines the input conditions input from the I/O device 5 based on the combination of instructions, such as the state of the direction change lever, missile launch button, etc.
Accordingly, the data memory 3 is rewritten, compared, etc., and the image data memory 6 is rewritten based on the results. In this series of program processing, the data memory 3 is a memory that stores the processing results of the CPU as data. In the conventional system, only the data memory 3 was set as a storage section for processing data, so that if the program in the program memory 2 was copied, the system could be easily imitated.
この点、本実施例は第1図にも明示したように
データメモリ3の外にデータプロセツサ4をデー
タ記憶部の一部として設けている。即ち、CPU
1が実行したプログラムの処理結果はデータメモ
リ3とデータプロセツサ4とに格納するように構
成している。特にデータプロセツサ4として内部
にプログラムを有する1チツプマイクロコンピユ
ータを用いる方がよい。1チツプマイクロコンピ
ユータ内のROMにデータ格納手順をプログラム
しておけば、CPU1から送られるデータが所定
の条件を満足する時には、そのROMに設定され
ているデータ格納手順に従つて1チツプマイクロ
コンピユータ内のRAMにデータが記憶される。
しかも、1チツプマイクロコンピユータのROM
内のプログラムは外部から読み出すことは極めて
困難であり、どういう方式でデータが1チツプマ
イクロコンピユータ内のRAMに格納されるかを
知ることはできない。従つて、プログラムメモリ
2内のプログラムが複写されても、1チツプマイ
クロコンピユータ内のROMが判らない限りシス
テムの模倣は不可能となる。その結果、同一シス
テムを複製することはできなくなり、システムの
機密性は十分保持される。 In this regard, in this embodiment, as clearly shown in FIG. 1, a data processor 4 is provided outside the data memory 3 as a part of the data storage section. That is, CPU
The processing result of the program executed by the processor 1 is stored in the data memory 3 and the data processor 4. In particular, it is better to use a one-chip microcomputer having an internal program as the data processor 4. If a data storage procedure is programmed into the ROM in the 1-chip microcomputer, when the data sent from CPU 1 satisfies a predetermined condition, the data storage procedure set in the ROM will be programmed into the 1-chip microcomputer. Data is stored in RAM.
Moreover, the ROM of a 1-chip microcomputer
It is extremely difficult to read the internal programs from the outside, and it is impossible to know how data is stored in the RAM within a single-chip microcomputer. Therefore, even if the program in the program memory 2 is copied, it is impossible to imitate the system unless the ROM in the one-chip microcomputer is known. As a result, the same system cannot be duplicated, and the confidentiality of the system is sufficiently maintained.
尚、データプロセツサ4は例えばCPU1から
出力される情報のうち所定のビツトの状態を判別
して、決められた状態の時のみ自身のメモリにデ
ータを書き込んだり、指定されたデータアドレス
の内容を出力したりする。またCPU1との間で
データ自体を変換してやり取りを行なつてもよ
い。 Note that the data processor 4, for example, determines the state of a predetermined bit of the information output from the CPU 1, writes data to its own memory only when the state is determined, or writes the contents of a specified data address. Output. Further, the data itself may be converted and exchanged with the CPU 1.
尚、この考案はCPU処理後のデータの格納手
順を従来の方式と異ならしめることを特徴とする
もので、データプロセツサをデータ格納部として
使用することにより処理手順の機密化を計るもの
である。従つて、テレビゲーム機器以外のシステ
ムにも十分適用できる。 This invention is characterized by a different procedure for storing data after CPU processing from conventional methods, and by using the data processor as a data storage unit, the processing procedure is kept confidential. . Therefore, it is fully applicable to systems other than video game machines.
第1図は本考案の一実施例を示す要部ブロツク
図である。
1……CPU、2……プログラムメモリ、3…
…データメモリ、4……データプロセツサ、5…
…I/O装置、6……画像データメモリ、7……
テレビインタフエース装置、8……ブラウン管
(表示部)。
FIG. 1 is a block diagram of essential parts showing an embodiment of the present invention. 1...CPU, 2...Program memory, 3...
...Data memory, 4...Data processor, 5...
...I/O device, 6... Image data memory, 7...
Television interface device, 8... Cathode ray tube (display section).
Claims (1)
そのプログラムに基いて処理を実行するプログラ
ム処理部と、前記処理実行時に取り扱われるデー
タの一部が記憶されるデータメモリと、前記デー
タの他部が記憶されるメモリを同一チツプ上に有
するシングルチツプマイクロコンピユータとを有
し、前記データの他部は前記シングルチツプマイ
クロコンピユータのプログラムメモリに予め記憶
されているプログラムに基いて該シングルチツプ
マイクロコンピユータ内のメモリに記憶されるこ
とを特徴とするプログラム実行装置。 a program memory in which the program is set;
A single chip that includes, on the same chip, a program processing section that executes processing based on the program, a data memory that stores part of the data handled during execution of the processing, and a memory that stores the other part of the data. a microcomputer, and the other part of the data is stored in the memory of the single-chip microcomputer based on a program stored in advance in the program memory of the single-chip microcomputer. Device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980158991U JPS6145548Y2 (en) | 1980-11-06 | 1980-11-06 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980158991U JPS6145548Y2 (en) | 1980-11-06 | 1980-11-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5784054U JPS5784054U (en) | 1982-05-24 |
JPS6145548Y2 true JPS6145548Y2 (en) | 1986-12-22 |
Family
ID=29518029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1980158991U Expired JPS6145548Y2 (en) | 1980-11-06 | 1980-11-06 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6145548Y2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS516628A (en) * | 1974-07-08 | 1976-01-20 | Hitachi Ltd |
-
1980
- 1980-11-06 JP JP1980158991U patent/JPS6145548Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS516628A (en) * | 1974-07-08 | 1976-01-20 | Hitachi Ltd |
Also Published As
Publication number | Publication date |
---|---|
JPS5784054U (en) | 1982-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6145548Y2 (en) | ||
JPS58197553A (en) | Program monitor | |
JPH02500692A (en) | Integration of computational elements in multiprocessor computers | |
JPS59183409A (en) | Numerical controller | |
JPS6313210B2 (en) | ||
JPS6290733A (en) | Device for displaying content of ram | |
JPH0353320A (en) | Program control system | |
JPH02183330A (en) | Data processor | |
JPS59225454A (en) | Operand fetch control system | |
JPS6020771B2 (en) | Micro diagnosis method | |
JPS60250438A (en) | Information processor | |
JPS60254344A (en) | Assigning method of memory address | |
JPS6029410B2 (en) | Microprogram control method | |
JPH02277146A (en) | Program debugging system | |
JPH0228749A (en) | Data processor | |
JPS62296256A (en) | Peripheral control equipment | |
JPS62282327A (en) | Information processor | |
JPS598988A (en) | Television game apparatus | |
JPS6224325A (en) | Arithmetic processor | |
JPS6029411B2 (en) | Microprogram control method | |
JPH0423290B2 (en) | ||
JPS58166387A (en) | Image memory reading system | |
JPS5847799B2 (en) | memory protection device | |
JPH08214294A (en) | Control processor for moving image compression circuit | |
JPS59186048A (en) | Microprogram control system |