JPS6142297A - Speed controller of stepping motor - Google Patents

Abstract

PURPOSE:To rotate a heavy load at high speed rotation or to accelerate or decelerate various inclinations even if large amount of preset values are not stored by controlling an incremental/decremental counter by a controller, and thereby supplying the preset value of the counter. CONSTITUTION:A read-only memory 20 selects the inclination of a linear acceleration by external signals D1-D2, and supplies a preset value to the third counter 19 in accordance with the output Q of an incremental/decremental counter 21. A J-K flip-flop 18 and the third counter 19 generate an enable of the counter 12 whenever receiving the pulse from an enable controller 17. The pulse period of the counter 11 decides the enable length by the counter 21 and the memory 20 to match the selected acceleration line.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ステップモータの速度制御装置、特に小型の
回路によって高速回転等に対応し得る速度制御装置に関
するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a speed control device for a step motor, and particularly to a speed control device that can handle high-speed rotation using a small circuit.

従来例の構成とその問題点 ステップモータは、負荷条件と、要求する回転速度とに
よって、自起動周波数範囲内から要求する周波数（回転
速度）にまで加速しなければ、正確な動作を行なえず、
また、停止作動時には自起動周波数範囲内まで減速しな
ければならない。Conventional configuration and its problems A step motor cannot operate accurately unless it is accelerated from within the self-starting frequency range to the required frequency (rotational speed) depending on the load conditions and the required rotational speed.
In addition, during the stop operation, the speed must be reduced to within the self-starting frequency range.

このようなステップモータの加速及び減速方法の状態を
示すと第１図のようになる。この図中、縦軸はパルス周
波数（Ｆ）、横軸は時間（Ｔ）を表わす。The state of such a step motor acceleration and deceleration method is shown in FIG. 1. In this figure, the vertical axis represents pulse frequency (F), and the horizontal axis represents time (T).

ｆｏは負荷条件によって決する自起動周波数範囲内の初
期パルス周波数、ｆｏは要求回転速度によって決捷る要
求パルス周波数である。また、Ａ点は加速開始点、Ｂ点
は要求パルス周波数到達点、０点は減速開始点、Ｄ点は
停止点である。fo is the initial pulse frequency within the self-starting frequency range determined by the load conditions, and fo is the required pulse frequency determined by the required rotation speed. Further, point A is the acceleration start point, B point is the required pulse frequency arrival point, 0 point is the deceleration start point, and D point is the stop point.

点Ａから点Ｂに至る直線の傾斜は、負荷条件と、要求回
転速度とによって決り、一般に、負荷条件と要求回転速
度とが決ると、ｆｏ及びｆｎに到達するまでの時間ｔｎ
が決る。また、同様に直線ＣＤ間にかかる時間も決定さ
れる。The slope of the straight line from point A to point B is determined by the load conditions and required rotational speed, and generally, once the load conditions and required rotational speed are determined, the time tn until reaching fo and fn is determined.
is decided. Similarly, the time required between straight lines CD is also determined.

ここで、直ｇＡＢ間の総パルス数をｎ、直線１８間の第
１パルスからｍ番目のパルスをｍＳ。Here, the total number of pulses between straight line 18 is n, and the mth pulse from the first pulse between straight line 18 is mS.

からｍ番目のパルス１での時間を輻とすると、ｎ　、　
ｍ　、　ｔｍの間では次の式が成立する。Letting the time at the mth pulse 1 from n to n,
The following equation holds true between m and tm.

”　−（ｆｎ　＋　ｆｏ　）　”ｎ／　２　　　　−−
（１）β−（ｆｎｆｏ　）　／　ｔｎ　　　　　　　　
”””（２）ｔｍ−（ｑ　−ｆ、　）　／　Ｂ　　　・
・−（３）・・・・・・（４） ここで、△ｔｍはｍ番目のパルスのパルス周期である。” −(fn + fo) ”n/2 −−
(1) β-(fnfo)/tn
“””(2)tm-(q-f, )/B ・
-(3)...(4) Here, Δtm is the pulse period of the m-th pulse.

かかる事柄を電圧パルスで表わすと、第２図の様になる
。第２図において、横軸は時間、縦軸は電圧を示す。そ
して、この第２図は、第１図中のＡ点からＢ点付近捷で
の電圧パルスの様子を表わしている。If such a situation is represented by a voltage pulse, it will be as shown in FIG. In FIG. 2, the horizontal axis shows time and the vertical axis shows voltage. FIG. 2 shows the state of the voltage pulse from point A to point B in FIG. 1.

そして、ステップモータを減速する場合は、当該モータ
を加速する場合とは逆の順序のパルスを供給してやれば
よい。このような加速方法は、直線加速と一般に呼ばれ
ζステップモータに供給されるパルス周波数が上記直線
の近辺もしくは各点での直線の傾きが直線加速の傾きよ
り小さければステップモータは正確に動作する。When decelerating the step motor, pulses may be supplied in the reverse order to that used when accelerating the motor. This acceleration method is generally called linear acceleration, and if the pulse frequency supplied to the step motor is near the above straight line or the slope of the straight line at each point is smaller than the slope of linear acceleration, the step motor will operate accurately. .

従来、この種の制御方法として、アナログ制御やプログ
ラム制御といった方法があったが、アナログ制御方式で
は任意の値での加減速の設定ができないという欠点があ
り、また、プログラム制御方式では高速処理に限界があ
り、加減速の設定範囲が狭いという問題点がある。Traditionally, this type of control method has included methods such as analog control and program control, but analog control methods have the disadvantage of not being able to set acceleration/deceleration to arbitrary values, and program control methods do not allow for high-speed processing. There are limitations, and the problem is that the acceleration/deceleration setting range is narrow.

かかる問題点を解決する一手段として、パルス周期（回
転速度）を決めるカウンタ１と、とのカウンタ１のプリ
セット値を記憶するリードオンリメモリ２と、リードオ
ンリメモリ２に記憶されたプリセット値を順次読み出す
アンプ・ダウンカウンタ３と、各カウンタ１，３からの
出力に基づき決定されたパルスに従ってステップモータ
５を駆動するステップモータドライバ４とから成る制御
装置を構成し、この制御装置によって第１図及び第２図
に示すようなパルスを発生させ、ステップモータ６の回
転制御を行なうようにしている。この制御装置では、外
部信号側にプログラム制御装置を使用しても、プログラ
ム制御装置を殆ど使用することがなく、高速処理も可能
となる。また、リードオンリメモリ２の内容を負荷条件
により任意に設定できるだめ、加減速カーブを最良にで
き、かつアンプ・ダウンカウンタ３の停止位置により、
任意の回転速度の設定も可能である。One means to solve this problem is to provide a counter 1 that determines the pulse period (rotation speed), a read-only memory 2 that stores the preset value of the counter 1, and a read-only memory 2 that sequentially stores the preset values stored in the read-only memory 2. A control device is constituted by an amplifier/down counter 3 for reading, and a step motor driver 4 for driving a step motor 5 according to pulses determined based on the outputs from each counter 1, 3. The rotation of the step motor 6 is controlled by generating pulses as shown in FIG. In this control device, even if a program control device is used on the external signal side, the program control device is hardly used, and high-speed processing is also possible. In addition, since the contents of the read-only memory 2 can be arbitrarily set according to the load conditions, the acceleration/deceleration curve can be optimized, and the stop position of the amplifier/down counter 3 can
It is also possible to set an arbitrary rotation speed.

しかしながら、かかる従来例によると、リードオンリメ
モリの容量が非常に大きくなるという不都合が生じる。However, this conventional example has the disadvantage that the capacity of the read-only memory becomes extremely large.

何故なら、ステップそ一夕５の負荷が重く、更に高速回
転が要求されるというような場合、カウンタ１の基本ク
ロックのパルス周期を小さくし、且つカウンタの数を増
加させなければならず、結果として、プリセット値のデ
ータが増加することになるからである。その上、種々の
傾きを持った直線加速を行なうためには、各直線にあっ
たデータ群が必要となり、プリセット値のデータは更に
増大してしまう。This is because if the load on step 5 is heavy and higher speed rotation is required, the pulse period of the basic clock of counter 1 must be reduced and the number of counters must be increased. This is because the amount of preset value data will increase. Moreover, in order to perform linear acceleration with various inclinations, a data group suitable for each straight line is required, and the data of preset values further increases.

発明の目的 本発明は、上記のような従来の問題点に着目〜してなさ
れたもので、その目的は、リードオンリメモリのような
記憶装置のデータ内容を多くすることなく、負荷の大き
な高速回転や種々の傾きの直線加速及び減速をすること
のできるステップ・し−タの速度制御装置を提供し、上
記従来の問題点を解決することである、 発明の構成 本発明は、上記目的を達成するため、ステップモータの
回転速度を決定するカウンタに、アップダウンカウンタ
を接続して当該アップダウンカウンタからプリセット値
を供給し、このアップダウンカウンタには、カウンタの
形成するパルスに対してパルス周期が短かくなるにつれ
て分周する率を大きくする分周手段を組込んだコン］・
ローラを接続し、アップダウンカウンタのイネーブル又
はクロック制御用の信号を発生させるようにしたことを
要旨とするものである。コントローラによってアップダ
ウンカウンタを制御し、これによってカウンタのプリセ
ット値を供給するから、大量のプリセット値を記憶装置
に入力しておかなくても負荷の重い高速回転や種々の傾
きの直線加速及び減速をすることが可能であり、記憶容
量を少なくすることができる。Purpose of the Invention The present invention has been made by focusing on the above-mentioned conventional problems.The purpose of the present invention is to reduce the amount of data stored in a storage device such as a read-only memory, without increasing the data content of a storage device such as a read-only memory. SUMMARY OF THE INVENTION The object of the present invention is to provide a stepper speed control device capable of linear acceleration and deceleration of rotation and various inclinations, and to solve the above-mentioned conventional problems. To achieve this, an up-down counter is connected to the counter that determines the rotational speed of the step motor, and a preset value is supplied from the up-down counter. [Container with built-in frequency division means that increases the frequency division ratio as the frequency becomes shorter]
The gist is that the rollers are connected to generate a signal for enabling the up/down counter or controlling the clock. Since the up/down counter is controlled by the controller and the preset value of the counter is supplied by the controller, it is possible to perform high-speed rotation with heavy load or linear acceleration and deceleration of various slopes without having to input a large number of preset values into the storage device. This allows the storage capacity to be reduced.

実施例の説明 第４図は、本発明の一実施例を示す図である。Description of examples FIG. 4 is a diagram showing an embodiment of the present invention.

この実施例に係るステップモータの速度制御装置は、パ
ルス周期（ステップモータの回転速度に対応する）を決
定するカウンタ１１と、このカウンタ１１のプリセット
値を供給するアップダウンカウンタ１２と、アップダウ
ンカウンタ１２の動作を規制するコントローラ１３と、
カウンタ１１からの出力に応じて所定の回転速度に対応
する駆動電流を発生するステップモータドライバ回路１
４とを有し、当該ステップモータドライバ回路１４から
の出力に応じてステップモータ１６が回転作動する。カ
ウンタ１１には、外部からイネーブル信号す、及び各ブ
ロックのロード信号ｂ２が印加され、コントローラ１３
には、当該コントローラ１３の動作を規定する外部信号
Ｃ４〜Ｃｘ、Ｄ、〜Ｄ２が入力される。The step motor speed control device according to this embodiment includes a counter 11 that determines a pulse period (corresponding to the rotation speed of the step motor), an up/down counter 12 that supplies a preset value for this counter 11, and an up/down counter. a controller 13 that regulates the operation of the controller 12;
Step motor driver circuit 1 that generates a drive current corresponding to a predetermined rotational speed according to the output from the counter 11
4, and the step motor 16 is rotated in accordance with the output from the step motor driver circuit 14. An enable signal b2 and a load signal b2 of each block are applied to the counter 11 from the outside, and the controller 13
, external signals C4 to Cx, D, to D2 that define the operation of the controller 13 are input.

コントローラ１３は、カウンタ１１の発生するパルスを
当該カウンタ１１のプリセット値に応じて分周する手段
となる第２のカウンタ１６と、外部条件即ち操作条件に
よって決る外部信号Ｃ１〜Ｃｘ　　を受け、この外部信
号とカウンタ１１のプリセット値が等しくなった時にア
ップ・ダウンカウンタ１２のイネーブルを停止し又適時
に加速、減速時のアップ・ダウンカウンタの切換え信号
を発生するイネーブル制御回路１７と、アップ・ダウン
カウンタ１２のイネーブルを発生するためのＪ−にフリ
ップフロップ１８及び第３のカウンタ１９と、各種直線
加速の傾きを与える情報が蓄えられる記憶部材即ちリー
ドオンリメモリ２ｏと、このリードオンリメモリ２０に
対してアドレス呼出しのためのＱ出力を発する第２のア
ップ・ダウンカウンタ２１とから成る。リードオンリメ
モリ２０では、外部信号り、〜Ｄｚによって直線加速の
傾きが選択され、アップ・ダウンカウンタ２８のＱ出力
に従って所定の傾きに対応するカウント値即ちプリセン
ト値を第３のカウンタ２６に向けて出力する。The controller 13 receives external signals C1 to Cx determined by external conditions, that is, operating conditions, and a second counter 16 that serves as a means for frequency-dividing the pulses generated by the counter 11 according to a preset value of the counter 11. an enable control circuit 17 that stops enabling the up/down counter 12 when the signal and the preset value of the counter 11 become equal, and generates a switching signal for the up/down counter at the time of acceleration or deceleration; A flip-flop 18 and a third counter 19 in J- for generating the enable signal of 12, a storage member, that is, a read-only memory 2o, in which information giving slopes of various linear accelerations are stored, and this read-only memory 20. A second up/down counter 21 generates a Q output for address calling. In the read-only memory 20, the slope of linear acceleration is selected by an external signal ~Dz, and the count value corresponding to the predetermined slope, that is, the precent value, is directed to the third counter 26 according to the Q output of the up/down counter 28. Output.

かかる構成を有するステップモータの速度制御装置にあ
っては、先ずロード信号ｂ２　　によってカウンタ１１
が初期状態に設定され、次いでイネーブル信号ｂ１　　
がハイレベルになるとカウンタ１１から自起動周波数内
のパルスが発生する。カウンタ１１のパルスは、ステッ
プモータドライバ回路１４を介してステップモータ１６
を駆動する一方、第２のカウンタ１６に供給される。第
２のカウンタ１６は、カウンタ１１のプリセット値に従
ってカウンタ１１のパルスを分周し、イネーブル制御回
路１７に供給する。第２のカウンタ１６の初期の分周率
は１であり、カウンタ１１のパルスが供給されるごとに
、イネーブル制御回路１７にパルスを送る。イネーブル
制御回路１７は、アンプ・ダウンカウンタ１２　、２１
を制御し、初期状態はアンプカウンタとする。そして、
第２のカウンタ１６からのパルス信号を受けるごとに、
第２のアップ・ダウンカウンタ２１にイネーブルを供給
し、当該筒２のアップ・ダウンカウンタ２１を１カウン
トづつカウントアツプさせる。In a step motor speed control device having such a configuration, the counter 11 is first controlled by the load signal b2.
is set to the initial state, and then the enable signal b1
When becomes high level, the counter 11 generates a pulse within the self-starting frequency. The pulses of the counter 11 are transmitted to the step motor 16 via the step motor driver circuit 14.
is supplied to the second counter 16. The second counter 16 divides the frequency of the pulse of the counter 11 according to the preset value of the counter 11 and supplies the divided pulse to the enable control circuit 17 . The initial frequency division ratio of the second counter 16 is 1, and a pulse is sent to the enable control circuit 17 every time a pulse of the counter 11 is supplied. The enable control circuit 17 includes amplifier down counters 12 and 21
The initial state is an amplifier counter. and,
Every time a pulse signal is received from the second counter 16,
Enable is supplied to the second up/down counter 21, and the up/down counter 21 of the cylinder 2 is incremented one count at a time.

リードオンリメモリ２０は、外部信号り、〜Ｄ２によっ
て直線加速の傾きを選択され、アップ・ダウンカウンタ
２１のＱ出力に従って、第３のカウンタ１９にプリセッ
ト値を供給する。寸だ、イネーブル制御回路１７は、第
２０カウンタ１６のパルス信号を受ける毎に、Ｊ−にフ
リップフロップ１８にパルスを与える。Ｊ−にフリップ
フロップ１８と第３のカウンタ１９とは、イネーブル制
御回路１７からのパルスを受ける毎にアップ・ダウンカ
ウンタ１２のイネーブルを発生する。カウンタ１１のパ
ルス周期が、選択した加速直線に添うように、アップ・
ダウンカウンタ２１、リードオンリメモリ２ｏによりイ
ネーブルの長さを決める。The read-only memory 20 selects the slope of linear acceleration by an external signal ~D2, and supplies a preset value to the third counter 19 according to the Q output of the up/down counter 21. The enable control circuit 17 applies a pulse to the flip-flop 18 at J- every time it receives a pulse signal from the 20th counter 16. The flip-flop 18 and the third counter 19 generate an enable for the up/down counter 12 every time they receive a pulse from the enable control circuit 17. Up and down so that the pulse period of the counter 11 follows the selected acceleration straight line.
The length of the enable is determined by the down counter 21 and the read-only memory 2o.

パルス周期の変化量を６２１ｍとして前記（１）〜（４
）式と同様に表現すると、 △２ｔｍ−Δｔｍ−△ｔ、ｎ−１ 十Ｖ１☆３（ｍ−２）璽石弓ン−）／β　　・・・・・
（５）となる。(1) to (4) above, assuming that the amount of change in pulse period is 621 m.
) expression, △2tm-Δtm-△t, n-1 10V1☆3(m-2) 璽石bown-)/β...
(5) becomes.

即ち、第２のアップ・ダウンカウンタ２１が一つづつ増
加し、Ｑ出力が増すにしたがって、リードオンリメモリ
２０は、イネーブルが（５）式の△２ｔＩｌｌになる様
なプリセット値をカウンタ１９に供給する。アップ・ダ
ウンカウンタ１２はＪ−にフリップフロップ１８とカウ
ンタ１９とＫより形成されるイネーブルによって駆動さ
れ、当該アップ・ダウンカウンタ１２のＱ出力、即ちカ
ウンタ１１のプリセント値が大きくなるに従ってパルス
周期が直線加速に添い、第１図及び第２図に示す様に短
かくなる。カウンタ１１のプリセット値は一定に保たれ
ているので、パルス周期は一定となり、これによってス
テップモータ１６の回転は一定に保たれる。なお、ステ
ップモータ１６の回転速度（上記一定に保たれる速度）
は、外部信号０１〜ＣＸによって任意に設定することが
できるっパルス周期の変化量△２ｔ、Ｉｌがカウンタ１
１の基本クロックと同じ大きさになると、イネーブル制
御回路１７によって第２のアンプ・ダウ７カウンタ２１
のイネーブルを停止する。この時、リードオンリメモリ
２ｏの出力は全てハイレベルであり、アップ・ダウンカ
ウンタ１２のイネーブルは、ノ４（本クロックを１カウ
ントするだけの長さになっている。第２のカウンタ１６
の分周率は、アップ・ダウンカウンタ２１のイネーブル
を停止すると同時に、カウンタ１１のパルス周期が短か
くなるに従って所定の割合で犬きくなるように設定しで
ある。そして、分周する数だけカウンタ１１のパルス（
周期）が繰返される。よって、パルス周期が短かくなる
に従って、カウンタ１１のパルス（周期）の繰返しが多
くなる。まだ、上記第２のカウンタ１６の分周率は、カ
ウンタ１１のパルス（周期）の繰返しが、選択された直
線加速の傾斜に添うように設定しである。That is, as the second up/down counter 21 increases by one and the Q output increases, the read-only memory 20 supplies the counter 19 with a preset value such that the enable becomes Δ2tIll in equation (5). do. The up/down counter 12 is driven by an enable formed by a flip-flop 18, a counter 19, and K at J-, and as the Q output of the up/down counter 12, that is, the precent value of the counter 11 increases, the pulse period becomes linear. As it accelerates, it becomes shorter as shown in FIGS. 1 and 2. Since the preset value of the counter 11 is kept constant, the pulse period is constant, and thereby the rotation of the step motor 16 is kept constant. Note that the rotational speed of the step motor 16 (the speed that is kept constant as described above)
can be arbitrarily set using external signals 01 to CX. Pulse period variation △2t, Il is the counter 1.
1, the enable control circuit 17 activates the second amplifier DOWN 7 counter 21.
Stop enabling. At this time, all outputs of the read-only memory 2o are at high level, and the enable of the up/down counter 12 is long enough to count one main clock.
The frequency division ratio is set so that when the enable of the up/down counter 21 is stopped, the pulse period of the counter 11 decreases at a predetermined rate as the pulse period of the counter 11 becomes shorter. Then, pulses of the counter 11 (
cycle) is repeated. Therefore, as the pulse period becomes shorter, the number of repetitions of the pulse (period) of the counter 11 increases. The frequency division ratio of the second counter 16 is set so that the repetition of the pulse (period) of the counter 11 follows the slope of the selected linear acceleration.

次に、外部信号Ｃ１〜Ｃｘとカウンタ１１のプリセット
値とが等しくなると、イネーブル制御回路２４によって
アップ・ダウンカウンタ１２のイネーブルが停止し、当
該アンプ・ダウンカウンタ１２のＱ出力は一定に保たれ
る。Next, when the external signals C1 to Cx and the preset value of the counter 11 become equal, the enable control circuit 24 stops enabling the up/down counter 12, and the Q output of the amplifier/down counter 12 is kept constant. .

ステップモータ１６の回転速度を減速させる場合には、
アップ・ダウンカウンタ１２をダウンカウンタとして使
用する。When reducing the rotational speed of the step motor 16,
The up/down counter 12 is used as a down counter.

この減速が開始されると、先ずイネーブル制御回路１７
はカウンタ１６から供給きれるパルス毎に、基本クロッ
クを１カウントできる長さのイネーブルをアンプ・ダウ
ンカウンタ１２に送り始める。そして、カウンタ１６は
、カウンタ１１の繰返しパルスが減速直線の傾斜に添う
ように、加速の場合と逆の順序で徐々に分周率を小さく
し、繰返し回数を減らす。次にパルス周期の変化量△２
ｔＩｎが、カウンタ１１の基本クロックと同じ大きさに
なると、イネーブル制御回路１７によって、第２のアン
プ・ダウンカウンタ２１にイネーブルが供給され始める
。この第２のアップ・ダウンカウンタ２１は、イネ−ゾ
ル制御回路１７からパルスを受ける毎に、一つづつＱ出
力が小さくなり、従ってアップ・ダウンカウンタ１２の
イネーブルは、加速とは逆の順序の畏さとなり、イネー
ブルに従ってアップ・ダウンカウンタ１２のＱ出力は徐
４に小さくなる。これによって、カウンタ１１のパルス
周期は、第１図のＣＤ直線の様に序々に大きくなる。そ
して最後の段階で、カウンタ１１のパルス周期が最初の
自起動周波数のパルスになると、カウンタ１１のパルス
を停止する。以上の動作によって、ステップモータの速
度制御を行なうことができるのである。When this deceleration starts, first the enable control circuit 17
starts sending an enable long enough to count one basic clock to the amplifier down counter 12 for every pulse that can be supplied from the counter 16. Then, the counter 16 gradually decreases the frequency division ratio in the reverse order of the acceleration so that the repeated pulses of the counter 11 follow the slope of the deceleration straight line, thereby reducing the number of repetitions. Next, the amount of change in pulse period △2
When tIn becomes equal in magnitude to the basic clock of the counter 11, the enable control circuit 17 starts supplying enable to the second amplifier/down counter 21. This second up/down counter 21 decreases the Q output one by one each time it receives a pulse from the enable control circuit 17, so the enable of the up/down counter 12 is performed in the opposite order of acceleration. As a result, the Q output of the up/down counter 12 gradually decreases by 4 according to the enable. As a result, the pulse period of the counter 11 gradually increases as shown by the CD straight line in FIG. Then, at the final stage, when the pulse period of the counter 11 reaches the pulse of the first self-starting frequency, the pulse of the counter 11 is stopped. Through the above operations, the speed of the step motor can be controlled.

このようなステップモータの速度制御回路を用いると、
リードオンリメモリ２ｏは、パルス変化量の一部だけを
記憶すればよく、データ量を従来よりもかなり少なくす
ることが可能となる。特に、このような方式による速度
制御は、多相ステップモータの場合においてかなり有効
である。例えば５相ステツプモータを例にとると、この
モータでは繰返しパルスは１６回程度甘で有効であり、
それ以上の繰返しパルスは効果はない。つ１す、パルス
周期の変化量△２ｔｍ　が基本クロックの１６分の１の
大きさになる回転速度まで加速ができる。Using such a step motor speed control circuit,
The read-only memory 2o only needs to store a part of the amount of pulse change, making it possible to reduce the amount of data considerably compared to the prior art. In particular, speed control using such a method is quite effective in the case of a polyphase step motor. For example, if we take a 5-phase step motor as an example, the repetition pulse of this motor is approximately 16 times, but it is effective.
More repeated pulses have no effect. First, the rotation speed can be accelerated to a speed at which the pulse period variation Δ2tm is 1/16 of the basic clock.

なお、本実施例では、パルス変化量決定のだめの情報を
送る手段としてリードオンリメモリ２０等を組込んだコ
ントローラ１３としたが、このコントローラ１３は、プ
ログラム制御装置やプログラマブルペリフェラルインタ
ーフェースで構成シてもよい。但しイネーブル制御回路
１了は、ＴＴＬ等で作成した方が、ステップモータの最
高速度を引き上げることができる。In this embodiment, the controller 13 incorporates a read-only memory 20 as a means for sending information for determining the amount of pulse change, but the controller 13 may also be configured with a program control device or a programmable peripheral interface. good. However, if the enable control circuit 1 is made of TTL or the like, the maximum speed of the step motor can be increased.

発明の効果 本発明によれば、ステップモータの速度制御するに当っ
て、パルス周期を形成するカウンタのプリセット値をア
ップ・ダウンカウンタによって決めるようにし、このア
ップ・ダウンカウンタに対して、上記カウンタのパルス
をパルス周期が短かくなるにつれて分局率が大きくなる
ように設定されたコントローラによって制御を行うよう
にしたため、リードオンリメモリに記憶すべきデータ量
を多くすることなく、負荷の大きい高速回転や種々の傾
きの直線加速及び減速を円滑に行うことが出来る。Effects of the Invention According to the present invention, when controlling the speed of a step motor, the preset value of the counter that forms the pulse period is determined by an up/down counter, and the up/down counter is Since the pulses are controlled by a controller that is set so that the division ratio increases as the pulse period becomes shorter, the amount of data to be stored in the read-only memory can be reduced without increasing the amount of data that must be stored in the read-only memory. linear acceleration and deceleration of the slope can be performed smoothly.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はステップモータの加速及び減速方法を示した状
態図、第２図はステップモータの加速時の電圧パルスを
示した状態図、第３図はステップモータの制御装置の従
来例を示すブロック図、第４図は本発明の一実施例に係
るステップモータの速度制御装置を示すブロック図であ
る。 １１・・・・・カウンタ、１２・・・・・アップ・ダウ
ンカウンタ、１３・・・・・・コントローフ、１４・・
・・・ステップモータドライバ回路、１５・・・・・・
ステップモータ、１６・・・・・第２のカウンタ、１７
・・・・・イネーブル制御回路、１８・・・Ｊ−にフリ
ップフロップ、１９・・・・・・第３のカウンタ、２ｏ
・・・・・・リードオンリメモリ、２１・・・・・第２
のアンプ・ダウンカウンタ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 （′− ｄ　づ　　　　　　　　　　　　　　　　Ｇ　は−ぺ　
　　　−−Fig. 1 is a state diagram showing the acceleration and deceleration method of the step motor, Fig. 2 is a state diagram showing voltage pulses during acceleration of the step motor, and Fig. 3 is a block diagram showing a conventional example of a step motor control device. 4 are block diagrams showing a step motor speed control device according to an embodiment of the present invention. 11... Counter, 12... Up/down counter, 13... Control, 14...
...Step motor driver circuit, 15...
Step motor, 16...Second counter, 17
...Enable control circuit, 18...Flip-flop in J-, 19...Third counter, 2o
...Read-only memory, 21...2nd
Amplifier down counter. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure ('- d zu G ha-pe
---

Claims (1)

【特許請求の範囲】[Claims] 　ステップモータの回転速度を決定するカウンタと、こ
のカウンタにプリセット値を供給するアップダウンカウ
ンタと、アップダウンカウンタのイネーブル又はクロッ
ク制御用の回路を有し、加速又は減速の信号を発生する
コントローラとを有し、該コントローラは、上記カウン
タにおいて形成されるパルスを分周する手段を有し、こ
の分周手段は、パルス周期が短かくなるにつれて分周す
る率が大きくなる様に設定されていることを特徴とする
ステップモータの速度制御装置。A counter that determines the rotation speed of the step motor, an up/down counter that supplies a preset value to this counter, and a controller that has a circuit for enabling or clocking the up/down counter and generates an acceleration or deceleration signal. and the controller has means for frequency dividing the pulses formed in the counter, and the frequency dividing means is set such that the rate of frequency division increases as the pulse period becomes shorter. A step motor speed control device featuring: