JPS6139780B2 - - Google Patents
Info
- Publication number
- JPS6139780B2 JPS6139780B2 JP55128250A JP12825080A JPS6139780B2 JP S6139780 B2 JPS6139780 B2 JP S6139780B2 JP 55128250 A JP55128250 A JP 55128250A JP 12825080 A JP12825080 A JP 12825080A JP S6139780 B2 JPS6139780 B2 JP S6139780B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- time
- information
- data
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004891 communication Methods 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
- H04L12/52—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
- H04L12/525—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
本発明は、データ、音声、画情報等の時分割交
換機の制御方式に関するものである。
データ交換機は、接続制御情報にしたがつて入
回線と出回線との間の経路を設定し、その間でデ
ータの転送を行う機能を持つているが、データの
扱い方によつて回線交換と、蓄線交換の２つの方
式に分けられる。
回線交換方式は、選択信号により出入回線間の
通信経路を設定した後、データの転送を行うもの
で、例えば第１図ａに示すように、入トランク１
５に着信した電文の接続制御情報をレジスタ・セ
ンダ１８に一時記憶し、マーカ１７でこの情報を
デコードしてその結果にしたがつて通話路スイツ
チ１４を閉じると同時に、出トランク１６を接続
し、電文情報を転送する。したがつて、任意の符
号やデータを伝播時間の遅れだけで即時に送受で
きるので、第２図に示すように、応答時間の要求
のきびしい会話形のシステム等、即時性が要求さ
れるデータに適している。また、同期を必要とす
るアナログ・データの交換にも適している（以上
〇で示す）。しかし、保留時間の短いデータに対
しては、共通制御装置のコストが増大することと
もに、輻輳による接続時間増加の影響が大きいた
め、不適である（×で示す）。
なお、回線交換方式には、通信路の形式により
空間分割と時分割の方式があり、後者は入回線か
らの時分割多重データ信号を、信号パルスに同期
してビツト等の単位で選択信号によりあらかじめ
設定された所定の出回線の空きチヤネルに割り当
て、送出するものである。
次に、蓄積交換（メツセージ交換）方式は、入
回線からの接続制御情報と電文情報とを一旦交換
機で蓄積した後、空きの出回線を選んでこれらの
信号を次の交換機に送出するもので、第１図ｂに
示すように、計算機を使用する場合、通信制御装
置１２を介して入力した情報を中央処理装置１１
で処理した後、磁気ドラム等１３に一旦蓄積し、
通信制御装置１２で出回線を選択して一括送出す
る。この方式では、情報を一旦蓄積し、空きを待
つて接続するため、出回線の使用能率を高めるこ
とができ、また蓄積機能を利用して符号形式の変
換、伝送速度の変更等の処理を行うことができ
る。したがつて、第２図に示すように、保留時間
の短い情報には適しているが、即時性が要求され
る情報、あるいは同期を要するアナログ・データ
等の伝送には不適である。
また、蓄積交換方式の一種にパケツト交換方式
があり、これは例えば最大1000ビツト程度のパケ
ツトと呼ばれるブロツクに分割し、ブロツクごと
に接続制御情報を付加し、ブロツク単位に交換機
を介して高速転送を行う方式である。この方式で
は、蓄積交換方式の特徴を生かしながら、伝送遅
延時間の短縮を可能としているため、第２図に示
すように、蓄積交換であつても、高速端未相互通
信の場合には、即時性の要求されるデータに適し
ている。
結局、従来の回線交換方式では、呼びごとに回
線が保留されるため、１つの呼びの間、電文の有
無にかかわらず回線が保留されることとなり、通
信中の電文密度が小さいときには、伝送路の能率
が低下するという欠点がある。一方、従来のパケ
ツト交換方式では、接続制御情報のみならず、電
文情報も交換機内に蓄積してから送出するため、
記憶素子量を多く必要とし、同時に遅延時間も大
きくなるという欠点がある。
本発明の目的は、これらの欠点を除去し、従来
のパケツト交換機に比べて電文および接続制御情
報を蓄積するための記憶素子量を少くし、かつ電
文の交換機内遅延時間を短縮させることができる
時分割交換制御方式を提供することにある。
本発明の時分割交換制御方式は、電文通信要求
ごとにその電文情報に先行して接続制御情報を付
加し、さらに回線上の空きチヤネルを捜索して通
信情報を伝送する時分割交換方式において、時分
割通話路の前段で入回線をシフト・レジスタに接
続し、各チヤネルの電文情報に先行する接続制御
情報を上記シフト・レジスタから読み出して、該
当する電文の出回線および該出回線の空チヤネル
を選択し、選択結果により時分割通話路を制御し
た後、上記シフト・レジスタから該当する電文情
報を取り出して、時分割通話路を介して方路変
換、チヤネル変換を行うことを特徴としている。
以下、本発明の実施例を、図面により説明す
る。
第３図および第４図は、本発明の時分割ハイウ
エイの構成を示す図および本発明で用いるデータ
形式の説明図である。
チヤネル単位で時分割多重化された回線、つま
り時分割ハイウエイは、第３図に示すように、１
フレーム当りＮチヤネル、１チヤネル当りｘビツ
トで構成され、電文通信要求ごとにＮチヤネルの
中の空きチヤネルがハントされる。ハントされた
チヤネルを用いて伝送されるユーザの電文は、第
４図に示すように、開始フラグと終了フラグに挾
まれ、かつ電文ごとに相手接続制御情報を表示す
るヘツダを含むものとする。なお、開始フラグお
よび終了フラグには、ヘツダおよびユーザ・デー
タに表われないパターンを設定する必要があり、
例えばHDLC（ハイレベル・データリンク伝送制
御手順）のフレームで使用されるＦパターン
（01111110）およびヘツダ、ユーザ・データ０挿
入等の手法を用いることが考えられる。
第５図は、本発明の実施例を示す時分割交換制
御方式の概略ブロツク図である。
第５図においては、第３図に示した時分割ハイ
ウエイを入ハイウエイ１、出ハイウエイ２として
各々ｍ本収容している。入ハイウエイ１は、方
路、チヤネルを変換する通話路部３に接続する手
前で、ヘツダ読出部４を経由する。
ヘツダ読出部４は、内部のシフト・レジスタ４
１により接続制御のための時間的余裕を与え、こ
の間に時分割通話路３の動作を完了させる機能を
有している。すなわち、ヘツダ読出部４では、シ
フト・レジスタ４１にデータを蓄積し、各チヤネ
ルを監視して、開始フラグが現われたチヤネルの
ヘツダを読み出し、その情報を情報線５を介して
パス整合部６に送出する。パス整合部６は、情報
線５を介して送られてくる入側のハイウエイ番
号、チヤネル番号およびヘツダから読み出された
接続制御情報を受け、先ず、相手方路に対応する
出ハイウエイ２を選択する。次に、その出ハイウ
エイイ２のＮチヤネルの中から空きチヤネルを選
択し、その結果にもとづいて通話路部３を制御し
て、入，出ハイウエイ１，２の方路、チヤネルを
交換制御する。
このように、パス整合部６が方路、チヤネルの
整合を行い、通話路部３の制御を完了するまでの
時間τよりも長い時間だけヘツダ読出部４内のシ
フト・レジスタ４１でユーザのデータを保持して
おけば、該データの脱落なしに中間ハイウエイ７
を通り、通話路部３で交換され、出ハイウエイ２
に出力される。したがつて、通話路部３はデータ
が通過する時間だけ通話路部３を形成すればよ
く、従来の回線交換方式に比べて回線の伝送路の
能率を高くできる。
第６図は、第５図におけるヘツダ読出部の構成
図である。
入ハイウエイ１は、シフト・レジスタ４１を経
由して中間ハイウエイ７に接続される。シフト・
レジスタ４１は、入ハイウエイ１との接続口の１
チヤネル分、およびそれ以後フレーム間隔ごと
に、第６図に示すように、チヤネル読出部４２を
ｋ個設ける。なお、ｋは〔（開始フラグ＋ヘツ
ダ）ビツト数／チヤネル・ビツト数ｘ〕により設
定され、割り切れない場合には小数点を切り上げ
る。
シフト・レジスタ４１の入口にある＃１のチヤ
ネル読出部４２から、入ハイウエイ上の各チヤネ
ルの情報をチヤネル・コントローラ４３に読み込
む。チヤネル・コントローラ４３は、各チヤネル
の受信データにもとづいて、各チヤネルの通信状
態を保持するチヤネル状態保持メモリ４４の内容
を更新する。
チヤネル状態保持メモリ４４は、Ｎ個のチヤネ
ル＃０…＃Ｎ―１に対応してサイクリツクに回転
して、各チヤネルの状態を多重処理する。
チヤネル・コントローラ４３とチヤネル状態保
持メモリ４４の動作により、あるチヤネルｉにデ
ータが到着し、そのヘツダがシフト・レジスタ４
１内に完全に収容され、ｋ個のチヤネル読出部４
２にそれぞれヘツダ情報が到着したことが判別さ
れた時点で、チヤネル・コントローラ４３はコン
トロール情報線５１によりその旨をパス整合部６
に伝達し、同時にデータ情報線５２を介してその
ヘツダ情報をパス整合部６に伝達する。このよう
にして、ヘツダ情報は直ちにパス整合部６に送ら
れることになる。
第７図および第８図は、第６図におけるチヤネ
ル状態保持メモリのチヤネル・ステータスの説明
図、およびチヤネル・ステータス遷移動作のフロ
ーチヤートである。
チヤネル状態保持メモリ４４は、各チヤネル対
応にチヤネルの状態を記憶するチヤネル・ステー
タス部（ST）４４１と、ｋ個のチヤネルに分割
されて到着する〔開始フラグ＋ヘツダ〕を計数す
るカウンタ部（CNT）４４２とからなる。
チヤネル・ステータス（ST）は、第７図に示
すように、
The present invention relates to a control system for time division switching equipment for data, voice, image information, etc. A data exchange has the function of setting a route between an incoming line and an outgoing line according to connection control information and transferring data between them, but depending on how the data is handled, line switching and There are two methods of wire storage exchange. In the circuit switching system, data is transferred after setting a communication route between incoming and outgoing lines using a selection signal.For example, as shown in Figure 1a, incoming trunk 1
The connection control information of the message received at 5 is temporarily stored in the register sender 18, this information is decoded by the marker 17, and the communication path switch 14 is closed according to the result, and at the same time, the outgoing trunk 16 is connected, Transfer message information. Therefore, arbitrary codes and data can be sent and received instantly with only a delay in propagation time, making it suitable for data that requires immediacy, such as conversational systems with strict response time requirements, as shown in Figure 2. Are suitable. It is also suitable for exchanging analog data that requires synchronization (indicated by ○). However, this method is not suitable for data with a short holding time because the cost of the common control device increases and the influence of increased connection time due to congestion is large (indicated by an x). Note that circuit switching systems include space division and time division systems, depending on the type of communication path.The latter divides the time division multiplexed data signal from the incoming line into bits or other units using selection signals in synchronization with signal pulses. It is assigned to an empty channel of a predetermined outgoing line and sent out. Next, in the store-and-forward (message exchange) method, the connection control information and message information from the incoming line are stored in the exchange, and then an empty outgoing line is selected and these signals are sent to the next exchange. , when using a computer, as shown in FIG.
After processing, it is temporarily accumulated in a magnetic drum etc. 13,
The communication control device 12 selects an outgoing line and sends out all at once. In this method, information is stored once and connections are made after waiting for an available space, which increases the efficiency of outgoing line usage.The storage function is also used to perform processing such as converting code formats and changing transmission speeds. be able to. Therefore, as shown in FIG. 2, although it is suitable for information with a short hold time, it is not suitable for transmitting information that requires immediacy or analog data that requires synchronization. Also, one type of store-and-forward method is the packet switching method, which divides data into blocks called packets of up to 1000 bits, adds connection control information to each block, and performs high-speed transfer via a switch in each block. This is the method to do it. This method makes it possible to shorten transmission delay time while taking advantage of the characteristics of the store-and-forward method. Suitable for data that requires gender. In the end, in the conventional circuit switching system, the line is held for each call, so the line is held for the duration of one call regardless of the presence or absence of messages, and when the density of messages being communicated is low, the transmission line The disadvantage is that the efficiency of the system decreases. On the other hand, in the conventional packet switching method, not only connection control information but also message information is stored in the exchange before being sent out.
This has the disadvantage that it requires a large amount of memory elements and also increases the delay time. The purpose of the present invention is to eliminate these drawbacks, reduce the amount of storage elements for storing messages and connection control information, and shorten the delay time of messages within the exchange compared to conventional packet exchanges. The object of the present invention is to provide a time division switching control method. The time division switching control method of the present invention adds connection control information to the message information in advance of each message communication request, and further searches for an empty channel on the line to transmit the communication information. The incoming line is connected to a shift register at the front stage of the time-division communication path, and the connection control information preceding the message information of each channel is read from the shift register, and the outgoing line of the corresponding message and the empty channel of the outgoing line are connected. After selecting the time-division communication path and controlling the time-division communication path according to the selection result, the corresponding message information is taken out from the shift register and route conversion and channel conversion are performed via the time-division communication path. Embodiments of the present invention will be described below with reference to the drawings. 3 and 4 are diagrams showing the configuration of the time division highway of the present invention and explanatory diagrams of the data format used in the present invention. As shown in Figure 3, a line that is time-division multiplexed in channel units, that is, a time-division highway, is
It consists of N channels per frame and x bits per channel, and an empty channel among the N channels is hunted for each telegram communication request. As shown in FIG. 4, a user's message transmitted using a hunted channel is sandwiched between a start flag and an end flag, and each message includes a header that displays peer connection control information. Note that it is necessary to set a pattern for the start flag and end flag that does not appear in the header or user data.
For example, it is conceivable to use techniques such as F pattern (01111110) used in HDLC (High Level Data Link Transmission Control Procedure) frames, header, and user data 0 insertion. FIG. 5 is a schematic block diagram of a time division switching control system showing an embodiment of the present invention. In FIG. 5, m time-division highways shown in FIG. 3 are each accommodated as an incoming highway 1 and an outgoing highway 2. The incoming highway 1 passes through a header reading unit 4 before connecting to the communication path unit 3 that converts routes and channels. The header reading section 4 has an internal shift register 4.
1 provides a time margin for connection control, and has the function of completing the operation of the time division communication path 3 during this time. That is, the header reading unit 4 stores data in the shift register 41, monitors each channel, reads the header of the channel in which the start flag appears, and sends the information to the path matching unit 6 via the information line 5. Send. The path matching unit 6 receives the incoming highway number, channel number, and connection control information read from the header sent via the information line 5, and first selects the outgoing highway 2 corresponding to the destination route. . Next, an empty channel is selected from among the N channels of the outgoing highway 2, and based on the result, the communication path section 3 is controlled to control switching of the routes and channels of the incoming and outgoing highways 1 and 2. . In this way, the path matching unit 6 performs route and channel matching, and the user data is stored in the shift register 41 in the header reading unit 4 for a time longer than the time τ until the control of the communication path unit 3 is completed. If the data is retained, intermediate highway 7 can be stored without losing the data.
is exchanged at communication route section 3, and exit highway 2
is output to. Therefore, the communication path section 3 only needs to be formed during the time during which data passes, and the efficiency of the line transmission path can be increased compared to the conventional circuit switching system. FIG. 6 is a block diagram of the header reading section in FIG. 5. Incoming highway 1 is connected to intermediate highway 7 via shift register 41 . shift·
The register 41 is the connection port 1 with the input highway 1.
As shown in FIG. 6, k channel reading sections 42 are provided for each channel and every frame interval thereafter. Note that k is set by [(start flag + header) number of bits/number of channel bits x], and if it is not divisible, the decimal point is rounded up. Information on each channel on the incoming highway is read into the channel controller 43 from the #1 channel reading section 42 located at the entrance of the shift register 41. Channel controller 43 updates the contents of channel state holding memory 44, which holds the communication state of each channel, based on the received data of each channel. The channel state holding memory 44 rotates cyclically in correspondence with N channels #0...#N-1 to multiplex process the state of each channel. Due to the operation of the channel controller 43 and channel state holding memory 44, data arrives on a certain channel i, and its header is transferred to the shift register 4.
1 and k channel readout units 4
At the time when it is determined that the header information has arrived at each of
At the same time, the header information is transmitted to the path matching unit 6 via the data information line 52. In this way, the header information is immediately sent to the path matching section 6. 7 and 8 are explanatory diagrams of the channel status of the channel state holding memory in FIG. 6, and a flowchart of the channel status transition operation. The channel status holding memory 44 includes a channel status section (ST) 441 that stores the channel status corresponding to each channel, and a counter section (CNT) that counts [start flag + header] that arrive divided into k channels. )442. The channel status (ST) is as shown in Figure 7.
〔０〕のとき空、発呼待ち状態を示
し、〔１〕のときヘツダ受信中状態を示し、〔２〕
のとき、ヘツダ受信完了、データ転送中、切断待
ち状態を示している。
チヤネル・コントローラ４３は、第８図に示す
ように、ST＝０，ST＝１，ST＝２ごとに、そ
れぞれ状態遷移を行う。すなわち、＃１のチヤネ
ル読出部４２において、チヤネル１のデータＤi
が到着すると、チヤネル・コントローラ４３はチ
ヤネルｉのチヤネル・ステータス（ST）をチヤ
ネル状態保持メモリ４４から読み出し、(1)ST＝
０であれば、ステツプ１０１でＤiが開始フラグ
が否か調べ、開始フラグならばステツプ１０２で
ST＝１（ヘツダ受信中）、ステツプ１０３で
CNT＝１（チヤネルが１つ到着）にそれぞれ書
き替える。また、開始フラグでなければ、そのま
まの状態を保持する。次に、(2)ST＝１であれ
ば、ステツプ１１１で到着したチヤネル数を計算
するカウンタ部CNTを＋１にして、ステツプ１
１２で規定値ｋに達したか否かを調べ、達してい
なければそのままの状態で保持し、またｋに達し
ているならばステツプ１１３でST＝２（ヘツダ
受信完了）に書き替え、ステツプ１１４で情報線
５を介してパス整合部６にそのチヤネルｉのヘツ
ダ情報を送出する。次に、(3)ST＝２であれば、
ステツプ１２１で終了フラグか否かを調べ、終了
フラグでなければ状態をそのままに保持し、終了
フラグであれば、ステツプ１２２でST＝０（空
き状態）に書き替え、さらにステツプ１２３でコ
ントロール情報線５１を介してパス整合部６にそ
のチヤネルｉのパス解放要求を送出し、チヤネル
ｉの処理を終了する。
各装置は、以上の動作を時分割多重的に各チヤ
ネルに対して行い、各チヤネルに生起するデータ
を、その要求がある度ごとに逐次処理する。
なお、本発明で用いられるシフト・レジスタ４
１のビツト長ｌは、次のようにして求めることが
できる。いま、チヤネルのビツト長ｘ，フレーム
内のチヤネル数Ｎ、時分割ハイウエイのビツト・
レートＶ、開始フラグからヘツダの終了までの必
要チヤネル数ｋ，ヘツダ受信後、チヤネル整合が
完了するまでの時間τとすると、あるチヤネルに
対し開始フラグからヘツダ完了まで認識するのに
は、｛（ｋ―１）Ｎ＋１｝ｘビツトが必要であり、
さらに、チヤネル整合に要するτ時間をシフト・
レジスタ内で保留するためにτＶビツトが必要で
あるから、シフト・レジスタ４１のビツト長ｌは
次式で表わされる。
ｌ｛（ｋ―４）Ｎ＋１｝ｘ＋τＶ（ビツト）
…(1)
以上明したように、本発明によれば、時分割多
重化した回線において、バケツト交換のように、
電文通信要求ごとにその電文情報に先行して接続
制御情報（ヘツダ）を付加し、さらに回線上の空
きチヤネルを捜索するような方式にしたので、従
来の回線交換方式に比較して回線の伝送路効率を
向上することができる。さらに、時分割多重化さ
れた入回線にシフト・レジスタを接続し、接続制
御のための時間的余裕を与え、この間に時分割通
話路の動作を完了させるので、従来のパケツト交
換方式に比較して、電文および接続制御情報を蓄
積するための記憶素子量を減少させ、同時に電文
の交換機内遅延時間を短縮することができる。[0] indicates empty, waiting for a call, [1] indicates header receiving status, [2]
When , it indicates that header reception has been completed, data is being transferred, and the state is waiting for disconnection. As shown in FIG. 8, the channel controller 43 performs state transitions each time ST=0, ST=1, and ST=2. That is, in the #1 channel reading unit 42, the data D i of channel 1
Upon arrival, the channel controller 43 reads the channel status (ST) of channel i from the channel state holding memory 44, and (1) ST=
If it is 0, check whether D i has a start flag in step 101, and if it is a start flag, check in step 102.
ST=1 (header being received), at step 103
Rewrite each to CNT=1 (one channel arrived). Moreover, if it is not a start flag, the state is maintained as it is. Next, (2) if ST=1, the counter unit CNT for calculating the number of channels arrived at step 111 is set to +1, and step 1
In step 12, it is checked whether the specified value k has been reached, and if it has not reached it, it is kept as it is, and if it has reached k, it is rewritten to ST=2 (header reception complete) in step 114. Then, the header information of the channel i is sent to the path matching unit 6 via the information line 5. Next, (3) if ST=2,
In step 121, it is checked whether or not it is an end flag. If it is not an end flag, the state is kept as is. If it is an end flag, ST is rewritten to 0 (empty state) in step 122, and then in step 123, the control information line is A path release request for the channel i is sent to the path matching unit 6 via the channel i, and the processing for the channel i is terminated. Each device performs the above operations for each channel in a time-division multiplexed manner, and sequentially processes data generated in each channel each time it is requested. Note that the shift register 4 used in the present invention
The bit length l of 1 can be found as follows. Now, the channel bit length x, the number of channels in a frame N, and the time division highway bit length x.
Assuming that the rate is V, the number of channels required from the start flag to the end of the header is k, and the time from the reception of the header to the completion of channel matching is τ, it takes {( k−1)N+1}x bits are required,
Furthermore, the τ time required for channel matching can be shifted.
Since .tau.V bits are required to be reserved in the register, the bit length l of shift register 41 is given by the following equation. l{(k-4)N+1}x+τV (bit)
...(1) As explained above, according to the present invention, in a time division multiplexed line, like bucket exchange,
For each message communication request, connection control information (header) is added in advance of the message information, and the system searches for an empty channel on the line, which reduces line transmission compared to the conventional circuit switching method. road efficiency can be improved. Furthermore, a shift register is connected to the time-division multiplexed incoming line to provide time margin for connection control, during which time the operation of the time-division channel is completed, making it more efficient than conventional packet switching systems. As a result, it is possible to reduce the amount of storage elements for storing messages and connection control information, and at the same time shorten the delay time of messages within the exchange.
第１図は従来の回線交換方式と蓄積交換方式の
概略ブロツク図、第２図は各交換方式の各種デー
タ・トラヒツクに対する適合性を示す図、第３図
は本発明の時分割ハイウエイの構成を示す図、第
４図は本発明で用いるデータ形式の説明図、第５
図は本発明の実施例を示す時分割交換制御方式の
概略ブロツク図、第６図は第５図におけるヘツダ
読出部の構成図、第７図は第６図におけるチヤネ
ル状態保持メモリのチヤネル・ステータスの説明
図、第８図は第６図におけるチヤネル・ステータ
ス遷移動作のフロー・チヤートである。
１：入ハイウエイ、２：出ハイウエイ、３：通
話路部、４：ヘツダ読出部、５：情報線、６：パ
ス整合部、７：中間ハイウエイ、４１：シフト・
レジスタ、４２：チヤネル読出部、４３：チヤネ
ル・コントローラ、４４：チヤネル状態保持メモ
リ、４４１：ステータス部（ST）、４４２：カウ
ンタ部（ONT）、５１：コントロール情報線、５
２：データ情報線。
Figure 1 is a schematic block diagram of the conventional circuit switching system and store-and-forward system, Figure 2 is a diagram showing the compatibility of each switching system with various types of data traffic, and Figure 3 is a diagram showing the configuration of the time division highway of the present invention. Figure 4 is an explanatory diagram of the data format used in the present invention, Figure 5 is an explanatory diagram of the data format used in the present invention.
The figure is a schematic block diagram of a time division switching control system showing an embodiment of the present invention, FIG. 6 is a block diagram of the header reading section in FIG. 5, and FIG. 7 is a channel status diagram of the channel status holding memory in FIG. FIG. 8 is a flow chart of the channel status transition operation in FIG. 1: Incoming highway, 2: Outgoing highway, 3: Communication path section, 4: Header reading section, 5: Information line, 6: Path matching section, 7: Intermediate highway, 41: Shift.
Register, 42: Channel reading section, 43: Channel controller, 44: Channel state holding memory, 441: Status section (ST), 442: Counter section (ONT), 51: Control information line, 5
2: Data information line.
Claims (1)
続制御情報を付加し、さらに回線上の空きチヤネ
ルを捜索して通信情報を伝送する時分割交換機に
おいて、時分割通話路の前段で入回線をシフト・
レジスタに接続し、各チヤネルの電文情報に先行
する接続制御情報を上記シフト・レジスタから読
み出して、該当する電文の出回線および該出回線
の空チヤネルを選択し、選択結果により時分割通
話路を制御した後、上記シフト・レジスタから該
当する電文情報を取り出して、時分割通話路を介
して方路変換、チヤネル変換を行うことを特徴と
する時分割交換制御方式。1 For each telegram communication request, connection control information is added in advance of the telegram information, and the incoming circuit is shift·
It connects to the register, reads the connection control information preceding the message information of each channel from the shift register, selects the outgoing line of the corresponding message and an empty channel of the outgoing line, and establishes a time-sharing communication path based on the selection result. After controlling, the corresponding message information is retrieved from the shift register, and route conversion and channel conversion are performed via a time division communication path.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12825080A JPS5753165A (en) | 1980-09-16 | 1980-09-16 | Time division switching control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12825080A JPS5753165A (en) | 1980-09-16 | 1980-09-16 | Time division switching control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5753165A JPS5753165A (en) | 1982-03-30 |
| JPS6139780B2 true JPS6139780B2 (en) | 1986-09-05 |
Family
ID=14980202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12825080A Granted JPS5753165A (en) | 1980-09-16 | 1980-09-16 | Time division switching control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5753165A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6130841A (en) * | 1984-07-24 | 1986-02-13 | Nec Corp | Packet exchange system of decentralized control processing |
| JPH0628361B2 (en) * | 1984-11-27 | 1994-04-13 | 国際電信電話株式会社 | Packet exchange method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4995502A (en) * | 1973-01-12 | 1974-09-10 | ||
| JPS51138103A (en) * | 1975-05-09 | 1976-11-29 | Western Electric Co | Packet exchanger |
-
1980
- 1980-09-16 JP JP12825080A patent/JPS5753165A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4995502A (en) * | 1973-01-12 | 1974-09-10 | ||
| JPS51138103A (en) * | 1975-05-09 | 1976-11-29 | Western Electric Co | Packet exchanger |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5753165A (en) | 1982-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4446555A (en) | Time division multiplex switching network for multiservice digital networks | |
| JP3037476B2 (en) | ATM cell assembly / disassembly method | |
| US4815071A (en) | Packet-switched communications network for efficiently switching non-burst signals | |
| EP0119105A2 (en) | Integrated circuit/packet switching system | |
| EP0436069B1 (en) | Method and device for switching fixed-length packets such as ATM cells | |
| EP0703718B1 (en) | Controller for ATM segmentation and reassembly | |
| US4907220A (en) | Process for the establishment of virtual connections passing through switching matrices of a multi-stage switching system | |
| JPH0846644A (en) | Packet exchange system | |
| JPH01241243A (en) | Packet switching equipment | |
| JPS6139780B2 (en) | ||
| JPS6218155A (en) | Line and packet integrated switching system | |
| JPH0145261B2 (en) | ||
| JP2595504B2 (en) | Time division multiplex time switch control method | |
| JPH01225259A (en) | Traffic supervising system | |
| JPS5846099B2 (en) | Common line access control method | |
| JPS5857939B2 (en) | Digital communication method | |
| JP2595502B2 (en) | Time division multiplex time switch control method | |
| JPH0828743B2 (en) | Integrated bucket exchange method | |
| JP2595503B2 (en) | Time division multiplex time switch control method | |
| JPH0758752A (en) | Atm signal transmission equipment | |
| SU924896A1 (en) | Telegraphy signal transmission device | |
| JPH0650917B2 (en) | Time division multiple time switch control system | |
| JPH06205026A (en) | Node device and communication network | |
| JP2001285339A (en) | Data processing system for receiver of packet switch device | |
| JPH06268685A (en) | In-network delay time measuring method |