JPS6138896B2 - - Google Patents

Info

Publication number
JPS6138896B2
JPS6138896B2 JP54132635A JP13263579A JPS6138896B2 JP S6138896 B2 JPS6138896 B2 JP S6138896B2 JP 54132635 A JP54132635 A JP 54132635A JP 13263579 A JP13263579 A JP 13263579A JP S6138896 B2 JPS6138896 B2 JP S6138896B2
Authority
JP
Japan
Prior art keywords
frame
transmission
frames
transmission path
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54132635A
Other languages
Japanese (ja)
Other versions
JPS5656060A (en
Inventor
Shigeo Nakatsuka
Mitsuhiro Ishizaka
Takane Kakuno
Tachiki Ichihashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13263579A priority Critical patent/JPS5656060A/en
Publication of JPS5656060A publication Critical patent/JPS5656060A/en
Publication of JPS6138896B2 publication Critical patent/JPS6138896B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 この発明は、環状の一方向伝送路を用いて、複
数のデータ信号処理装置が相互に信号を転送する
ループ伝送システムにおいて、情報の転送単位で
あるフレームが、伝送路上に複数個存在する時の
フレーム数を検出することが可能なループ伝送シ
ステムに関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a loop transmission system in which a plurality of data signal processing devices mutually transfer signals using a ring-shaped unidirectional transmission path, in which a frame, which is a unit of information transfer, is transmitted over the transmission path. The present invention relates to a loop transmission system capable of detecting the number of frames when a plurality of frames exist.

従来、この種のループ伝送システムにおいて
は、データを運ぶフレームが唯一つ巡回するよう
に作られていた。しかしながら、伝送システムの
規模の拡大により、伝送装置の数の増大、伝送路
総長の延長により、複数個のフレームが巡回する
ようになる。このようにフレームが複数個存在す
る場合には、単一の場合よりも、送出信号に対す
る応答信号を相手データ信号処理装置より受けと
るまでの遅れ時間が長くなる。
Conventionally, this type of loop transmission system has been designed so that only one frame carrying data circulates. However, as the scale of the transmission system increases, the number of transmission devices increases and the total length of the transmission path increases, resulting in a plurality of frames circulating. When a plurality of frames exist in this way, the delay time until a response signal to a sent signal is received from the partner data signal processing device becomes longer than when a single frame exists.

伝送路上のフレームが同時に存在する個数は、
伝送遅延量を示す因子であり、データ信号処理装
置に効率よく動作を行わせるには、各データ処理
装置がフレームの同時存在個数を認識しておくこ
とが好ましい。
The number of frames that exist simultaneously on the transmission path is
This is a factor indicating the amount of transmission delay, and in order for the data signal processing device to operate efficiently, it is preferable for each data processing device to recognize the number of frames that exist simultaneously.

フレームの同時存在個数は、伝送路に使われる
ケーブルと密接な関係があり、ケーブルの長さか
ら推定することもできるが、ケーブル長を巻尺で
測るなど面倒な作業を要する。
The number of frames that can exist simultaneously is closely related to the cable used in the transmission path, and can be estimated from the length of the cable, but this requires tedious work such as measuring the length of the cable with a tape measure.

この発明は、伝送路に使われるケーブル長を測
定する事なく、ループ伝送システム内に存在する
フレームの個数を判定する手段を提供するもので
ある。
The present invention provides a means for determining the number of frames existing in a loop transmission system without measuring the length of a cable used in a transmission path.

第1図は、この発明によるループ伝送システム
の一例を示す図で、図中、1は環状の一方向伝送
路、2は伝送路の監視、信号の整形等を行う伝送
装置、3a,3bはデータ信号処理装置、4は伝
送路1により運ばれるフレーム信号である。例え
ばこのフレーム信号はデータ信号処理装置3aよ
り送信データを与えられ、相手のデータ信号処理
装置3bへ伝わる。
FIG. 1 is a diagram showing an example of a loop transmission system according to the present invention. In the figure, 1 is a circular unidirectional transmission path, 2 is a transmission device that monitors the transmission path, shapes signals, etc., and 3a and 3b are The data signal processing device 4 is a frame signal carried by the transmission line 1. For example, this frame signal is given transmission data by the data signal processing device 3a and is transmitted to the other party's data signal processing device 3b.

ルーブ伝送システムでは、一方向伝送路上に、
フレームが1あるいは複数個存在することがあ
る。
In the Lube transmission system, on the one-way transmission path,
There may be one or more frames.

第1図の例では3個のフレーム4が存在してお
り、一個のフレーム4中には、フレームの先頭を
示す同期語SYN、伝送路1上のフレームの個数
を判定するために用いられる領域fnx(x=1、
2…………)が含まれる。
In the example shown in FIG. 1, there are three frames 4, and each frame 4 includes a synchronization word SYN indicating the beginning of the frame, and an area used to determine the number of frames on the transmission path 1. fnx(x=1,
2…………) is included.

第2図は、第1図の伝送装置2の詳細図であ
る。図中の伝送装置2については、本発明に関す
る部分のみを表わしている。図中CT1はモジユ
ラスnで計数するn進カウンタ、TIMは伝送装
置1の動作タイミング発生回路、ZDはフレーム
中のfnx領域が零であることを判定する零検出回
路、RGはフレームの個数を保持するフレーム個
数保持レジスタ、CT2は伝送路に存在する複数
のフレームを区別するための番号をフレームに付
加するためのカウンタ、CPはカウンタCT2の計
数長を制御するための比較器、101〜107は
これらおよび伝送路1を相互に結合する信号線で
ある。
FIG. 2 is a detailed diagram of the transmission device 2 of FIG. 1. Regarding the transmission device 2 in the figure, only the parts related to the present invention are shown. In the figure, CT1 is an n-ary counter that counts with modulus n, TIM is an operation timing generation circuit of transmission device 1, ZD is a zero detection circuit that determines whether the fnx area in a frame is zero, and RG holds the number of frames. CT2 is a counter for adding a number to the frame to distinguish between multiple frames existing on the transmission path; CP is a comparator for controlling the counting length of counter CT2; 101 to 107 are This is a signal line that interconnects these and the transmission line 1.

タイミング発生回路TIMはフレームの長さと
同一の周期でパルスを発生する。
The timing generating circuit TIM generates pulses at the same period as the length of the frame.

n進カウンタCT1は、タイミング発生回路
TIMの出力101のパルス信号を計数し、信号
線102に0、1、2、…………、(n−1)、
0、1、…………の巡回する数値を出力する。前
記の数値は、伝送装置2を通過するフレーム4の
fnx領域に順次書き込まれて伝送路1へ送出され
る。フレーム4は伝送路1を環流して再び伝送装
置2へ戻つて来て、フレーム4中のfnxは、信号
線103を経由し、零検回路ZDへ入る。零検出
回路ZDがfnxの値が零であることを判定すると、
カウンタCT1の出力を信号線102経由で、フ
レーム個数保持レジスタRGへ転送させる。この
フレーム個数保持レジスタRGの内容の数値に1
を加算した値が伝送路1に存在するフレームの個
数である。
N-ary counter CT1 is a timing generation circuit
Count the pulse signals of the TIM output 101 and send them to the signal line 102 with 0, 1, 2, ......, (n-1),
Outputs a cyclic number of 0, 1, ...... The above numerical value is the value of the frame 4 passing through the transmission device 2.
They are sequentially written into the fnx area and sent to transmission line 1. Frame 4 circulates through transmission path 1 and returns to transmission device 2 again, and fnx in frame 4 enters zero detection circuit ZD via signal line 103. When the zero detection circuit ZD determines that the value of fnx is zero,
The output of the counter CT1 is transferred to the frame number holding register RG via the signal line 102. The value of the contents of this frame number holding register RG is 1.
The value obtained by adding up is the number of frames existing on transmission path 1.

一方、伝送路1に接続するデータ信号処理装置
3a,3bは、伝送路1に複数のフレームが存在
する場合に、フレーム4の個数をモジユラスとす
るフレーム順序番号を知ることにより、データ転
送の制御が容易になる。
On the other hand, data signal processing devices 3a and 3b connected to transmission line 1 control data transfer by knowing the frame sequence number with the modulus of the number of frames 4 when a plurality of frames exist on transmission line 1. becomes easier.

この順序番号は次の様に作られる。n進カウン
タCT2は、タイミング発生回路TIMの出力パル
ス101は計数する。カウンタCT2の出力10
4と、フレーム個数保持レジスタRGの出力10
5は、比較器CPで比較され、両者が一致すると
信号線106が有意状態となり、カウンタCT2
へ次のパルス101が加わる時に、カウンタCT
2はリセツトされ零になる。
This sequence number is created as follows. The n-ary counter CT2 counts the output pulses 101 of the timing generation circuit TIM. Output 10 of counter CT2
4 and the output 10 of the frame number holding register RG
5 are compared by the comparator CP, and when the two match, the signal line 106 becomes significant, and the counter CT2
When the next pulse 101 is applied to
2 is reset to zero.

このようにフレーム個数保持レジスタRGの値
(仮にaとする)を最大値として、カウンタCT2
は0、1、2、…………、a、0、1…………と
巡回して計数を繰り返す。このカウンタCT2の
出力を信号線104を経由して、フレーム4へ書
き込み、伝送路1へ送出する。同時に、フレーム
個数保持レジスタRGの値も、フレーム4へ書き
込んで送出してもかまわない。
In this way, the value of the frame number holding register RG (temporarily assumed to be a) is set as the maximum value, and the counter CT2
repeats counting in cycles of 0, 1, 2, ..., a, 0, 1 .... The output of the counter CT2 is written to the frame 4 via the signal line 104 and sent to the transmission line 1. At the same time, the value of the frame number holding register RG may also be written to frame 4 and sent.

上記の様にして、伝送路1上に同時に存在する
フレーム個数と、フレーム順序番号がフレーム4
によつて運ばれるため、伝送路1に接続している
データ信号処理装置3は、上記のフレーム個数と
フレーム順序番号を容易に知ることができる。
As described above, the number of frames that exist simultaneously on transmission path 1 and the frame order number are set to frame 4.
The data signal processing device 3 connected to the transmission line 1 can easily know the number of frames and the frame sequence number.

以上のように、この発明に係る伝送装置によれ
ば、n進カウンタを用いて、フレーム中へn進数
を送出し、一巡して戻つてくる該フレームのうち
n進カウンタ出力値領域が零なるものを検知した
時のn進カウンタの出力値に1を加算した値を得
るのみで、伝送路長を知ることなくループ伝送シ
ステムの伝送路上にあるフレームの個数を容易に
判定できる。また、伝送路へ接続しているデータ
信号処理装置に対して、前記のフレームの個数と
フレームの順序番号を知らせることができるの
で、データ信号処理装置がデータを伝送路の当該
フレームに確実に挿入でき、またデータ信号処理
装置が伝送路上の信号の伝播遅延量を知る事によ
り効率の良い通信制御を行えるなどの効果を有す
る。
As described above, according to the transmission device according to the present invention, an n-ary counter is used to send an n-ary number into a frame, and the output value area of the n-ary counter becomes zero in the frame that is returned after one cycle. By simply obtaining the value obtained by adding 1 to the output value of the n-ary counter when an object is detected, the number of frames on the transmission path of the loop transmission system can be easily determined without knowing the transmission path length. In addition, the data signal processing device connected to the transmission path can be notified of the number of frames and the sequence number of the frames, so the data signal processing device can reliably insert data into the relevant frame on the transmission path. Furthermore, the data signal processing device can perform efficient communication control by knowing the amount of propagation delay of the signal on the transmission path.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明のループ伝送システムの実施
例を示す図、第2図は第1図のループ伝送システ
ムの詳細を示す図である。 図中1は伝送路、2は伝送装置、3はデータ信
号処理装置、4は伝送路を伝わる情報の基本単位
のフレーム、TIMはタイミング発生回路、CT
1,CT2はカウンタ、ZDは零検出回路、RGは
フレーム個数保持レジスタ、CPは比較器であ
る。
FIG. 1 is a diagram showing an embodiment of the loop transmission system of the present invention, and FIG. 2 is a diagram showing details of the loop transmission system of FIG. 1. In the figure, 1 is a transmission path, 2 is a transmission device, 3 is a data signal processing device, 4 is a frame which is the basic unit of information transmitted on a transmission path, TIM is a timing generation circuit, and CT
1, CT2 is a counter, ZD is a zero detection circuit, RG is a frame number holding register, and CP is a comparator.

Claims (1)

【特許請求の範囲】 1 伝送装置と複数のデータ信号処理装置と伝送
路が直列環状に接続され、フレームを情報の転送
単位として該フレームによりデータ信号を伝送路
の一方向に伝送し、データ信号処理装置間のデー
タ伝送を行うループ伝送システムにおいて、前記
伝送装置は、タイミング発生回路と、n進カウン
タと零検出回路とを有し、前記タイミング発生回
路は、前記フレームが前記伝送装置を通過する周
期と同一周期でパルスを発生し、前記n進カウン
タは前記パルスを計数し、その出力を前記フレー
ム中のn進カウンタ出力値領域に移し、前記零検
出回路は前記伝送路を一巡した前記フレーム中の
前記n進カウンタ出力値領域の零を検出し、前記
零検出時の前記n進カウンタの出力値に1を加算
した数を、伝送路上で同時に存在するフレームの
個数として検出するようにしたループ伝送シス
ム。 2 伝送路に同時に存在するフレーム個数と、前
記フレーム個数をモジユラスとする順序番号をフ
レーム中の領域へ送出するようにしたことを特徴
とする特許請求の範囲第1項記載のループ伝送シ
ステム。
[Claims] 1. A transmission device, a plurality of data signal processing devices, and a transmission line are connected in a series ring, and a data signal is transmitted in one direction of the transmission path using a frame as a unit of information transfer, and the data signal is In a loop transmission system for transmitting data between processing devices, the transmission device includes a timing generation circuit, an n-ary counter, and a zero detection circuit, and the timing generation circuit is configured to transmit data when the frame passes through the transmission device. The n-ary counter counts the pulses and transfers the output to the output value area of the n-ary counter in the frame. A zero in the n-ary counter output value area is detected, and a number obtained by adding 1 to the output value of the n-ary counter at the time of the zero detection is detected as the number of frames existing simultaneously on the transmission path. Loop transmission system. 2. The loop transmission system according to claim 1, wherein the number of frames existing simultaneously on the transmission path and a sequence number whose modulus is the number of frames are sent to an area within the frame.
JP13263579A 1979-10-15 1979-10-15 Transmitter Granted JPS5656060A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13263579A JPS5656060A (en) 1979-10-15 1979-10-15 Transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13263579A JPS5656060A (en) 1979-10-15 1979-10-15 Transmitter

Publications (2)

Publication Number Publication Date
JPS5656060A JPS5656060A (en) 1981-05-16
JPS6138896B2 true JPS6138896B2 (en) 1986-09-01

Family

ID=15085930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13263579A Granted JPS5656060A (en) 1979-10-15 1979-10-15 Transmitter

Country Status (1)

Country Link
JP (1) JPS5656060A (en)

Also Published As

Publication number Publication date
JPS5656060A (en) 1981-05-16

Similar Documents

Publication Publication Date Title
US5226036A (en) Network diagnostic tool
JPS6138896B2 (en)
US7802150B2 (en) Ensuring maximum reaction times in complex or distributed safe and/or nonsafe systems
EP1669879A1 (en) Method, system and apparatus for link latency management
JPS6138897B2 (en)
JPH01132249A (en) Start-stop synchronous system mode automatic setting system
JPH09121221A (en) Data transmitter-receiver
JPH01208096A (en) Measured value collecting system in measurement control system
JP2559237Y2 (en) Serial data sampling signal generator
KR102037002B1 (en) Method for Estimating Performance of Distributed Data Processing System and Node device for the Distributed Data Processing System
JP2944837B2 (en) Transmission method
JPH0352354A (en) Packet exchange transmission delay measurement system
JP3099511B2 (en) Line measurement device
JPS5918897B2 (en) Transmission result determination device at transmitting station
JPH0669988A (en) Alarm transfer system
JP2586341B2 (en) Bus test method for communication between processors
JPS63113750A (en) Information processing system
JPS59112742A (en) Data collection system
JPS62176239A (en) Packet transmission delay measuring system
JPS6384235A (en) Data transmission time measuring system
JPH049783A (en) Radio wave detection device
JPS60121848A (en) Inter-device communication system
JPS6021473A (en) Object position recognition equipment
JPS58182936A (en) Automatic detection system for communication speed of communication controller
JPH01228098A (en) Meter sensor