JPS6136850A - 入出力割込通知方式 - Google Patents
入出力割込通知方式Info
- Publication number
- JPS6136850A JPS6136850A JP16007284A JP16007284A JPS6136850A JP S6136850 A JPS6136850 A JP S6136850A JP 16007284 A JP16007284 A JP 16007284A JP 16007284 A JP16007284 A JP 16007284A JP S6136850 A JPS6136850 A JP S6136850A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- register
- output interrupt
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
゛本発明は仮想計算機システムにおける入出力割込通知
方式に関する。
方式に関する。
艷米且薯
従来、仮想計算機システムにおＧプる入出力割込通知は
第１図に示すごとき構成をもって第２図のフローチャー
トに従ってなされている。
第１図に示すごとき構成をもって第２図のフローチャー
トに従ってなされている。
第１図において、１はＣＰＵ （中央処理装置）、２は
主記憶装置、３は入出力装置であり、ＣＰＵ１には入出
力割込み保留レジスタ１−１と入出力割込みマスクレジ
スタ１−２とがある。主記憶装＠２には、Ｏ８（オペレ
ーティングシステム）５とＶＭＭ （仮想計算機モニタ
）４とがあり、Ｏ８５は複数の０８５−１〜５−ｎを含
み、ＶＭＭ４は仮想入出力割込み保留レジスタ４−１と
仮想入出力割込みマスクレジスタ４−２とを有する。こ
の仮想入出力割込み保留レジスタ４−１と仮想入出力割
込みマスクレジスタ４−２とは０３５−１〜５−ｎ毎に
夫々対応するレジスタを構成している。仮想入出力割込
みマスクレジスタ４−２は０８５− ｉでの入出力割込
みマスク／非マスク状態をＶＭＭ４によって対応するレ
ジスタに表示するものであり、ＣＰｔＪＩ内の入出力割
込みマスクレジスタ１−２はＯ３５がＣＰＬＩＩ上で走
行中はＶＭＭ４によって非マスク状態を表示するもので
ある。
主記憶装置、３は入出力装置であり、ＣＰＵ１には入出
力割込み保留レジスタ１−１と入出力割込みマスクレジ
スタ１−２とがある。主記憶装＠２には、Ｏ８（オペレ
ーティングシステム）５とＶＭＭ （仮想計算機モニタ
）４とがあり、Ｏ８５は複数の０８５−１〜５−ｎを含
み、ＶＭＭ４は仮想入出力割込み保留レジスタ４−１と
仮想入出力割込みマスクレジスタ４−２とを有する。こ
の仮想入出力割込み保留レジスタ４−１と仮想入出力割
込みマスクレジスタ４−２とは０３５−１〜５−ｎ毎に
夫々対応するレジスタを構成している。仮想入出力割込
みマスクレジスタ４−２は０８５− ｉでの入出力割込
みマスク／非マスク状態をＶＭＭ４によって対応するレ
ジスタに表示するものであり、ＣＰｔＪＩ内の入出力割
込みマスクレジスタ１−２はＯ３５がＣＰＬＩＩ上で走
行中はＶＭＭ４によって非マスク状態を表示するもので
ある。
以下に第２図のフローチャートを用いて第１図のシステ
ムの動作を説明する。説明の前提条件が第２図の最上部
Ａに示されており、０３５−ｊは入出力割込みマスク状
態であって仮想入出力割込みマスクレジスタ４−２の０
３５−ｊに対応するレジスタはマスク状態を示している
。入出力装置３はｏｓ５−ｊが起動した入出力を実行中
であり、ＣＰＵＩは０８５−ｋを実行中である。また、
ＣＰＵＩの入出力割込み保留レジスタ１−２の状態は非
マスク状態を表示しているものとする。なお、フローチ
ャートに沿った左側はＣＰＵ １の実行状態を示してい
る。
ムの動作を説明する。説明の前提条件が第２図の最上部
Ａに示されており、０３５−ｊは入出力割込みマスク状
態であって仮想入出力割込みマスクレジスタ４−２の０
３５−ｊに対応するレジスタはマスク状態を示している
。入出力装置３はｏｓ５−ｊが起動した入出力を実行中
であり、ＣＰＵＩは０８５−ｋを実行中である。また、
ＣＰＵＩの入出力割込み保留レジスタ１−２の状態は非
マスク状態を表示しているものとする。なお、フローチ
ャートに沿った左側はＣＰＵ １の実行状態を示してい
る。
かかる状態において、入出力装置３での入出力が終了す
ると（ステップＢ）、入出力装置３は入出力割込み保留
レジスタ１−１に入出力割込み保留を表示する（ステッ
プＣ）。ここで、ｃｐｕ ｉは常に入出力割込み保留レ
ジスタ１−１と入出力割込みマスクレジスタ１−２とを
監視しているので、この時点でＶＭＭ４へ入出力割込み
が通知され（ステップＤ）、よって、ＶＭＭ４は０８５
−ｊに対応する仮想入出力割込み保留レジスタ４−１に
入出力割込み保留を表示するのである（ステップＥ）。
ると（ステップＢ）、入出力装置３は入出力割込み保留
レジスタ１−１に入出力割込み保留を表示する（ステッ
プＣ）。ここで、ｃｐｕ ｉは常に入出力割込み保留レ
ジスタ１−１と入出力割込みマスクレジスタ１−２とを
監視しているので、この時点でＶＭＭ４へ入出力割込み
が通知され（ステップＤ）、よって、ＶＭＭ４は０８５
−ｊに対応する仮想入出力割込み保留レジスタ４−１に
入出力割込み保留を表示するのである（ステップＥ）。
この時ＣＰＵ１はＶＭＭ４を実行中である。
このＶＭＭ４のＣＰＵ実行中に、０８５−ｊがこのＶＭ
Ｍ４によってＣＰＵ１を与えられて（スステップＦ）こ
の０３５−ｊが入出力割込みを非マスク状態とする命令
を発行するとくステップＧ）、ＶＭＭ４へ制御が移行し
てＶＭＭ４は○５５−ｊに対応する仮想入出力割込みマ
スクレジスタ４−２に入出力非マスク状態を表示しくス
テップＨ）、ここでＶＭＭ４は０８５−ｊに対応する仮
想入出力割込み保留レジスタ４−１と仮想入出力割込み
マスクレジスタ４−２に基き０８５−ｊに入出力割込み
を通知するのである（ステップＩ）。そして、ＣＰＵＩ
上で再び０８５−ｊが実行を開始してこの０８５−ｊに
よる入出力装置３における入出力処理の実行がなされる
ようになっている（ステップＪ）。
Ｍ４によってＣＰＵ１を与えられて（スステップＦ）こ
の０３５−ｊが入出力割込みを非マスク状態とする命令
を発行するとくステップＧ）、ＶＭＭ４へ制御が移行し
てＶＭＭ４は○５５−ｊに対応する仮想入出力割込みマ
スクレジスタ４−２に入出力非マスク状態を表示しくス
テップＨ）、ここでＶＭＭ４は０８５−ｊに対応する仮
想入出力割込み保留レジスタ４−１と仮想入出力割込み
マスクレジスタ４−２に基き０８５−ｊに入出力割込み
を通知するのである（ステップＩ）。そして、ＣＰＵＩ
上で再び０８５−ｊが実行を開始してこの０８５−ｊに
よる入出力装置３における入出力処理の実行がなされる
ようになっている（ステップＪ）。
このように従来の方式では、入出力の終了−ＶＭＭへの
入出力割込みの通知−ＶＭＭでの入出力割込み保留−Ｏ
８での入出力割込みを非マスク状態にする命令発行を契
機にしてＯ８への入出力割込みの通知、という手順を必
要とするので、入出力負荷の高い仮想計算機システムの
性能が低下するという欠点がある。
入出力割込みの通知−ＶＭＭでの入出力割込み保留−Ｏ
８での入出力割込みを非マスク状態にする命令発行を契
機にしてＯ８への入出力割込みの通知、という手順を必
要とするので、入出力負荷の高い仮想計算機システムの
性能が低下するという欠点がある。
発明の目的
本発明は上記の従来のものの欠点を除去すべくなされた
ものであり、その目的とするところは、入出力割込みの
通・知を効率良く行い得る仮想計算機システムにおける
入出力割込み通知方式を提供することにある。
ものであり、その目的とするところは、入出力割込みの
通・知を効率良く行い得る仮想計算機システムにおける
入出力割込み通知方式を提供することにある。
発明の構成
本発明による入出力割込み通知方式は、仮想計算機モニ
タと、この仮想計算機モニタの配下で走行する複数のオ
ペレーティングシステムとを有する仮想計算機システム
における入出力割込通知方式であって、入出力割込み保
留レジスタと入出力割込みマスクレジスタとをオペレー
ティングシステム毎に設け、オペレーティングシステム
での人出力割込みマスク／非マスク状態をそのオペレー
ティングシステムに対応する入出力割込みマスクレジス
タに表示し、入出力装置に起動をか番プたオペレーティ
ングシステムの番号をこの入出力ＩＡ回に取込んでおき
、入出力処理終了時に入出力装置に取込まれているオペ
レーティングシステムの番号に対応する入出力割込み保
留レジスタに入出力割込み保留を表示するようにし、中
央処理装置は、この中央処理装置上で走行して゛いるオ
ペレーティングシステムの番号に対応する入出力割込み
保留レジスタと入出力割込みマスクレジスタとの内容に
基いてオペレーティングシステムへ入出カ割込みを通知
するようにしたことを特徴とする。
タと、この仮想計算機モニタの配下で走行する複数のオ
ペレーティングシステムとを有する仮想計算機システム
における入出力割込通知方式であって、入出力割込み保
留レジスタと入出力割込みマスクレジスタとをオペレー
ティングシステム毎に設け、オペレーティングシステム
での人出力割込みマスク／非マスク状態をそのオペレー
ティングシステムに対応する入出力割込みマスクレジス
タに表示し、入出力装置に起動をか番プたオペレーティ
ングシステムの番号をこの入出力ＩＡ回に取込んでおき
、入出力処理終了時に入出力装置に取込まれているオペ
レーティングシステムの番号に対応する入出力割込み保
留レジスタに入出力割込み保留を表示するようにし、中
央処理装置は、この中央処理装置上で走行して゛いるオ
ペレーティングシステムの番号に対応する入出力割込み
保留レジスタと入出力割込みマスクレジスタとの内容に
基いてオペレーティングシステムへ入出カ割込みを通知
するようにしたことを特徴とする。
１凰１
以下に、本発明の実施例を図面を用いて説明する。
第３図は本発明の実施例のブロック図であり、第１図と
同等部分は同一符号により示している。
同等部分は同一符号により示している。
入出力割込み保留レジスタ１−１と入出カ割込みマスク
レジスタ１−２とは０８１−１〜１−ｎ毎に夫々対応し
てＣＰｔＪｌ内に設けられており、０８５−１での入出
力割込みマスク／非マスク状態は０８５− ｉからの命
令によって対応する入出力割込みマスクレジスタ１−２
に表示される。ＣＰＵ１上で走行中のＯ８５の番号がＶ
ＭＭ４によってＯ８＃ｒ号表示レジスタ１−３に表示さ
れる。また、入出力装置３にはｏｓ番号表示レジスタ３
−３があり、入出力装置３が実行中のＯ８番号が表示さ
れる。ＶＭＭ４内には仮想入出力割込み保留レジスタと
仮想入出力割込みマスクレジスタは設けられておらず、
他の構成は第１図の例と同等である。
レジスタ１−２とは０８１−１〜１−ｎ毎に夫々対応し
てＣＰｔＪｌ内に設けられており、０８５−１での入出
力割込みマスク／非マスク状態は０８５− ｉからの命
令によって対応する入出力割込みマスクレジスタ１−２
に表示される。ＣＰＵ１上で走行中のＯ８５の番号がＶ
ＭＭ４によってＯ８＃ｒ号表示レジスタ１−３に表示さ
れる。また、入出力装置３にはｏｓ番号表示レジスタ３
−３があり、入出力装置３が実行中のＯ８番号が表示さ
れる。ＶＭＭ４内には仮想入出力割込み保留レジスタと
仮想入出力割込みマスクレジスタは設けられておらず、
他の構成は第１図の例と同等である。
第４図は第３図の動作の一例を示すフローチャートであ
り、Ｋには動作説明の前提となる状態が示されており、
また、フローチャートに沿った左側にはＣＰＵＩの実行
状態が示されている。
り、Ｋには動作説明の前提となる状態が示されており、
また、フローチャートに沿った左側にはＣＰＵＩの実行
状態が示されている。
いま、入出力装置３が０８５−ｊにより起動をかけられ
て実行中であり、よってＯ８番号表示レジスタ３−３は
ｊを表示しているとしくステップし）また入出力割込み
マスクレジスタ１−２の０８５−ｊに対応するレジスタ
はマスク状態を表示している。そして、ＣＰＵ１は０３
５−ｋを実行中であってＯ８番号表示レジスタ１−３は
この０８５−ｋを表示しているものとする。
て実行中であり、よってＯ８番号表示レジスタ３−３は
ｊを表示しているとしくステップし）また入出力割込み
マスクレジスタ１−２の０８５−ｊに対応するレジスタ
はマスク状態を表示している。そして、ＣＰＵ１は０３
５−ｋを実行中であってＯ８番号表示レジスタ１−３は
この０８５−ｋを表示しているものとする。
かかる状態で、入出力装置３での入出力処理が終了する
と（ステップＭ）、入出力装Ｍ３はｏｓ番号表示レジス
タ３−３が示す０８５−ｊに対応する入出力割込み保留
レジスタ１−１に入出力割込み保留を表示する（ステッ
プＮ）。ＣＰＵ１はＯ８番号表示レジスタ１−３の内容
ｋに対応する入出力割込み保留レジスタ１−１と入出力
割込みマスクレジスタ１−２とに基いて入出力割込みの
通知の有無を調べる。この時点では０８５−ｊに対して
は入出力割込みの通知は行わず０３５−にのＣＰＵ１上
の実行は継続中となっている。（ステップＯ）。
と（ステップＭ）、入出力装Ｍ３はｏｓ番号表示レジス
タ３−３が示す０８５−ｊに対応する入出力割込み保留
レジスタ１−１に入出力割込み保留を表示する（ステッ
プＮ）。ＣＰＵ１はＯ８番号表示レジスタ１−３の内容
ｋに対応する入出力割込み保留レジスタ１−１と入出力
割込みマスクレジスタ１−２とに基いて入出力割込みの
通知の有無を調べる。この時点では０８５−ｊに対して
は入出力割込みの通知は行わず０３５−にのＣＰＵ１上
の実行は継続中となっている。（ステップＯ）。
ここで、ＶＭＭ４によって０３５−ｊがＣＰＵ１上で走
行しくステップＰ）Ｏ３５−ｊが入出力割込みを非マス
ク状態とする命令を発行すると、ＣＰｔＪｌにより０３
５−ｊに対応する入出力割込みマスクレジスタ１−２が
非マスク状態となり（ステップＱ）、０８５−ｊに対応
する入出力割込み保留レジスタ１−１と入出力割込みマ
スクレジスタ１−２に基いた入出力割込みが０３５−ｊ
へ始めて通知されるのである（ステップＲ）。そして、
ここで０Ｓ５−ｊでの入出力割込み処理がなされる（ス
テップＳ）。
行しくステップＰ）Ｏ３５−ｊが入出力割込みを非マス
ク状態とする命令を発行すると、ＣＰｔＪｌにより０３
５−ｊに対応する入出力割込みマスクレジスタ１−２が
非マスク状態となり（ステップＱ）、０８５−ｊに対応
する入出力割込み保留レジスタ１−１と入出力割込みマ
スクレジスタ１−２に基いた入出力割込みが０３５−ｊ
へ始めて通知されるのである（ステップＲ）。そして、
ここで０Ｓ５−ｊでの入出力割込み処理がなされる（ス
テップＳ）。
発明の効果
叙上の如く、本発明によれば、Ｏ８が起動した入出力割
込みがＶＭＭで保留されることなく直接にＯ８へ通知さ
れるので、従来の方式に比較して効率良く入出力割込み
の通知が可能となる。
込みがＶＭＭで保留されることなく直接にＯ８へ通知さ
れるので、従来の方式に比較して効率良く入出力割込み
の通知が可能となる。
第１図は従来の仮想計算機システムにおける入出力割込
み通知方式の概略ブロック図、第２図は第１図のブロッ
クの動作を説明する７０−チ１１−ト、第３図は本発明
の実施例の概略ブロック図、第４図は第３図のブロック
の動作を説明するフローチャートである。 主要部分の符号の説明 １・・・・・・ＣＰＵ １−１・・・・・・入出力割込み保留レジスタ１−２・
・・・・・入出力割込みマスクレジスタ１−３．３−３
・・・・・・Ｏ８番号表示レジスタ２・・・・・・主記
憶装置 ３・・・・・・入出力装置 ４・・・・・・ＶＭＭ ５・・・・・・Ｏ８
み通知方式の概略ブロック図、第２図は第１図のブロッ
クの動作を説明する７０−チ１１−ト、第３図は本発明
の実施例の概略ブロック図、第４図は第３図のブロック
の動作を説明するフローチャートである。 主要部分の符号の説明 １・・・・・・ＣＰＵ １−１・・・・・・入出力割込み保留レジスタ１−２・
・・・・・入出力割込みマスクレジスタ１−３．３−３
・・・・・・Ｏ８番号表示レジスタ２・・・・・・主記
憶装置 ３・・・・・・入出力装置 ４・・・・・・ＶＭＭ ５・・・・・・Ｏ８
Claims (1)
- 仮想計算機モニタと、この仮想計算機モニタの配下で走
行する複数のオペレーテイングシステムとを有する仮想
計算機システムにおける入出力割込通知方式であつて、
入出力割込み保留レジスタと入出力割込みマスクレジス
タとを前記オペレーテイングシステム毎に設け、前記オ
ペレーテイングシステムでの入出力割込みマスク／非マ
スク状態をそのオペレーテイングシステムに対応する前
記入出力割込みマスクレジスタに表示し、入出力装置に
起動をかけたオペレーテイングシステムの番号をこの入
出力装置に取込んでおき、入出力処理終了時に前記入出
力装置に取込まれているオペレーテイングシステムの番
号に対応する前記入出力割込み保留レジスタに入出力割
込み保留を表示するようにし、中央処理装置は、この中
央処理装置上で走行しているオペレーテイングシステム
の番号に対応する前記入出力割込み保留レジスタと前記
入出力割込みマスクレジスタとの内容に基いて前記オペ
レーテイングシステムへ入出力割込みを通知するように
したことを特徴とする入出力割込通知方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16007284A JPS6136850A (ja) | 1984-07-30 | 1984-07-30 | 入出力割込通知方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16007284A JPS6136850A (ja) | 1984-07-30 | 1984-07-30 | 入出力割込通知方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6136850A true JPS6136850A (ja) | 1986-02-21 |
Family
ID=15707276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16007284A Pending JPS6136850A (ja) | 1984-07-30 | 1984-07-30 | 入出力割込通知方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6136850A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258341A (ja) * | 1985-09-03 | 1987-03-14 | Fujitsu Ltd | 入出力割込処理方式 |
| JP2007147676A (ja) * | 2005-11-24 | 2007-06-14 | Kyocera Mita Corp | 帯電装置 |
| JP2012515995A (ja) * | 2009-01-26 | 2012-07-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 各プロセッサに対して割り込み仮想化を支援するためのゲスト割り込み制御器 |
-
1984
- 1984-07-30 JP JP16007284A patent/JPS6136850A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258341A (ja) * | 1985-09-03 | 1987-03-14 | Fujitsu Ltd | 入出力割込処理方式 |
| JP2007147676A (ja) * | 2005-11-24 | 2007-06-14 | Kyocera Mita Corp | 帯電装置 |
| JP2012515995A (ja) * | 2009-01-26 | 2012-07-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 各プロセッサに対して割り込み仮想化を支援するためのゲスト割り込み制御器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3093293B2 (ja) | 情報処理装置の割り込み方式 | |
| JPS62184544A (ja) | 仮想計算機システム | |
| JPS63310051A (ja) | プログラム入出力命令を含む入出力プロセスの実行方法および装置 | |
| JPS6136850A (ja) | 入出力割込通知方式 | |
| JP2553526B2 (ja) | マルチタスク処理装置 | |
| JPH11184828A (ja) | マルチプロセッサシステムのテスト方式 | |
| JPH02165367A (ja) | マイクロプログラム制御式データ処理装置 | |
| JP2581327B2 (ja) | 仮想計算機の入出力割込み処理方式 | |
| JPH0452759A (ja) | ベクトル命令多重処理方式 | |
| JPS62293331A (ja) | デ−タ処理装置 | |
| JPS6389963A (ja) | マルチプロセサシステムにおける並列イニシヤル処理方式 | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JPS62113238A (ja) | 電子計算機システムにおけるプログラム修正装置 | |
| JPS6170653A (ja) | プロセツサ間の割込み制御方式 | |
| JP2000029850A (ja) | オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 | |
| JPH0433105A (ja) | プログラマブル・コントローラのプログラム監視装置 | |
| JPS6242254A (ja) | チヤネルイニシヤライズ方式 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPS61251948A (ja) | 情報処理装置 | |
| JPS63120330A (ja) | 画面制御方式 | |
| JPH01191938A (ja) | 情報処理装置 | |
| JPH0348938A (ja) | 仮想計算機方式 | |
| JPH01292413A (ja) | 情報処理装置 | |
| JPH02108149A (ja) | マルチプロセッサの排他制御機構 | |
| JPH09152978A (ja) | 情報処理装置の再開処理システム |