JPS6134687B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は増幅回路、特に電流伝達率の良好な電
流注入型増幅回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier circuit, and particularly to a current injection type amplifier circuit with a good current transfer rate.

入力信号波形をデジタル的に記憶するデジタル
波形記憶装置では、入力信号の瞬時振幅値をクロ
ツク・パルスの制御下でサンプリングした後、ア
ナログ・デジタル変換器でデジタル信号に変換し
てIC（集積回路）等の記憶装置に記憶する。こ
のような波形記憶装置の１例を第１図にブロツク
図で示す。第１図において、入力信号電流を増幅
器AMPの入力端子INに供給する。増幅された入
力信号は、サンプリング・ゲートＧを介して、サ
ンプリング・コンデンサCAPに供給される。サ
ンプリング・ゲートＧは、例えばシヨツトキー・
ダイオードを用いた平衝型或いは不平衝型のゲー
トであり、パルス発生器P.G.の制御下で動作す
る。サンプリング・コンデンサCAPの両端に生
ずるサンプルされた入力信号の瞬時電圧値は、高
入力インピーダンスのボルテージ・ホロワ増幅器
BUFを介して、アナログ・デジタル変換器ADC
に印加されてデジタル信号に変換される。ADC
からのデジタル信号は、制御論理回路（図示せ
ず）の制御下で、記憶装置MEMに順次記憶され
る。デジタル信号は、陰極線管（CRT）等の表
示装置で表示する際の便宜を考慮して、タイミン
グ情報と共に記憶してもよい。 A digital waveform storage device that digitally stores the input signal waveform samples the instantaneous amplitude value of the input signal under the control of clock pulses, converts it to a digital signal using an analog-to-digital converter, and then converts it into a digital signal to be sent to an IC (integrated circuit). etc. storage device. An example of such a waveform storage device is shown in block diagram form in FIG. In FIG. 1, an input signal current is applied to the input terminal IN of the amplifier AMP. The amplified input signal is supplied via a sampling gate G to a sampling capacitor CAP. Sampling gate G is, for example, a shot key.
It is a balanced or unimpinged gate using a diode and operates under the control of a pulse generator PG. The instantaneous voltage value of the sampled input signal developed across the sampling capacitor CAP is a high input impedance voltage follower amplifier.
Analog-to-digital converter ADC via BUF
is applied to the signal and converted into a digital signal. ADC
The digital signals from are sequentially stored in the storage device MEM under the control of a control logic circuit (not shown). The digital signal may be stored along with timing information for convenience in display on a display device such as a cathode ray tube (CRT).

さて、パルス発生器P.G.から発生するサンプリ
ング・パルスのパルス幅は、後述する本実施例の
如く400MHz以上の超高周波信号をサンプリング
する場合には、極めて狭くなければならない。し
たがつて、上述の極く狭いパルス幅に相当する期
間内に、入力信号の瞬時値までサンプリング・コ
ンデンサCAPを充放電するためには、増幅器
AMPの電流容量は非常に大きくなくてはならな
い。サンプリング系のサンプリング効率を決定す
るのは、サンプリング・ゲートＧの抵抗値とサン
プリング・コンデンサCAPの容量に関係する電
流容量である。換言すれば、サンプリング回路の
時定数をどの程度まで小さくできるかが、サンプ
リング効率を良効にする鍵である。 Now, the pulse width of the sampling pulse generated from the pulse generator PG must be extremely narrow when sampling an ultra-high frequency signal of 400 MHz or more as in this embodiment, which will be described later. Therefore, in order to charge and discharge the sampling capacitor CAP to the instantaneous value of the input signal within a period corresponding to the extremely narrow pulse width mentioned above, the amplifier
The current capacity of the AMP must be very large. What determines the sampling efficiency of the sampling system is the current capacity related to the resistance value of the sampling gate G and the capacitance of the sampling capacitor CAP. In other words, the key to improving sampling efficiency is how much the time constant of the sampling circuit can be reduced.

サンプリング効率を上げるため、従来、サンプ
リング・ゲートの前段に、エミツタ・ホロワ増幅
器等のインピーダンス変換器を設けたり、或いは
３個のサンプリング・ゲートと帰還回路を用いた
デユアル・サンプリング方式（特公昭41−16254
号参照、特許権者は本出願人）を採用したりして
いる。しかし、前者の従来例はドリフトの問題が
あり、後者は回路構成が複雑であり且つ高価とい
う欠点があつた。 In order to increase sampling efficiency, conventionally, an impedance converter such as an emitter-follower amplifier is installed before the sampling gate, or a dual sampling method (Japanese Patent Publication Publication No. 1973-1999) using three sampling gates and a feedback circuit is used. 16254
The patentee is the applicant). However, the former conventional example has the problem of drift, and the latter has the drawbacks of having a complicated circuit configuration and being expensive.

したがつて、本発明の目的は、上述の従来例の
問題点を克服し、特に信号のサンプリングに用い
て好適な増幅回路を提供することである。 SUMMARY OF THE INVENTION Therefore, it is an object of the present invention to overcome the problems of the prior art described above and to provide an amplifier circuit suitable for use particularly in signal sampling.

本発明の他の目的は、広周波数帯域にわたつて
電流伝達率の非常に良好な電流注入型増幅器を提
供することである。 Another object of the present invention is to provide a current injection amplifier with very good current transfer rate over a wide frequency band.

本発明の更に他の目的は、広周波数帯域のレベ
ル・シフト増幅回路を提供することである。 Still another object of the present invention is to provide a wide frequency band level shift amplifier circuit.

上述の目的を達成するため、本発明は次に示す
増幅回路の実施例を好適な態様とする。即ち、入
力信号をエミツタに受けコレクタから出力信号を
得る第１トランジスタと、該第１トランジスタの
エミツタに接続した第１電流源と、コレクタを上
記第１トランジスタのエミツタに接続しベースを
電圧源に接続した上記第１トランジスタと導電型
の異なる第２トランジスタと、上記第１トランジ
スタのベース及び上記第２トランジスタのエミツ
タに共通接続した第２電流源とを具えることを特
徴とする増幅回路である。 In order to achieve the above object, the present invention employs the following embodiment of the amplifier circuit as a preferred embodiment. That is, a first transistor that receives an input signal at its emitter and obtains an output signal from its collector, a first current source connected to the emitter of the first transistor, and a voltage source connected to its collector and connected to the emitter of the first transistor. An amplifier circuit comprising: a connected second transistor having a different conductivity type from the first transistor; and a second current source commonly connected to the base of the first transistor and the emitter of the second transistor. .

以下、添付の第２図及び第３図を参照して、本
発明の実施例を詳細に説明する。第２図及び第３
図は、夫々本発明に係る増幅回路の基本回路図及
び実用回路図である。第２図において、入力電流
源１０は第１トランジスタ（以下、トランジスタ
をTRとする）１１のエミツタに接続している。
第1TR１１のエミツタは、更に第１電流源１３及
び第2TR１４のコレクタに接続している。第1TR
１１のコレクタは出力端子１２に接続し、出力端
子１２は、例えば第１図のサンプリング・ゲート
Ｇに接続する。第1TR１１のベースは、抵抗器１
５，１６を介して、電流シンク（第２電流源）１
７に接続し、抵抗器１５，１６の接続点は第2TR
１４のエミツタに接続している。第2TR１４のベ
ースには、基準電圧が印加される。 Hereinafter, embodiments of the present invention will be described in detail with reference to the attached FIGS. 2 and 3. Figures 2 and 3
The figures are a basic circuit diagram and a practical circuit diagram of an amplifier circuit according to the present invention, respectively. In FIG. 2, an input current source 10 is connected to the emitter of a first transistor (hereinafter referred to as TR) 11.
The emitter of the first TR 11 is further connected to the first current source 13 and the collector of the second TR 14. 1st TR
The collector of 11 is connected to an output terminal 12, which is connected, for example, to the sampling gate G of FIG. The base of 1st TR11 is resistor 1
5, 16, the current sink (second current source) 1
7, and the connection point of resistors 15 and 16 is the 2nd TR.
It is connected to 14 emitters. A reference voltage is applied to the base of the second TR 14.

能動素子である第１及び第2TR１１，１４と第
１及び第２電流源１３，１７を主要構成要素とす
る増幅回路は、本発明に係る電流注入型増幅回路
を構成する。次に、第２図の回路の動作について
説明する。 The amplifier circuit whose main components are the first and second TRs 11 and 14 and the first and second current sources 13 and 17, which are active elements, constitutes a current injection type amplifier circuit according to the present invention. Next, the operation of the circuit shown in FIG. 2 will be explained.

無信号状態では、定電流源１３からの電流I₁
は、TR１１のエミツタバイアス電流、TR１４の
コレクタバイアス電流及び入力信号源１０へのバ
イアス電流の総和と等しくなつている。また、
TR１１のベースバイアス電流とTR１４のエミツ
タバイアス電流の和が定電流源１７からの電流I₂
と等しくなつている。 In the no-signal state, the current I ₁ from the constant current source 13
is equal to the sum of the emitter bias current of the TR 11, the collector bias current of the TR 14, and the bias current to the input signal source 10. Also,
The sum of the base bias current of TR11 and the emitter bias current of TR14 is the current I ₂ from the constant current source 17.
is becoming equal to

次に、入力信号源１０の信号が増加（又は減
少）すると（この変化分を図中i₁で示す）、定電
流源１３のインピーダンスは十分高く、TR１１
のエミツタインピーダンスは十分低いので、i₁の
大半がTR１１のエミツタに流入し（図中i₂）、残
りの電流（i₁−i₂）がTR１４のコレクタに流れ
る。TR１１のエミツタ電流i₂により、αi₂がコレ
クタに流れて出力電流となり、（１−α）i₂がそ
のベースに流れる（ここでαはTRの電流増幅率
である）。ベース電流（１−α）i₂は、定電流源
１７のインピーダンスが十分高く、TR１４のエ
ミツタインピーダンスが十分低いので、実質的に
全部がエミツタに流入する。即ち、入力信号i₁の
増加（又は減少）により、TR１１のエミツタ電
流i₂とベース電流（１−α）i₂は増加（又は減
少）し、（１−α）i₂はTR１４のエミツタに流入
してエミツタ電流を（１−α）i₂だけ減少（又は
増加）する。このTR１４のエミツタ電流の減少
（又は増加）分（１−α）i₂は略そのまま（厳密
にはα倍される）そのコレクタ電流を減少（又は
増加）するので、見掛け上TR１１のエミツタ電
流がその分だけ増加（又は減少）する。換言する
と、TR１１のエミツタ電流i₂のうちコレクタ出
力とならずベース電流となる損失分（１−α）i₂
の大半は、TR１４のエミツタからコレクタを介
してTR１１のエミツタ電流をその分だけ増加す
ることにより損失を補償する。また、TRのαが
低い場合、或いは温度特性によりαが低下した場
合にも、それに応じてTR１１のベース電流が増
加し、TR１４により補正されるので、高い電流
伝達率と良好な温度特性が達成できる。 Next, when the signal of the input signal source 10 increases (or decreases) (this change is indicated by _i1 in the figure), the impedance of the constant current source 13 is sufficiently high, and the TR11
Since the emitter impedance of is sufficiently low, most of i ₁ flows into the emitter of TR11 (i ₂ in the figure), and the remaining current (i ₁ −i ₂ ) flows into the collector of TR 14. Due to the emitter current i ₂ of the TR 11, αi ₂ flows to the collector and becomes an output current, and (1−α)i ₂ flows to its base (here α is the current amplification factor of the TR). Since the impedance of the constant current source 17 is sufficiently high and the emitter impedance of the TR 14 is sufficiently low, substantially all of the base current (1-α) i ₂ flows into the emitter. That is, as the input signal _i1 increases (or decreases), the emitter current _i2 and base current (1-α) _i2 of TR11 increase (or decrease), and (1-α) _i2 increases (or decreases) at the emitter of TR14. flows in and reduces (or increases) the emitter current by (1-α)i ₂ . This decrease (or increase) in the emitter current of TR14 (1-α) i ₂ decreases (or increases) its collector current almost unchanged (strictly speaking, it is multiplied by α), so the apparent emitter current of TR11 increases. Increase (or decrease) by that amount. In other words, of the emitter current i ₂ of TR11, the loss (1-α) i ₂ that does not become the collector output but becomes the base current
In most cases, the loss is compensated for by increasing the emitter current of TR11 from the emitter of TR14 through the collector by that amount. Additionally, even if α of TR is low or α decreases due to temperature characteristics, the base current of TR11 increases accordingly and is corrected by TR14, achieving high current transfer rate and good temperature characteristics. can.

このことを数式をもつて説明すると、次のとお
りである。 This can be explained using a mathematical formula as follows.

TR１１のベース、TR１４のエミツタ及び定電
流源１７の接続点において次式が成立する。 The following equation holds true at the connection point between the base of TR11, the emitter of TR14, and the constant current source 17.

（１−α）i₂＋（i₁−i₂）／α＝０ この式を変形してi₁とi₂の関係を求めると、 i₁＝（α^２−α＋１）i₂ 上式から、この増幅回路の電流伝達率である 出力電流／入力電流＝αi₂／i₁ を求めると、 電流伝達率＝αi₂／（α^２−α＋１）i₂ ＝α／（α^２−α＋１） となる。この電流伝達率をTRのα又は１個のベ
ース接地TRのみを使用した従来の増幅回路の電
流伝達率と比較すると次の表のようになる。 (1 - α) i ₂ + (i ₁ - i ₂ ) / α = 0 Transforming this equation to find the relationship between i ₁ and i ₂ , i ₁ = (α ² - α + 1) i ₂ From the above equation , to find the current transfer rate of this amplifier circuit, output current/input current = αi ₂ /i ₁ , current transfer rate = αi ₂ /(α ² - α+1) i ₂ = α/(α ² - α+1) Become. The following table compares this current transfer rate with the current transfer rate of a conventional amplifier circuit using only α of the TR or one common-base TR.

α α／（α−α＋１） 0.99 0.999899 0.95 0.997353 0.90 0.9890109 0.85 0.974212 0.80 0.9523809 0.70 0.8860759 0.60 0.7894736 0.50 0.666666 この表からも明らかなとおり、本発明の増幅回
路の電流伝達率は、αが大幅に変化しても極めて
高く、しかもTRの温度特性又は経時変化でαが
変化しても、本発明の増幅回路の電流伝達率は余
り影響を受けない。尚、上の説明から理解される
如く、抵抗器１５と１６は回路動作に必須ではな
いので省略可能である。 α α/(α−α+1) 0.99 0.999899 0.95 0.997353 0.90 0.9890109 0.85 0.974212 0.80 0.9523809 0.70 0.8860759 0.60 0.7894736 0.50 0.6666 66 As is clear from this table, the current transfer rate of the amplifier circuit of the present invention is is extremely high, and even if α changes due to the temperature characteristics of the TR or changes over time, the current transfer rate of the amplifier circuit of the present invention is not affected much. Incidentally, as understood from the above description, the resistors 15 and 16 are not essential for the circuit operation and can be omitted.

第３図は、本発明に係る増幅回路を応用した信
号変化（プツシユプル信号からシングルエンド信
号への変換）増幅回路の回路図である。プツシユ
プル信号入力増幅回路２０は、本出願人の特許権
に係る所謂Ｆ_tダブラ増幅回路（特公昭50−26899
号）を基にした回路である。入力増幅回路２０
は、入力端子２１，２１′に入力されたプツシユ
プル信号の夫々片側を増幅する２対のエミツタ結
合TR２２，２３、及び２４，２５と、加算TR３
８，３９と、TR２３，２５に所望のベース・バ
イアス電圧を供給する演算増幅器２６と、周波数
応答特性補償回路網２９，３０，３１等の受動素
子から構成されている。TR対２２，２３のエミ
ツタはエミツタ結合抵抗器２７を介して接続し、
同様にTR２４，２５のエミツタもエミツタ結合
抵抗器２８を介して接続していいる。TR２３，
２５のエミツタは、夫々エミツタ・バイアス抵抗
器３６，３７を介して接地し、更に直列接続抵抗
器３２，３３を介して相互接続している。演算増
幅器２６の反転入力端は、抵抗器３２，３３の接
続点に接続し、演算増幅器２６の非反転入力端に
は正の基準電圧が印加される。２対のTR２２，
２３及び２４，２５のコレクタは、ベース接地の
TR対３８，３９のエミツタに、同相で交差接続
している。 FIG. 3 is a circuit diagram of a signal change (conversion from push-pull signal to single-end signal) amplifier circuit to which the amplifier circuit according to the present invention is applied. The push-pull signal input amplification circuit 20 is a so-called Ft _doubler amplification circuit (Japanese Patent Publication No. 50-26899, patented by the present applicant).
This circuit is based on the following. Input amplifier circuit 20
are two pairs of emitter-coupled TRs 22, 23, and 24, 25 that amplify one side of the push-pull signals input to the input terminals 21, 21', and an adder TR 3.
8, 39, an operational amplifier 26 for supplying a desired base bias voltage to the TRs 23, 25, and passive elements such as frequency response characteristic compensation circuit networks 29, 30, 31, etc. The emitters of the TR pair 22 and 23 are connected via an emitter coupling resistor 27,
Similarly, the emitters of TRs 24 and 25 are also connected via an emitter coupling resistor 28. TR23,
The 25 emitters are grounded through emitter bias resistors 36 and 37, respectively, and are further interconnected through series connected resistors 32 and 33. The inverting input terminal of the operational amplifier 26 is connected to the connection point between the resistors 32 and 33, and a positive reference voltage is applied to the non-inverting input terminal of the operational amplifier 26. 2 pairs of TR22,
The collectors of 23, 24, and 25 are grounded.
It is cross-connected to the emitters of TR pairs 38 and 39 in phase.

TR３８のコレクタは、後で詳述するシングル
エンド出力段増幅回路の入力端であり、TR３９
のコレクタは、ベース接地TR４０、及び抵抗器
４１乃至４４から成る定電圧源に接続している。
抵抗分圧器４１，４２は、TR４０のベース電圧
を決定し、したがつてTR３９のコレクタ電圧を
決定することになる。TR３８，３９のベースは
直結し、更に第２電流源１７のTR４５のエミツ
タに接続している。第２電流源１７は、上記の
TR４５、抵抗器４６乃至４８、及びダイオード
４９，５０から成つている。 The collector of TR38 is the input terminal of the single-ended output stage amplifier circuit, which will be explained in detail later.
The collector is connected to a constant voltage source consisting of a common base TR40 and resistors 41 to 44.
Resistive voltage dividers 41, 42 will determine the base voltage of TR40 and therefore the collector voltage of TR39. The bases of TRs 38 and 39 are directly connected and further connected to the emitter of TR 45 of the second current source 17. The second current source 17 is
It consists of a TR 45, resistors 46 to 48, and diodes 49 and 50.

シングルエンド出力段増幅回路は、第２図の回
路を基本としているが、動作特性を良好にするた
め僅かに変更を加えてあり、第３図示すように、
抵抗器１５，１６，５３乃至５５、コンデンサ５
１，５２、インダクタ５６、TR１１，１４、及
び電流源１３，１７から構成されている。 The single-ended output stage amplifier circuit is based on the circuit shown in Figure 2, but slight changes have been made to improve the operating characteristics, as shown in Figure 3.
Resistors 15, 16, 53 to 55, capacitor 5
1 and 52, an inductor 56, TRs 11 and 14, and current sources 13 and 17.

以下、第３図の回路の動作を説明する。広帯域
（例えば、500MHz以上）のプツシユプル入力信号
が、適当な信号源から入力段増幅回路２０の入力
端子２１，２１′に印加される。２対のTR２２，
２３及び２４，２５の夫々のエミツタ・バイアス
電流は、夫々バイアス抵抗器３６，３７に流入す
る。抵抗器３６，３７の両端に発生した電圧の平
均値は、比較的抵抗値の大きい抵抗器３２，３３
の接続点に接続した演算増幅器２６の反転入力力
端に印加される。演算増幅器２６は、非反転入力
端に印加されると基準電圧と上記の電圧平均値を
比較し、TR２２乃至２５の夫々のエミツタ・バ
イアス電流が実質上等しくなるように、TR２
３，２５のベース・バイアス電圧を自動的に制御
する。受動素子回路網２９，３０，３１は、夫々
可変抵抗器或いは可変コンデンサを有し、入力段
増幅回路２０の周波数応答性を500MHz以上の広
帯域にわたつて所望値に調整する。増幅されたプ
ツシユプル出力電流は、加算増幅TR３８，３９
のコレクタから取り出される。 The operation of the circuit shown in FIG. 3 will be explained below. A wideband (eg, 500 MHz or higher) push-pull input signal is applied to input terminals 21, 21' of input stage amplifier circuit 20 from a suitable signal source. 2 pairs of TR22,
The emitter bias currents of 23 and 24, 25 flow into bias resistors 36, 37, respectively. The average value of the voltage generated across the resistors 36 and 37 is the same as that of the resistors 32 and 33, which have relatively large resistance values.
is applied to the inverting input output terminal of the operational amplifier 26 connected to the connection point of . The operational amplifier 26 compares the reference voltage applied to the non-inverting input terminal with the above voltage average value, and sets TR2 so that the emitter bias currents of each of TR22 to TR25 are substantially equal.
Automatically controls base bias voltage of 3.25. The passive element circuit networks 29, 30, and 31 each have a variable resistor or a variable capacitor, and adjust the frequency response of the input stage amplifier circuit 20 to a desired value over a wide band of 500 MHz or more. The amplified push-pull output current is added to the summing amplifier TR38, 39.
from the collector.

実際には、シングルエンド信号が必要なので、
TR３８のコレクタ電流のみが出力段増幅回路に
供給される。供給されたコレクタ電流の高周波及
び中間周波成分は、コンデンサ５１を介して、直
接出力端子１２に現われる。換言すると、TR３
８のコレクタ信号電流はインダクタ５６、TR１
１及び抵抗器５３，５４から成る低周波信号路
と、これと並列のコンデンサ５１より成る高周
波、中間周波信号路とを介して出力端子１２に伝
達される。したがつて、TR１１，１４は低周波
（直流を含む）信号成分のみを増幅すれば足りる
ので、TR１１，１４として高価な高周波TRを用
いる必要がない。TR４５は、出力段増幅回路の
第２電流源として作用する以外に、TR３８，３
９にベース・バイアス電圧を供給する定電圧源と
しても作用することに留意されたい。第３図の出
力段増幅回路は、高周波及び低周波信号電流を、
夫々並列に設けた高周波及び低周波信号路で出力
端子１２に導く以外は、第２図に示した回路の動
作と実質上同一である。第３図の出力段増幅回路
は、高周波信号成分をコンデンサ５１を介して伝
達し、低周波信号成分をTR１１を介して伝達す
るが、共に信号損失が略零なので、広帯域信号を
実質上損失なしに入力側から出力側に伝達でき
る。尚、ダイオード４９，５０は温度補償用であ
る。 Actually, we need a single-ended signal, so
Only the collector current of TR38 is supplied to the output stage amplifier circuit. The high frequency and intermediate frequency components of the supplied collector current appear directly at the output terminal 12 via the capacitor 51. In other words, TR3
The collector signal current of 8 is inductor 56, TR1
1 and resistors 53 and 54, and a high frequency and intermediate frequency signal path consisting of a capacitor 51 in parallel therewith, the signal is transmitted to the output terminal 12. Therefore, since it is sufficient for the TRs 11 and 14 to amplify only low frequency (including DC) signal components, there is no need to use expensive high frequency TRs as the TRs 11 and 14. In addition to acting as the second current source of the output stage amplifier circuit, TR45 also functions as TR38, 3
Note that it also acts as a constant voltage source providing a base bias voltage to 9. The output stage amplifier circuit in Figure 3 converts high frequency and low frequency signal currents into
The operation is substantially the same as that of the circuit shown in FIG. 2, except that the high-frequency and low-frequency signal paths are respectively provided in parallel and are led to the output terminal 12. The output stage amplifier circuit shown in Fig. 3 transmits the high frequency signal component through the capacitor 51 and the low frequency signal component through the TR 11, but both have almost zero signal loss, so the wideband signal can be transmitted with virtually no loss. can be transmitted from the input side to the output side. Note that the diodes 49 and 50 are for temperature compensation.

第３図の実施例で好適回路パラメータは次のと
おりである。TR２２，２４のベース電圧は＋
5.2V、抵抗器３６，３７の抵抗は93.1Ω、定電流
源１３の電流は約115mA、抵抗器１５，１６の
抵抗値は夫々200Ω，470Ω、TR１４のベース電
圧Vrefは＋12.8V、抵抗器４３，４６及び定電流
源１３の一端電圧は＋15V、抵抗器４６，４７，
４８の抵抗値は夫々750Ω，931Ω，2.0KΩであ
る。 Preferred circuit parameters for the embodiment of FIG. 3 are as follows. The base voltage of TR22, 24 is +
5.2V, the resistance of resistors 36 and 37 is 93.1Ω, the current of constant current source 13 is about 115mA, the resistance values of resistors 15 and 16 are 200Ω and 470Ω, respectively, the base voltage Vref of TR14 is +12.8V, 43, 46 and one end voltage of constant current source 13 is +15V, resistors 46, 47,
The resistance values of 48 are 750Ω, 931Ω, and 2.0KΩ, respectively.

以上説明したように、本発明に係る増幅回路
は、従来の増幅回路に対して後述の種々の利点を
有するが、特に信号をサンプリングするシステム
に用いて好適である。本発明の増幅回路の利点
は、(1)周囲温度及びエミツタ電流の変化に伴つて
変化するTRの電流増幅定数α或いはβの値に拘
らず、信号伝達率が殆んど変化しない。(2)所望の
の電圧レベルのシフトを得るように２個の電流源
を適当に選択することにより、所望の出力バイア
ス電流を選択できる。(3)並列信号路を用いたこと
によつて、比較的低周波用TRを用いて広帯域の
信号増幅が可能である。更に、(4)第２定電流源１
７は、出力増幅段に対しては電流源として、入力
増幅段に対しては電圧源として動作させることが
できる等である。本発明の増幅回路は、Ｆ_tダブ
ラ増幅回路の広帯域増幅特性を最大限に利用する
ために、Ｆ_tダブラ増幅回路と共に用いれば特に
好適である。 As described above, the amplifier circuit according to the present invention has various advantages over conventional amplifier circuits, which will be described later, and is particularly suitable for use in a signal sampling system. Advantages of the amplifier circuit of the present invention are: (1) Regardless of the value of the current amplification constant α or β of the TR, which changes with changes in ambient temperature and emitter current, the signal transmission rate hardly changes. (2) A desired output bias current can be selected by appropriately selecting two current sources to obtain a desired voltage level shift. (3) By using parallel signal paths, wideband signal amplification is possible using a relatively low frequency TR. Furthermore, (4) second constant current source 1
7 can be operated as a current source for the output amplification stage and as a voltage source for the input amplification stage, etc. The amplifier circuit of the present invention is particularly suitable for use with an F _t doubler amplifier circuit in order to make maximum use of the broadband amplification characteristics of the F _t doubler amplifier circuit.

以上、本発明の好適な実施例を説明したが、当
業者は用途に応じて上述の実施例の変形変更を行
うことができる。例えば、TR１１と並行する信
号路を更に増してもよいし、実際の応用例に応じ
て電圧のレベルシフトを正或いは負にするため
に、TRの導電型を実施例と異なるものにしても
よい。第３図の実施例のTR２２乃至２５及び３
８，３９の平衝増幅回路は、ベース接地出力TR
段を有する従来の平衝カスコード増幅回路であつ
てもよい。本発明は、広帯域にわたつて最大の信
号電流伝達が要求される種々の場合に応用でき
る。 Although the preferred embodiments of the present invention have been described above, those skilled in the art can make modifications to the above-described embodiments depending on the application. For example, the number of signal paths parallel to TR11 may be further increased, or the conductivity type of the TR may be made different from that in the embodiment in order to make the voltage level shift positive or negative depending on the actual application. . TR22 to 25 and 3 of the embodiment shown in FIG.
8, 39 balanced amplifier circuit has a common base output TR
It may be a conventional balanced cascode amplifier circuit having stages. The present invention can be applied to various cases where maximum signal current transfer over a wide band is required.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明を説明するための信号サンプリ
ング・システムの簡略ブロツク図、第２図は本発
明の増幅回路の基本回路図、第３図は本発明の増
幅回路を用いた実用回路の回路図である。 １１……第１トランジスタ、１３……第１電流
源、１４……第２トランジスタ、１７……第２電
流源。 Figure 1 is a simplified block diagram of a signal sampling system for explaining the present invention, Figure 2 is a basic circuit diagram of an amplifier circuit of the present invention, and Figure 3 is a circuit diagram of a practical circuit using the amplifier circuit of the present invention. It is a diagram. 11...first transistor, 13...first current source, 14...second transistor, 17...second current source.

Claims (1)

【特許請求の範囲】[Claims] １ 入力信号をエミツタに受けコレクタから出力
信号を得る第１トランジスタと、該第１トランジ
スタのエミツタに接続した第１電流源と、コレク
タを上記第１トランジスタのエミツタに接続しベ
ースを電圧源に接続した上記第１トランジスタと
導電型の異なる第２トランジスタと、上記第１ト
ランジスタのベース及び上記第２トランジスタの
エミツタに共通接続した第２電流源とを具えるこ
とを特徴とする増幅回路。1. A first transistor that receives an input signal at its emitter and obtains an output signal from its collector, a first current source connected to the emitter of the first transistor, whose collector is connected to the emitter of the first transistor and whose base is connected to a voltage source. and a second current source commonly connected to the base of the first transistor and the emitter of the second transistor.