JPS613397A - 半対称セル構造を持つジヨセフソン記憶装置 - Google Patents
半対称セル構造を持つジヨセフソン記憶装置Info
- Publication number
- JPS613397A JPS613397A JP59121920A JP12192084A JPS613397A JP S613397 A JPS613397 A JP S613397A JP 59121920 A JP59121920 A JP 59121920A JP 12192084 A JP12192084 A JP 12192084A JP S613397 A JPS613397 A JP S613397A
- Authority
- JP
- Japan
- Prior art keywords
- line
- memory
- word selection
- cell
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ジ田セフンンデバイスを用いた記憶装置・、
特に情報を記憶する記憶セルマトリックスの構成に関す
るものである。
特に情報を記憶する記憶セルマトリックスの構成に関す
るものである。
（従来技術とその問題点）
これまで、ジョセフンンデバイスを用いた記憶回路とし
て、公開特許公報昭５ｌ−１１３５４４（参照文献１）
に記載されているような記憶情報を破壊的に読み出す方
式の回路や、公開特許公報昭５３−１２０３４１ （参
照文献２）や昭５４−７３５３０（参照文献３）に記載
されているような記憶情報を非破壊的に読み出す方式の
回路（以下ＮＤＲＯ方式と称する）が知られている。通
常、これらの記憶装置は、基本となる記憶セル全マトリ
ックス状と配置して構成される。この記憶セル？配置は
］庫理的には同一回路を同じ形状で置いた溝底とな％。
て、公開特許公報昭５ｌ−１１３５４４（参照文献１）
に記載されているような記憶情報を破壊的に読み出す方
式の回路や、公開特許公報昭５３−１２０３４１ （参
照文献２）や昭５４−７３５３０（参照文献３）に記載
されているような記憶情報を非破壊的に読み出す方式の
回路（以下ＮＤＲＯ方式と称する）が知られている。通
常、これらの記憶装置は、基本となる記憶セル全マトリ
ックス状と配置して構成される。この記憶セル？配置は
］庫理的には同一回路を同じ形状で置いた溝底とな％。
しかし、実際のデバイスにおいては、下部電極、接合部
、上部電極、ジミセフソ／デバイス全スイッチさせるた
めの制御線の構造上の制約から、同−形状のセルを繰返
して配置することが困難であった。このため、従来は、
アイ・イー・イーイー ジャーナル・オプ・ソリッド・
ステイト・サーキット第５Ｃ−１４巻第５号第７９４頁
（参照文献１ ： ＩＥＥＥ Ｊｏｕｒａｌ ｏｆ ５
ｏｌｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ。
、上部電極、ジミセフソ／デバイス全スイッチさせるた
めの制御線の構造上の制約から、同−形状のセルを繰返
して配置することが困難であった。このため、従来は、
アイ・イー・イーイー ジャーナル・オプ・ソリッド・
ステイト・サーキット第５Ｃ−１４巻第５号第７９４頁
（参照文献１ ： ＩＥＥＥ Ｊｏｕｒａｌ ｏｆ ５
ｏｌｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ。
Ｖｏｌ 、 ５Ｃ−１４＃ｊ、５． ＰＰ、 ７？４−
７９６ 、 Ｏｃｔ。
７９６ 、 Ｏｃｔ。
１９７９ ）に記載されているヘンケル等（Ｗ、Ｈ。
Ｈｅｎｋｅｌｇ ）によって発明された記憶セルを対称
形に配置したマ） ＩＪワックス成が用いられていた。
形に配置したマ） ＩＪワックス成が用いられていた。
第１図は、この記憶セルマトリックスを構成する４セル
の基本構造金示したものである。４個の記憶セルは、ジ
ョセフソンデバイスと、インダクタンスで構成される量
子干渉計を用いた書込みゲート１１〜１４と、同じくジ
ョセフソンデバイスとインダクタンスで構成される量子
干渉計を用いた読取シゲート２１〜２４と記憶ループ３
１〜３４から構成されている。各記憶セルは、図に示さ
れている様にＸ軸とＹ軸に対して対称となる様に配置さ
れる。従来のＮＤＲＯ方式のジョセフソン記憶装置は図
１の４セルを同じ形状で繰返し配置して構成さｔた。従
って、この記憶セルマトリックスの構成Ｃは、セルの選
択を行うための語選択を行う語選択線としてのＸ線（Ｘ
、 −Ｘ、 ｌ Ｘ、−Ｘ２） 、 Ｙ線（Ｙｒ−ＹＩ
、Ｙｚ−Ｙ２）の各語選択線と、書込み時に書込みテー
クを与え読取９時に語選択を行う桁線としてのＤ線（Ｄ
Ｉ −ＤＩ ＋ Ｄ２− Ｄ２ ）と、書込まれた情報
を読み取るセンス線としてのＳ線（Ｓ＋−８＋ −８２
−８２）に泥す電流信号の方向を合せる必要から、必ず
もどＤ＃ｊｌ’に必装とした。このため、各線に与える
ＴＬ流倍信号立上シけ、もどシ線部分を信号が伝送され
る時間だけ遅くなり、記憶装置の動作時間を遅くしてい
た。さらに、もどり線全配置するための領域を必要とす
るため、記憶装置のＭ造を複雑にし、装置の小形化、高
集積化ｔ−制約していた。
の基本構造金示したものである。４個の記憶セルは、ジ
ョセフソンデバイスと、インダクタンスで構成される量
子干渉計を用いた書込みゲート１１〜１４と、同じくジ
ョセフソンデバイスとインダクタンスで構成される量子
干渉計を用いた読取シゲート２１〜２４と記憶ループ３
１〜３４から構成されている。各記憶セルは、図に示さ
れている様にＸ軸とＹ軸に対して対称となる様に配置さ
れる。従来のＮＤＲＯ方式のジョセフソン記憶装置は図
１の４セルを同じ形状で繰返し配置して構成さｔた。従
って、この記憶セルマトリックスの構成Ｃは、セルの選
択を行うための語選択を行う語選択線としてのＸ線（Ｘ
、 −Ｘ、 ｌ Ｘ、−Ｘ２） 、 Ｙ線（Ｙｒ−ＹＩ
、Ｙｚ−Ｙ２）の各語選択線と、書込み時に書込みテー
クを与え読取９時に語選択を行う桁線としてのＤ線（Ｄ
Ｉ −ＤＩ ＋ Ｄ２− Ｄ２ ）と、書込まれた情報
を読み取るセンス線としてのＳ線（Ｓ＋−８＋ −８２
−８２）に泥す電流信号の方向を合せる必要から、必ず
もどＤ＃ｊｌ’に必装とした。このため、各線に与える
ＴＬ流倍信号立上シけ、もどシ線部分を信号が伝送され
る時間だけ遅くなり、記憶装置の動作時間を遅くしてい
た。さらに、もどり線全配置するための領域を必要とす
るため、記憶装置のＭ造を複雑にし、装置の小形化、高
集積化ｔ−制約していた。
なお、第１図では、図を見易くする友め各線のもどシ線
は示してな、いが、実際には、各線のもどシ線がそれぞ
れ配置される。又、従来の記憶装置では、もどρ線を除
去して遠端を接地し近端から駆動する回路方式が採れな
かった。即ち、もどシ線を除くと、各線に流す電流方向
がＶｋ接セルごとに異なるため、駆動回路として正負の
駆動回路を交互に配置する必要が生じ、回路構成が著し
く複雑となるため構成が非常に困難であった。さらに従
来は、各語選択線を駆動する駆動回路として、文献４に
記載されているような磁気結合形の回路が用いられてい
た。この方式の駆動回路は、互い、に接続されているた
め、駆動回路のスイッチによシ、隣接する語選択線にク
ロストークが生じ、書込みゲートの動作領域を狭まくし
ていた。
は示してな、いが、実際には、各線のもどシ線がそれぞ
れ配置される。又、従来の記憶装置では、もどρ線を除
去して遠端を接地し近端から駆動する回路方式が採れな
かった。即ち、もどシ線を除くと、各線に流す電流方向
がＶｋ接セルごとに異なるため、駆動回路として正負の
駆動回路を交互に配置する必要が生じ、回路構成が著し
く複雑となるため構成が非常に困難であった。さらに従
来は、各語選択線を駆動する駆動回路として、文献４に
記載されているような磁気結合形の回路が用いられてい
た。この方式の駆動回路は、互い、に接続されているた
め、駆動回路のスイッチによシ、隣接する語選択線にク
ロストークが生じ、書込みゲートの動作領域を狭まくし
ていた。
（発明の目的）
本発明の目的は、上記欠点を除去せしめて、高集積化し
、高速で動作する半対称セル構造を持つジョセフソン記
憶装置を提供することにある。さらに別の目的は、遠端
全接地する駆動方式を可能とし、動作時間の一層の短縮
と動作領域の拡大をはかることにある。
、高速で動作する半対称セル構造を持つジョセフソン記
憶装置を提供することにある。さらに別の目的は、遠端
全接地する駆動方式を可能とし、動作時間の一層の短縮
と動作領域の拡大をはかることにある。
（発明の構成）
本発明によれば、少くとも、語選択全行う第１の語選択
線及び第２の語礒択線と、書込み時に書込み情報を与え
読取シ時に語選択を行なう桁線と、情報を保持する記憶
手段と、書込まれた情報を読取るセンス線と、前記記憶
手段に情報を書込むための書込み手段と、前記センス線
に選択された語位置の記憶情報を出力する読取シ手段と
を含む記憶セルを°複数個配置して構成されたジョセフ
ソン記憶装置において、前記第１の語選択線部分を除重
た記憶セルを互いに対称となる様に配置し、前】第１の
語選択線を１セル置きに折り返して配置、たこと全特徴
とする半対称セル構造を持つジョセフソン記憶装置が得
られる。
線及び第２の語礒択線と、書込み時に書込み情報を与え
読取シ時に語選択を行なう桁線と、情報を保持する記憶
手段と、書込まれた情報を読取るセンス線と、前記記憶
手段に情報を書込むための書込み手段と、前記センス線
に選択された語位置の記憶情報を出力する読取シ手段と
を含む記憶セルを°複数個配置して構成されたジョセフ
ソン記憶装置において、前記第１の語選択線部分を除重
た記憶セルを互いに対称となる様に配置し、前】第１の
語選択線を１セル置きに折り返して配置、たこと全特徴
とする半対称セル構造を持つジョセフソン記憶装置が得
られる。
（構成の詳細な説明）
本発明は、上述の構成をとることによシ、従来技術の問
題点全解決した。第２図は、本発明の好ましい実施例と
して、半対称セル構造金持つ４セルの構成を示したもの
である。本発明による記憶装置の記憶セルマトリックス
は、第２図の４セルを基本として、同じ形状で縦横方向
に繰返し配置上て構成される。書込みゲート１１１〜１
１４．読取シゲート１２１〜１２４．記憶ループ１３１
〜１３４゜書込み時に書込みデータを与え、読取シ時に
語選択を行なう桁線としてのＤ線、記憶ループの情報を
読み取るセンス線としてのｓｍは、第１図に示した従来
例と同様、Ｘ軸とＹ軸に対して対称に配置される。書込
み時に語選択を行なう第２の語選択線であるＹ線は、従
来例と同じ様にＸ軸とＹ軸に関して対称に配置されるが
、もどシ線が除かれ駆動回路と反対側即ち遠端は、接地
される。Ｙ線の電流は、従来と異なシ、記憶マトリック
スの全てにおいて、同一方向たとえば第２図では上から
下へ向う方向に流される。、書込み時に語選択全行ｐう
第１の語選択線であるＸ線は、１セルおきに、折返して
配置される。第２図では、書込みゲート１１２．１１３
のスイッチ全制御するＸ線が折返きれている。本発明に
おいては、Ｘ線のもとｂｉは除かれ、Ｙ線と同様Ｘ線の
遠端が接地される。Ｘ線の還流は、各線とも全て同一方
向にたとえば第２図では左から右へ流される。従って、
各書込みグー） １１１〜１１４のスイッチを制御する
ｘ７とＹ線の′電流は同一方向に加算され、Ｘ線とＹ線
の還流が共に流れる記憶マトリックスの交点の語の書込
みゲートが選択的にスイッチし、Ｄ線の情報が書込まれ
る。この時、Ｄ線の電流方向とＸ線、Ｙ線の電流方向と
の関係は、書込みグー）１１１〜１１４がスイッチする
しきい特性が、制御電流であるＸ線とＹ線の電流方向に
対して方向性を持たないので問題とならない。即ち、Ｘ
、 Ｙ線の正負の電流に対して同じしきい値を持つ。
題点全解決した。第２図は、本発明の好ましい実施例と
して、半対称セル構造金持つ４セルの構成を示したもの
である。本発明による記憶装置の記憶セルマトリックス
は、第２図の４セルを基本として、同じ形状で縦横方向
に繰返し配置上て構成される。書込みゲート１１１〜１
１４．読取シゲート１２１〜１２４．記憶ループ１３１
〜１３４゜書込み時に書込みデータを与え、読取シ時に
語選択を行なう桁線としてのＤ線、記憶ループの情報を
読み取るセンス線としてのｓｍは、第１図に示した従来
例と同様、Ｘ軸とＹ軸に対して対称に配置される。書込
み時に語選択を行なう第２の語選択線であるＹ線は、従
来例と同じ様にＸ軸とＹ軸に関して対称に配置されるが
、もどシ線が除かれ駆動回路と反対側即ち遠端は、接地
される。Ｙ線の電流は、従来と異なシ、記憶マトリック
スの全てにおいて、同一方向たとえば第２図では上から
下へ向う方向に流される。、書込み時に語選択全行ｐう
第１の語選択線であるＸ線は、１セルおきに、折返して
配置される。第２図では、書込みゲート１１２．１１３
のスイッチ全制御するＸ線が折返きれている。本発明に
おいては、Ｘ線のもとｂｉは除かれ、Ｙ線と同様Ｘ線の
遠端が接地される。Ｘ線の還流は、各線とも全て同一方
向にたとえば第２図では左から右へ流される。従って、
各書込みグー） １１１〜１１４のスイッチを制御する
ｘ７とＹ線の′電流は同一方向に加算され、Ｘ線とＹ線
の還流が共に流れる記憶マトリックスの交点の語の書込
みゲートが選択的にスイッチし、Ｄ線の情報が書込まれ
る。この時、Ｄ線の電流方向とＸ線、Ｙ線の電流方向と
の関係は、書込みグー）１１１〜１１４がスイッチする
しきい特性が、制御電流であるＸ線とＹ線の電流方向に
対して方向性を持たないので問題とならない。即ち、Ｘ
、 Ｙ線の正負の電流に対して同じしきい値を持つ。
一方、読取りゲート１２１〜１２４におけるＳ線と記憶
ループ１３１〜１３４中の循環電流め関係については、
読取りゲートのしきい傭行性が循環電流の方向に依存し
て変化するため、循環電流のＳ線の電流方向との一致が
はかられている。即ち、各読取シグートにおいて、Ｓａ
とＤ線の電流方向の関係が、第２図に示すように同一と
なるようにＳ線とＤ線に電流が流される。なお、Ｄ線と
Ｓ線はもどり線を袴っでいるが、図を見易くするため第
２図ではもとり線を省略して示しである。
ループ１３１〜１３４中の循環電流め関係については、
読取りゲートのしきい傭行性が循環電流の方向に依存し
て変化するため、循環電流のＳ線の電流方向との一致が
はかられている。即ち、各読取シグートにおいて、Ｓａ
とＤ線の電流方向の関係が、第２図に示すように同一と
なるようにＳ線とＤ線に電流が流される。なお、Ｄ線と
Ｓ線はもどり線を袴っでいるが、図を見易くするため第
２図ではもとり線を省略して示しである。
（実施例）
第３図は本発明を実施した記憶装置の構成の概略をブロ
ック図で示したものである。本発明による半対称セル構
造？持つジョセフノン記憶装置は、第２図に示した半対
称な基本４セル全繰返し配置して構成した記憶マトリッ
クス２９１と、アドレス信号の一部２０２ｔ″デコード
してＹ線及びＤ線の選択信号全発生するＹＤデコーダ２
０３と、Ｙ線とＤ＃Ｉｉの駆動回路２０４と、アドレス
信号の残シの部分２０５と、Ｘｍ及びＳ線の選択（７ｆ
ｆ号を発生するＸＳデコーダ２０６と、Ｘ線とＳ滴！全
謄゛、）助するＸＳ駆動回路２０７と、読取）信号全結
合して端子２１１に出力信号を送出するセンス回路２０
８とから構成される。書込みデータは、端子２１２から
入力されＤ線駆動回路２０４にデータ全方える。
ック図で示したものである。本発明による半対称セル構
造？持つジョセフノン記憶装置は、第２図に示した半対
称な基本４セル全繰返し配置して構成した記憶マトリッ
クス２９１と、アドレス信号の一部２０２ｔ″デコード
してＹ線及びＤ線の選択信号全発生するＹＤデコーダ２
０３と、Ｙ線とＤ＃Ｉｉの駆動回路２０４と、アドレス
信号の残シの部分２０５と、Ｘｍ及びＳ線の選択（７ｆ
ｆ号を発生するＸＳデコーダ２０６と、Ｘ線とＳ滴！全
謄゛、）助するＸＳ駆動回路２０７と、読取）信号全結
合して端子２１１に出力信号を送出するセンス回路２０
８とから構成される。書込みデータは、端子２１２から
入力されＤ線駆動回路２０４にデータ全方える。
読取り又は、書込みを指定する信号は端子２１３から入
力され、各線の駆動回路を制御する。なお、本実施例で
は、記憶装置全制御する制御線等は示してないが、必４
７により付加式れる。
力され、各線の駆動回路を制御する。なお、本実施例で
は、記憶装置全制御する制御線等は示してないが、必４
７により付加式れる。
さらに本発明の特徴として、本発明による遠端接地の語
選択線を駆動するＸ線、Ｙ線駆動回路Ｔｈ、ｂ４．ｚｏ
ｓは、各々独立に動作する抵抗結曾形鵬理和回路等が使
用される。従って、各語線間は互いに［分離されるため
、従来用いられていた磁気結合形の駆動回路で生じる様
なりロストークが除かれ 書込みゲートの動作領域全拡
大させる。
選択線を駆動するＸ線、Ｙ線駆動回路Ｔｈ、ｂ４．ｚｏ
ｓは、各々独立に動作する抵抗結曾形鵬理和回路等が使
用される。従って、各語線間は互いに［分離されるため
、従来用いられていた磁気結合形の駆動回路で生じる様
なりロストークが除かれ 書込みゲートの動作領域全拡
大させる。
（発明の効果）
以上本発明による半対称セル構造金持つジ目セフソン記
憶装置は、記憶セルマトリックスケ構成する基本となる
４セルの構造において、１セルごとに第１の語選択葎を
折り返して配置した非対称な構造と、第１の語選択線を
除いて対称に配置き°れた構造及び各語線のもど＃）線
を除いた構造を持つこと′ｔ−特徴とするものである。
憶装置は、記憶セルマトリックスケ構成する基本となる
４セルの構造において、１セルごとに第１の語選択葎を
折り返して配置した非対称な構造と、第１の語選択線を
除いて対称に配置き°れた構造及び各語線のもど＃）線
を除いた構造を持つこと′ｔ−特徴とするものである。
よって、上記実施例以外にこの様な構造を持つ記憶マト
リックスを１チツプ上に複数個配置したものも他の実施
例として考え得るものである。各語選択線であるＸ線、
Ｙ線のもどシ線を除くことによシ、遠端接地の駆動方式
が抹用でき、駆動電流の立上りの篩速化と語選択線間の
クロストークの削減がはかられ、高速の記憶装置が得ら
れる。さらに、もどｂｓがなくとも、同極性の駆動回路
で各語選択線が駆動できるので、駆動回路が簡単にな）
装置の小形化がはかれる。
リックスを１チツプ上に複数個配置したものも他の実施
例として考え得るものである。各語選択線であるＸ線、
Ｙ線のもどシ線を除くことによシ、遠端接地の駆動方式
が抹用でき、駆動電流の立上りの篩速化と語選択線間の
クロストークの削減がはかられ、高速の記憶装置が得ら
れる。さらに、もどｂｓがなくとも、同極性の駆動回路
で各語選択線が駆動できるので、駆動回路が簡単にな）
装置の小形化がはかれる。
以上、本発明を実施することによシ旨速で小形の記憶装
置が得られる。
置が得られる。
、；：＄１図は、従来の記１．は装置の対称形記憶セル
マ丁：ｉ＞、ｉ）ックスを構成する４セルの基本構造を
示し念もの、第２図は本発明による記憶装置のセルマト
リックスを構成する４セルの半対称なセル構造を示した
もの、第３図は、不発明を実施した記憶装置の構成を示
したものである。
マ丁：ｉ＞、ｉ）ックスを構成する４セルの基本構造を
示し念もの、第２図は本発明による記憶装置のセルマト
リックスを構成する４セルの半対称なセル構造を示した
もの、第３図は、不発明を実施した記憶装置の構成を示
したものである。
１１〜１４，１１１〜１１４・書込みゲート、２１〜２
４．１２１〜１２４ ・・読敗りゲート、３１〜３４．
）１３１〜１３４・・・記憶ループ、２０１・・記１意
セルマド・ックス、＄ ２０２・・・アドレス信号、２
０３−・・ＹＤデコーダ、２０４・・ＹＤル１動回路、
２０６・・・ＸＳデコーダ、２０７・・・ＸＳ駆動回路
、２０８ ・センス回路、２１１・・・読取り（ｉ号出
力端子、２］２・・・データ信号入力端子、２１３・・
・読取シ書込み指定信号入力端子。
４．１２１〜１２４ ・・読敗りゲート、３１〜３４．
）１３１〜１３４・・・記憶ループ、２０１・・記１意
セルマド・ックス、＄ ２０２・・・アドレス信号、２
０３−・・ＹＤデコーダ、２０４・・ＹＤル１動回路、
２０６・・・ＸＳデコーダ、２０７・・・ＸＳ駆動回路
、２０８ ・センス回路、２１１・・・読取り（ｉ号出
力端子、２］２・・・データ信号入力端子、２１３・・
・読取シ書込み指定信号入力端子。
特許出願人１鉗、ｖ；４關、ン用ｍ ｒ谷島盾Ｙ軸
Claims (1)
- 少くとも、語選択を行う第１の語選択線及び第２の語選
択線と、書込み時に書込み情報を与え読取り時に語選択
を行なう桁線と、情報を保持する記憶手段と、書込まれ
た情報を読取るセンス線と、前記記憶手段に情報を書込
むための書込み手段と、前記センス線に選択された語位
置の記憶情報を出力する読取り手段とを含む記憶セルを
複数個配置して構成されたジョセフソン記憶装置におい
て、前記第１の語選択線部分を除いた記憶セルを互いに
対称となる様に配置し、前記第１の語選択線を１セル置
きに折り返して配置したことを特徴とする半対称セル構
造を持つジョセフソン記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59121920A JPS613397A (ja) | 1984-06-15 | 1984-06-15 | 半対称セル構造を持つジヨセフソン記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59121920A JPS613397A (ja) | 1984-06-15 | 1984-06-15 | 半対称セル構造を持つジヨセフソン記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS613397A true JPS613397A (ja) | 1986-01-09 |
| JPH0334152B2 JPH0334152B2 (ja) | 1991-05-21 |
Family
ID=14823182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59121920A Granted JPS613397A (ja) | 1984-06-15 | 1984-06-15 | 半対称セル構造を持つジヨセフソン記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613397A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5662425A (en) * | 1993-04-12 | 1997-09-02 | Kotobuki & Co., Ltd. | Stick-shaped material propelling container |
| US5700101A (en) * | 1987-10-09 | 1997-12-23 | Kotobuki & Co., Ltd. | Writing tool |
-
1984
- 1984-06-15 JP JP59121920A patent/JPS613397A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700101A (en) * | 1987-10-09 | 1997-12-23 | Kotobuki & Co., Ltd. | Writing tool |
| US5662425A (en) * | 1993-04-12 | 1997-09-02 | Kotobuki & Co., Ltd. | Stick-shaped material propelling container |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334152B2 (ja) | 1991-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0422347A2 (en) | Bitline segmentation in logic memory arrays | |
| JP2000201066A (ja) | プログラマブルロジックデバイス構造 | |
| KR970067348A (ko) | 향상된 동기식 판독 및 기록 가능한 반도체 메모리 | |
| JP3365650B2 (ja) | 半導体メモリ装置 | |
| KR910002962B1 (ko) | 데이터선의 저항을 저감하는 모노리식 반도체 메모리 | |
| JPH0474387A (ja) | 半導体記憶装置 | |
| CA1232354A (en) | Semiconductor memory | |
| JPH0512895A (ja) | 半導体記憶装置 | |
| KR920009666B1 (ko) | 교차식 메모리 구조 장치 | |
| JPS613397A (ja) | 半対称セル構造を持つジヨセフソン記憶装置 | |
| JPS6257191A (ja) | デイジタル信号遅延用回路装置 | |
| JPH0233799A (ja) | 半導体記録装置のデコード方法およびその装置 | |
| JP2502495B2 (ja) | 画像処理装置 | |
| JP3134762B2 (ja) | 半導体記憶装置およびこの装置からのデータ読み出し方法 | |
| JPS61145793A (ja) | ダイナミツク型メモリのペ−ジアクセス制御系 | |
| JPH0713860B2 (ja) | 半導体記憶装置 | |
| JPS62149097A (ja) | 半導体メモリ装置 | |
| JPS61199293A (ja) | バンク切換え回路 | |
| JPH0352160B2 (ja) | ||
| JPS6134787A (ja) | 半導体メモリ装置 | |
| JPS6114529B2 (ja) | ||
| JPS59186057A (ja) | イメ−ジメモリシステムにおけるアクセス処理方式 | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPS61233496A (ja) | 半導体記憶装置 | |
| JPH0234396B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |