JPS6133012A - Voltage.frequency converter and converting method using highpossibility one shot circuit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 発明の背景 この発明はワンショット回路、及び高精密ワンショット
回路を利用した電圧・周波数変換器回路に関する。BACKGROUND OF THE INVENTION This invention relates to one-shot circuits and voltage-to-frequency converter circuits that utilize high-precision one-shot circuits.

高精密の電圧・周波数変換器回路には多くの需要がある
。典型的な電圧・周波数変換器はアナログ入力電圧に応
答して動作して、積分コンデンサが高利得増幅器の仮想
接地入力に供給しなければならない電流を変化させる。There is a great demand for high precision voltage to frequency converter circuits. A typical voltage-to-frequency converter operates in response to an analog input voltage to vary the current that an integrating capacitor must provide to the virtual ground input of a high gain amplifier.

入力抵抗にアナログ入力電圧を加えることによって供給
される電流よりも大きい電流を引ぎ込むスイッチング電
ｌｈ、源バー、′−・ハ増輻器の仮想接地入力に接続さ
れている。のこぎり波形を事前設定のしきい値と比較し
てのこぎり波形の正傾斜部の持続時間を決定するために
比較器１ｔこよって１ノンショット回路が接続されてい
る。のこぎり波形の負傾斜部の持続時間はアナログ入力
電圧の大きさによって決定されるものであって可変であ
る。A switching voltage lh, which draws a current greater than the current supplied by applying the analog input voltage to the input resistor, is connected to the virtual ground input of the amplifier. A non-shot circuit is connected through the comparator it to compare the sawtooth waveform with a preset threshold to determine the duration of the positive slope portion of the sawtooth waveform. The duration of the negative slope portion of the sawtooth waveform is determined by the magnitude of the analog input voltage and is variable.

従って、ワンショット回路によって発生される出力はワ
ンショット回路の内部構成一部品によって決定されるパ
ルス幅とアナログ入力端子によって決定される繰返し周
波数を持っており、それゆえ電圧・周波数変換が行われ
る。この形式の電圧・周波数変換器の確度の重要な限界
は使用される前述のワンショット回路の確度にある。Therefore, the output produced by the one-shot circuit has a pulse width determined by the internal components of the one-shot circuit and a repetition frequency determined by the analog input terminal, thus providing voltage-to-frequency conversion. An important limit to the accuracy of this type of voltage-to-frequency converter lies in the accuracy of the aforementioned one-shot circuit used.

不幸にも、現在入手可能なワンショット回路はある種の
非常に高確度の電圧・周波数変換器に必要とされる高度
の再現可能な確度を持っていない。典型的なワンショッ
ト回路にはコンデンサがあって、このコンデンサは最初
第１又は初期基準電圧に充電され、そしてワンショット
回路への入力）　ＩＪガパルスの前縁に応答して電流源
により第２又は最終基準電圧レベルまで直線的に放電さ
せられる。入力トリガパルスの前縁によってフリップフ
ロップがセットされるが、このフリップフロップの出力
はワンショット回路の出力でもある。コンデンサがこの
第２しきい値レベルを越えて放電させられろと、比較器
が比較信号を発生し、これによりフ１１ツ、プフロツプ
がリセットされて、ワンショット回路の出力パルスが終
了する。Unfortunately, currently available one-shot circuits do not have the high degree of repeatable accuracy required for some very accurate voltage-to-frequency converters. A typical one-shot circuit includes a capacitor that is initially charged to a first or initial reference voltage and then charged to a second or initial reference voltage by a current source in response to the leading edge of the IJ pulse (input to the one-shot circuit). It is discharged linearly to the final reference voltage level. The leading edge of the input trigger pulse sets a flip-flop whose output is also the output of the one-shot circuit. When the capacitor is discharged beyond this second threshold level, the comparator generates a compare signal which resets the flip-flop and terminates the output pulse of the one-shot circuit.

そのようなワンショット回路の不正確さは、コンデンサ
が充電される初期又は第１基準電圧の不正確さ及びコン
デンサが放電させられる第２又は最終しきい値レベルの
レベル不正確さに、且つ又コンデンサの放電の直線性に
起因する。Inaccuracies in such one-shot circuits include level inaccuracies in the initial or first reference voltage at which the capacitor is charged and level inaccuracies in the second or final threshold level at which the capacitor is discharged; Due to the linearity of capacitor discharge.

典型的には、飽和性バイポーラトランジスタを利用した
回路を使用して、コンデンサが充電されたり放電させら
れたりする基準電圧レベルの一方又は両方を設定してい
る。例えば、典型的なトランジスタのＶ　ＣＥ　（ｓ　
ａ　ｔ’）は一般に約１００ミリボルトの範囲内までし
か正確でない。更に、一般にワンショット・コンデンサ
を放電させるのに利用される定電流源がたとえ高度に直
線的であっても、初期基準電圧レベルの設定及び／又は
初期基準電圧レベルを設定する回路からのコンデンサの
切離１−と関連した飽和性トランジスタ回路は、ワンシ
ョット・コンデンサの本当に直線的な放電が行われ得る
前に、電流源からの電流の幾分かを奪って飽和トランジ
スタの拡散キャパシタンスを放電させる。それゆえ、従
来のワンショット回路が通常の集積回路製造工程におい
て再現され得る確度はある種の典型的な電圧・周波数変
換器回路に必要とされる確度のレベルを与えるのに十分
なほど大きくはない。Typically, circuits utilizing saturated bipolar transistors are used to set one or both of the reference voltage levels at which the capacitor is charged and discharged. For example, for a typical transistor V CE (s
a t') is generally accurate only to within about 100 millivolts. Additionally, even though the constant current sources typically utilized to discharge one-shot capacitors are highly linear, the ability to set the initial reference voltage level and/or remove the capacitor from the circuit that sets the initial reference voltage level is extremely linear. The saturable transistor circuit associated with disconnection 1- takes away some of the current from the current source to discharge the diffused capacitance of the saturating transistor before a truly linear discharge of the one-shot capacitor can occur. . Therefore, the accuracy with which conventional one-shot circuits can be reproduced in normal integrated circuit manufacturing processes is not great enough to provide the level of accuracy required for some typical voltage-to-frequency converter circuits. do not have.

変換器回路の確度はそれに使用されたワンショット回路
の確度よりも大きくはなり得ないのである。The accuracy of the converter circuit cannot be greater than the accuracy of the one-shot circuit used in it.

従って、ワンショット回路自体が高度に正確に再現可能
である、著しく改善された高度に再現可能な出力パルス
を持った集積化させたワンショット回路に対する現在溝
たされていない要求カー存在する。経済的で高度に正確
な電圧・周波数変換器に対する更に満たされていない要
求が存続している。Accordingly, there is currently an unmet need for an integrated one-shot circuit with significantly improved, highly reproducible output pulses, where the one-shot circuit itself is highly accurately reproducible. There remains a further unmet need for economical and highly accurate voltage to frequency converters.

発明の要約 従って、この発明の目的は、以前の集積回路ワンショッ
ト回路について可能であるものよりもユニットごとに一
層正確であり且つ一層再現性のある出力パルス幅を持っ
た改良形ワンショット回路を与えることである。SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide an improved one-shot circuit having output pulse widths that are more accurate and more repeatable from unit to unit than possible with previous integrated circuit one-shot circuits. It is about giving.

こめ発明の別の目的は、ワンショット回路によって確立
される発生された目的周波数の成分に起因する不正確さ
の発生を防止する改良形電圧・周波数変換器を与えるこ
とである。Another object of the invention is to provide an improved voltage-to-frequency converter that prevents the occurrence of inaccuracies due to the generated target frequency component established by the one-shot circuit.

この発明の別の目的は、ワンショット回路内のコンデン
サの開始点及び最終点が従来技術におけるものよりも一
層市確に且つ一層再現可能に決定される改良形ワンショ
ット回路を与えることである。Another object of this invention is to provide an improved one-shot circuit in which the starting and ending points of capacitors within the one-shot circuit are determined more accurately and more reproducibly than in the prior art.

この発明の別の目的は、飽和トランジスタの漂遊キャパ
シタンス分に起因するワンショット回路におけるコンデ
ンサの放電のさいの非直線ひずみが避けられるような改
良形ワンショット回路を与えるととである。Another object of the invention is to provide an improved one-shot circuit in which non-linear distortions during discharge of a capacitor in the one-shot circuit due to stray capacitance components of the saturated transistor are avoided.

この発明の一実施例に従って簡ｌに述べれば、この発明
は、第１導線と基準導線との間に接続されたコンデンサ
、第２導線に接続されていて正確な第１基準電圧を発生
することのできる非飽和トランジスタ回路、第２基準電
圧を発生するための非飽和回路、非飽和回路が第１導線
に接続されていない場合にコンデンサを直線的１で放電
させるために第１導線に接続された第１電流源、及び第
２導線における電圧を第２基準電圧と比較してコンデン
サにおける電圧が第２基準電圧と所定の関係にある場合
に比較信号を発生することのできる比較型回路を備えて
いる高確度ワンショット回路を与えるものであって、こ
の比較信号によってワンショット回路の出力パルスが直
しに正確に終了されるものである。Briefly described according to an embodiment of the present invention, the present invention includes a capacitor connected between a first conductor and a reference conductor, a capacitor connected to a second conductor, and generating an accurate first reference voltage. a non-saturating transistor circuit capable of generating a second reference voltage; a non-saturating circuit for generating a second reference voltage; a first current source, and a comparison circuit capable of comparing the voltage at the second conductor with a second reference voltage and generating a comparison signal when the voltage at the capacitor is in a predetermined relationship with the second reference voltage. The output pulse of the one-shot circuit is immediately and accurately terminated by this comparison signal.

この発明の説明される実施例においては、第１基準電圧
が第１エミツタホロワトランジスタによって第１導線上
に発生され、このトランジスタのベースはエミッタ結合
形トランジスタ対からなる回路によって第１基準電圧に
維持された第２導線に接続されており、このトランジス
タ対の第１トランジスタはベースが第１基準電圧に等し
い電圧に接続され且つエミッタが第２電流源に接続され
ており、又それの第２トランジスタはダイオード接続ト
ランジスタであってベース及びコレクタが第２電流源の
振幅のちょうど半分の第３電流源に接続されている。第
２トランジスタのベース及びコレクタは又第２導線に接
続されている。第２基準電圧は第２エミツタホロワトラ
ンジスタによって発生される。比較器は比較信号の発生
される出力がＲＳフリップフロツプのリセット入力に接
続されており、このフリップフロップの出力がワンショ
ット出力パルスを発生する。ＲＳフリップフロップのセ
ット入力は、ワンショット回路の出力を開始させるため
にトリガ信号が加えられる入力導線に接続されている。In the described embodiment of the invention, a first reference voltage is generated on the first conductor by a first emitter follower transistor, the base of which is connected to the first reference voltage by a circuit comprising an emitter-coupled transistor pair. the first transistor of the transistor pair has its base connected to a voltage equal to the first reference voltage and its emitter connected to a second current source; The second transistor is a diode-connected transistor whose base and collector are connected to a third current source having exactly half the amplitude of the second current source. The base and collector of the second transistor are also connected to the second conductor. A second reference voltage is generated by a second emitter follower transistor. The output of the comparator, at which the comparison signal is generated, is connected to the reset input of an RS flip-flop, and the output of this flip-flop generates a one-shot output pulse. The set input of the RS flip-flop is connected to an input conductor to which a trigger signal is applied to initiate the output of the one-shot circuit.

第４電流源は非飽和トランジスタスイッチによって第２
導線に接続されている。第４電流源の振幅は第３電流源
の振幅よりも大きいので、フリップフロップがセットさ
れると、第４電流源により第１エミツタホロワが第１導
線から切り離されて、第４電流源がコンデンサをその開
始点から最終点まで直線的に放電させる。コンデンサ放
電の開始点の精度は第１及び第２のエミッタ結合トラン
ジスタのベース・エミッタ間電圧の精度に等しい。コン
デンサ放電の最終点の確度は第１エミツタホロワから第
２エミツタホロワトランジスタまでのベース・エミッタ
間電圧の精度と、比較器のオフセット電圧の確度とに等
しい。飽和性トランジスタが全くないので、第１電流源
によるコンデンサの放電のさいの非直線ひずみ、及び大
抵のバイポーラトランジスタの飽和電圧のユニットごと
の不正確さが避けられる。この発明の採択した実施例で
は、前述のワンショット回路が電圧・周波数変換器回路
に組み込まれていて、これの入力段には傾斜電圧を発生
する積分器があり、この傾斜電圧が比較器に入力されて
、ワンショット回路のセット入力に加えられるトリガ電
圧が発生される。フリップフロップの出力は、電圧・周
波数変換器の積分部分に含まれた増幅器の加合せ点に接
続された電流スイッチ回路を制御して、積分回路によっ
て発生される傾斜電圧の増加傾斜部分の持続時間を正確
に制御する。The fourth current source is connected to the second current source by means of a non-saturated transistor switch.
connected to the conductor. The amplitude of the fourth current source is greater than the amplitude of the third current source, so when the flip-flop is set, the fourth current source disconnects the first emitter follower from the first conductor, and the fourth current source disconnects the capacitor. Discharge is performed linearly from its starting point to its final point. The accuracy of the starting point of capacitor discharge is equal to the accuracy of the base-emitter voltages of the first and second emitter-coupled transistors. The accuracy of the final point of capacitor discharge is equal to the accuracy of the base-emitter voltage from the first emitter follower to the second emitter follower transistor and the accuracy of the offset voltage of the comparator. The absence of any saturable transistors avoids non-linear distortions during capacitor discharge by the first current source and the unit-to-unit inaccuracy of the saturation voltage of most bipolar transistors. In the preferred embodiment of the invention, the one-shot circuit described above is incorporated into a voltage-to-frequency converter circuit, the input stage of which has an integrator that generates a ramp voltage, which ramp voltage is applied to a comparator. A trigger voltage is generated which is input and applied to the set input of the one-shot circuit. The output of the flip-flop controls a current switch circuit connected to the summing point of the amplifier included in the integrating section of the voltage-to-frequency converter to increase the duration of the ramping section of the ramp voltage generated by the integrating circuit. control accurately.

発明の説明 今度は第１図について述べると、電圧・周波数変換器１
は、増１幅器６、積分コンデンサ８、抵抗４、及び導線
３におけるアナログ入力電圧ＶＩＮ　からなる積分回路
、電流切換回路１２、並びに定電流源１５を備えている
。電圧・周波数変換器１は又高精密ワンショット（単安
定）（１！Ｄ 回路２を備えている。DESCRIPTION OF THE INVENTION Referring now to FIG. 1, the voltage/frequency converter 1
comprises an amplifier 6, an integrating capacitor 8, a resistor 4, and an integrating circuit consisting of an analog input voltage VIN on a conductor 3, a current switching circuit 12, and a constant current source 15. The voltage-to-frequency converter 1 also includes a high precision one-shot (monostable) (1!D) circuit 2.

まず電圧・周波数変換器１の積分回路部分について述べ
ると、アナログ入力導線３は抵抗４によって導線５に接
続されている。電圧■、は導線５に現れ、技術に通じた
者には理解されるように、高利得増幅器６の動作の結果
として仮想接地レベルに維持される。増幅器６の正入力
は接地導体７に接続されている。増幅器６の負入力は導
線５に接続されている。増幅器１０を実現するために使
用された特定の回路構成はこの発明にとって重大なもの
ではなく、技術に通じた者により容易に準備されること
ができる。First, regarding the integrating circuit portion of the voltage/frequency converter 1, an analog input conductor 3 is connected to a conductor 5 through a resistor 4. Voltage 1 appears on conductor 5 and is maintained at a virtual ground level as a result of the operation of high gain amplifier 6, as will be understood by those skilled in the art. The positive input of amplifier 6 is connected to ground conductor 7. The negative input of amplifier 6 is connected to conductor 5. The particular circuitry used to implement amplifier 10 is not critical to the invention and can be readily prepared by one skilled in the art.

積分コンデンサ８は導線５と導線９との間に接続されて
おり、導線９は増幅器６の出力に接続されている。電圧
■２は導線９に現れる。Integrating capacitor 8 is connected between conductor 5 and conductor 9, which in turn is connected to the output of amplifier 6. Voltage ■2 appears on conductor 9.

導線９は電流スイッチ回路１２の端子１４に接続されて
いる。スイッチ回路１２の端子１３は導線５に接続され
ている。スイッチ１２の単極端子１２Ａは定電流源回路
１５の一方の端子に接続されており、それの他方の端子
は−Ｖに接続されている。定電流源回路１５によって発
生される電流の大きさはＩ、である。電流スイッチ回路
１２の制量入力は導線１６に接続されている。導線１６
における電圧はスイッチ回路１２の単極切換素子１２Ａ
が端子１３又は１４のいずれに接続されるかで決定する
。導線９に接続されたスイッチ１２の導線１４は増幅器
６の出力に定電流負荷を維持するためのものである。Conductor 9 is connected to terminal 14 of current switch circuit 12 . Terminal 13 of switch circuit 12 is connected to conducting wire 5. The single-pole terminal 12A of the switch 12 is connected to one terminal of the constant current source circuit 15, and the other terminal thereof is connected to -V. The magnitude of the current generated by the constant current source circuit 15 is I. A metering input of current switch circuit 12 is connected to conductor 16 . Conductor 16
The voltage at is the unipolar switching element 12A of the switch circuit 12.
It is determined whether the terminal is connected to terminal 13 or 14. The conductor 14 of the switch 12 connected to the conductor 9 is for maintaining a constant current load on the output of the amplifier 6.

導線１６はワンショット回路２に含まれたＲＳフリップ
フロップ１７の出力に接続されている。The conductor 16 is connected to the output of an RS flip-flop 17 included in the one-shot circuit 2.

導線９、すなわち、のこぎり波積分器回路によって第２
図の出力波形４１が発生させる導線は比較器１０の負入
力に接続されている。比較器１０の正入力は電圧ＶＴＨ
ＲＥＳＨが接続されている導線に接続されている。比較
器１０の出力は導線１１に接続されており、この導線上
には第２図の波形４２で示された電圧Ｖｓが発生される
。ＲＳフリップフロップ１７はそのＱ出力、すなわち導
線１８に電圧ＶＯＵＴを発生する。第２図の符号４３は
波形ＶＯＵＴを示している。The second
The lead produced by the output waveform 41 shown is connected to the negative input of the comparator 10. The positive input of the comparator 10 is the voltage VTH
It is connected to the conductor to which RESH is connected. The output of comparator 10 is connected to conductor 11, on which a voltage Vs is developed as shown by waveform 42 in FIG. RS flip-flop 17 produces a voltage VOUT on its Q output, conductor 18. Reference numeral 43 in FIG. 2 indicates the waveform VOUT.

次に、発明の高確度ワンショット回路２の詳細な構成に
ついて説明する。ＲＳフリップフロップ１７のセット入
力はＶｓ導線１１に接続されている。フリップフロップ
１７のリセット入力は導線１９によって比較器２０の出
力に接続されている。比較器２０の負入力は導線２５に
よってコンデンサ２６の一方の端子に接続され、そして
それの他方の端子は接地導体７に接続されている。定電
流源回路２８は一方の端子が導線２５に接続され且つ他
方の端子が−Ｖに接続されている。電流Ｉｘが定電流源
２８によって供給される。導線２５は又ＮＰＮ）ランジ
スタ２７のエミッタに接続され、そしてそれのコレクタ
は＋Ｖに接続され、それのベースは導線２９に接続され
ている。Next, a detailed configuration of the high-accuracy one-shot circuit 2 of the invention will be explained. The set input of RS flip-flop 17 is connected to Vs conductor 11. The reset input of flip-flop 17 is connected by conductor 19 to the output of comparator 20. The negative input of comparator 20 is connected by a conductor 25 to one terminal of a capacitor 26, the other terminal of which is connected to ground conductor 7. The constant current source circuit 28 has one terminal connected to the conducting wire 25 and the other terminal connected to -V. A current Ix is supplied by a constant current source 28. Conductor 25 is also connected to the emitter of NPN transistor 27, and its collector is connected to +V and its base is connected to conductor 29.

比較器２０の正入力はＮＰＮ）ランジスタ２３のエミッ
タに導線２１により接続されている。The positive input of the comparator 20 is connected to the emitter of an NPN transistor 23 by a conductor 21.

トランジスタ２３のエミッタは又適当な電流Ｉｘの流れ
る電流源２２に接続されている。トランジスタ２３のベ
ースは導線２４によってｖＲＥＦ２の値を持った適当な
基準電圧に接続されている。The emitter of transistor 23 is also connected to a current source 22 carrying a suitable current Ix. The base of transistor 23 is connected by conductor 24 to a suitable reference voltage having a value of vREF2.

トランジスタ２３のコレクタは＋■に接続されている。The collector of the transistor 23 is connected to +■.

従って、トランジスタ２３及び電流源２２はエミツタホ
ｏｒ７を構成してｖＲＥＦ２−ｖＢＥ（，２２）の精密
なしきい値電圧を導線２１に加え、この電圧と導線２５
におけろ電圧Ｖ。とが比較されて導線１９上にリセット
電圧ＶＲが発生される。Therefore, the transistor 23 and the current source 22 form an emitter hole or7 to apply a precise threshold voltage of vREF2-vBE(,22) to the conductor 21, and this voltage and the conductor 25
Voltage V. is compared to generate a reset voltage VR on conductor 19.

このＶＲ波形は第２図において符号４５で示されている
。電圧ｖｃの波形は第２図において符号４４で示されて
いる。This VR waveform is shown at 45 in FIG. The waveform of voltage vc is indicated at 44 in FIG.

導線２５はＮＰＮＩランジスタのエミッタに接続され、
そしてそれのベースト主導線２９に接続されている。導
線２９は定電流源３０の一方の端子に接続され且つそれ
の他方の端子は＋Ｖに接続されている。定電流源３０は
電流■７を発生する。導ｍ２９は又ダイオード接続のＮ
ＰＮトランジスタ３５のコレクタ及びベースに接続され
、且つそれのエミッタは導線３９に接続されている。導
線３９は又ＮＰＮ）ランジスタ３６のエミッタに接続さ
れており、このトランジスタ３５と精密に整合している
。トランジスタ３６のベースは導線３７に接続され、そ
してこれに適当な基準電圧ＶＲＥＦＩ　　が接続されて
いる。定電流源３８は一方の端子が導線３９に接続され
且つもう一方の端子が一■に接続されている。Conductor 25 is connected to the emitter of the NPNI transistor,
And it is connected to its base main line 29. Conductor 29 is connected to one terminal of constant current source 30 and its other terminal is connected to +V. A constant current source 30 generates a current 7. The conductor m29 is also a diode-connected N
It is connected to the collector and base of a PN transistor 35, and its emitter is connected to a conductor 39. Conductor 39 is also connected to the emitter of NPN transistor 36 and is closely aligned with transistor 35. The base of transistor 36 is connected to conductor 37, to which is connected a suitable reference voltage VREFI. One terminal of the constant current source 38 is connected to the conducting wire 39, and the other terminal is connected to the wire 39.

電流源３８は電流２　Ｉｗを供給する。Current source 38 supplies current 2 Iw.

エミッタが導線２９に接続され且つベース及びコレクタ
が電圧ｖＲＥＦ２　　の印加される導線屓に接続されて
いるＮＰＮトランジスタ４０によってクランプダイオー
ドが実現されている。The clamp diode is realized by an NPN transistor 40 whose emitter is connected to the conductor 29 and whose base and collector are connected to the conductor side to which the voltage vREF2 is applied.

導線２９は又制御式単極双投スイッチ３２の端子３３に
接続されている。スイッチ３２の単極端子３２Ａは点線
５２で示されたようにスイッチ１２の単極素子１２Ａと
「連結」されている。スイッチ３２の他方Ｃ乃端子は符
号３４を示され、接地導体７に接続されている。The conductor 29 is also connected to a terminal 33 of a controlled single pole double throw switch 32. Unipolar terminal 32A of switch 32 is "coupled" with unipolar element 12A of switch 12, as indicated by dotted line 52. The other C terminal of the switch 32 is indicated by the reference numeral 34 and is connected to the ground conductor 7.

フリップフロップ１７並びに比較器１０及び２０を広範
囲の種種の実用的な形態で容易に与えろことのできろ正
確な回路技術は技術に通じた者に広く知られている。し
かしながら、注意するべきことであるが、比較器２０は
、Ｉｘに比べて非常に小さい入力バイアス電流のレベル
、ワンショット回路の予想誤差よりも小さい低入力オフ
セット入力、及び最小の伝搬遅延時間を持つべきである
。多くの適当な比較器回路が技術に通じた者にはよく知
られて℃・る。Precise circuit techniques to readily provide flip-flop 17 and comparators 10 and 20 in a wide variety of practical configurations are well known to those skilled in the art. However, it should be noted that comparator 20 has a very small input bias current level compared to Ix, a low input offset input that is less than the expected error of a one-shot circuit, and a minimal propagation delay time. Should. Many suitable comparator circuits are well known to those skilled in the art.

単極双投スイッチ１２及び１３も又技術に通じた者によ
って容易に準備されることができる。Single pole double throw switches 12 and 13 can also be easily prepared by those skilled in the art.

例えば、差動接続のＮＰＮ）ランジスタ対回路を利用す
ることができる。For example, a differentially connected (NPN) transistor pair circuit can be used.

ワンショット回路２の正確な構造を含めて、電圧・周波
数変換回路１の構造を既に説明したので、今度は第２図
の時間図を参照してこれら（ｒ）Ｚｆｌｌｒ（１’）ｔ
ｄＪ（’Ｆ＝ｔ￥ｔ＝；ｆｍＫ７５Ｆ３Ａ−’ｊ’−６
・　イまず、ワンショット回路２が傾斜上界（ランプア
ップ）時間を制御する方法が理解されるように電圧・周
波数変換回路１０基本動作を十分詳細に説明する。次に
、ワンショット回路２の正確な動作を、それの非常に高
い精度を発生する新規な諸特徴を強調しながら説明する
。Having already explained the structure of the voltage-to-frequency conversion circuit 1, including the exact structure of the one-shot circuit 2, we can now refer to the time diagram of FIG.
dJ('F=t\t=;fmK75F3A-'j'-6
- First, the basic operation of the voltage/frequency conversion circuit 10 will be explained in sufficient detail so that the method by which the one-shot circuit 2 controls the ramp-up time will be understood. The precise operation of the one-shot circuit 2 will now be described, emphasizing the novel features that give it its very high accuracy.

電圧・周波数変換器回路の動作は、スイッチ１２が符号
１４で示された位置にあり、且つスイッチ３２が符号３
４で示された位置にあると最初に仮定することによって
最もよく説明できるかもしれない。この状態はフリップ
フロップ１７のＱ出力、すなわちＶＯＵＴが論理値（６
）であるときに発生する。この動作様式においては、電
圧ｖＩＮ／：Ｒ４（Ｒは抵抗４の抵抗値）の結果と　　
　　　゛して加合せ点５に流れ込む電流は、■、が必然
的に増幅器６によって仮想接地電位に保持されるので、
コンデンサ８によって吸収されたければならない。コン
デンサ８がこの電流を吸収才ることのできる唯一の方法
は電圧ｖ２が第２図のＶ２　波形における４１Ｄで示さ
れたように下方へ傾斜することである。The operation of the voltage to frequency converter circuit is such that switch 12 is in the position indicated by 14 and switch 32 is in the position indicated by 3.
This may be best explained by first assuming that it is in the position shown at 4. In this state, the Q output of the flip-flop 17, that is, VOUT, has a logical value (6
) occurs when In this mode of operation, the result of voltage vIN/:R4 (R is the resistance value of resistor 4) and
The current flowing into the summing point 5 is necessarily held at the virtual ground potential by the amplifier 6, so
It must be absorbed by capacitor 8. The only way capacitor 8 can absorb this current is if voltage v2 ramps downward as shown at 41D in the V2 waveform of FIG.

導線９における■２の下方傾斜が続いてｖ２カＶ　ＴＨ
ＲＥＳＩ−Ｉよりもわずかに低くなるカー、そのときＶ
ＴＨＲＥＳＨの時点で比較器１０が切り換わつて、第２
図のＶ８波形４２で示されたようにバノＩ／ス４２　Ａ
カＲ：ｌ三される。このぬパルスがフリップフロップ１
７のセット入力に加えられ、・フリップフロップは第２
図の符号５５で示された遅延の後にＶ　ＯＵＴを符号５
６で示された「０」レベルから符号５７で示された「１
」レベルへ切り換える。The downward slope of ■2 in the conductor 9 continues and the v2 force V TH
The car becomes slightly lower than RESI-I, then V
At the time THRESH, the comparator 10 switches and the second
Vano I/S 42 A as shown by V8 waveform 42 in the figure.
KaR: 13 times. This pulse is flip-flop 1
7 set input, and the flip-flop is connected to the second
V OUT after the delay shown at 55 in the figure.
From the “0” level indicated by 6 to the “1” level indicated by 57
” level.

これによりスイッチ１２及び３２はそれぞれ符号１３及
び３３で示されたような状態に切り換工られる。スイッ
チ１２のこの切換により加合せ点５が電流源１５に接続
される。Ｔ１　　の振幅は常に電流Ｖ　ＩＮ／　Ｒ４よ
りも大きいので、正味電流が加合せ点５から、従ってコ
ンデンサ８から引き出される。増幅器６の出力はそれゆ
え導線９上に上方傾斜電圧を発生して正味電流差を加合
せ点５に供給しなければならない。第２図における■２
波形の符号４１Ａは■２のこの上方傾斜を示している。As a result, the switches 12 and 32 are switched to the states shown at 13 and 33, respectively. This switching of switch 12 connects summing point 5 to current source 15 . Since the amplitude of T1 is always greater than the current V IN/R4, a net current is drawn from the summing point 5 and thus from the capacitor 8. The output of amplifier 6 must therefore produce an upward slope voltage on conductor 9 to provide a net current difference to summing point 5. ■2 in Figure 2
The symbol 41A of the waveform indicates this upward slope of ■2.

一方、符号３４で示された状態から符号３３で示された
状態へのスイッチ３２の変更によって、続いて説明され
るように、ワンショット回路２の動作が引き起される。On the other hand, changing the switch 32 from the state indicated by 34 to the state indicated by 33 causes operation of the one-shot circuit 2, as will be explained subsequently.

ワンショット回路２九よって正確に決定される持続時間
の終了時に、この発明に従って、フリップフロップ１７
かリセットされて、スイッチ１２及び３２が両方共その
最初の状態に切り換って、■２　の上方傾斜４１Ａ（第
２図）が終了し月つ第２図の符号４１Ｂで示されたよう
に■２の別の下方傾斜が始まる。第２図の４ＬＤ及び４
１．　Ｂのような傾斜部分、従って下方傾斜部分の持続
時間は、コンデンサ８のキャパシタンス及び抵抗４の抵
抗値が固定値であるので、アナログ入力信号ＶＩＮの振
幅によって決定される。従って、ＶＩＮ　　の現在値が
電圧・周波数変換器回路１の現在の周波数を決定１−ろ
が、この現在の周波数は、（一定であり、且つワンショ
ット回路２によって発生された出力パルスによって決定
される）４１Ａのような固定ｌ−だ「傾斜上昇」時間と
、入力導線３に加えられたＶＩＮ　　の現在値から生じ
ろ４１Ｂのような可変の「傾斜下降」時間との和の逆数
である。At the end of the duration precisely determined by the one-shot circuit 29, according to the invention, the flip-flop 17
2 is reset, switches 12 and 32 are both switched to their initial states, and the upward slope 41A (FIG. 2) of 2 is completed, as indicated by reference numeral 41B in FIG. ■Another downward slope of 2 begins. 4LD and 4 in Figure 2
1. The duration of the slope portion such as B, and thus the downward slope portion, is determined by the amplitude of the analog input signal VIN since the capacitance of capacitor 8 and the resistance value of resistor 4 are fixed values. Therefore, the current value of VIN determines the current frequency of the voltage-to-frequency converter circuit 1, which is constant and determined by the output pulses generated by the one-shot circuit 2. is the reciprocal of the sum of a fixed ``ramp up'' time, such as 41A), and a variable ``ramp down'' time, such as 41B, resulting from the current value of VIN applied to input lead 3.

それゆえ、電圧・周波数変換器１の周波数は、「上方傾
斜」４１Ａの持続時間の確度よりも、すなわち、ワンシ
ョット回路２によって発生される５７のような出力パル
ス力持続時間よりも大きくすることができないことがわ
かる。Therefore, the frequency of the voltage-to-frequency converter 1 should be greater than the accuracy of the duration of the "upward ramp" 41A, i.e., the duration of the output pulse force such as 57 generated by the one-shot circuit 2. It turns out that it is not possible.

今度はワンショット回路２の動作を説明する。Next, the operation of the one-shot circuit 2 will be explained.

最初１（注意するべきことであるが、ワンショット回路
２の高確度は、Ｖｃ（コンデンサ２６の両端間の電圧）
の非常に精密な初期値４６（第２図）を設定すること、
定電流源２８がコンデンサ２６を放電させるときにＶｃ
の非常に直線的な下方傾斜４７（第２図）を与えること
蹟よって、且つ最後に、Ｖｃの下方傾斜と比較するべき
非常に正確な最終レベル４８（第２図）を与えることに
よって達成される。技術に通じた者には容易に理解され
るように、ワンショット回路２のトランジスタ３５．３
６．２７又は２３は決して飽和しない。次に、察知され
るはずであるが、ダイオード接続トランジスタ３５とト
ランジスタ３５の両ベース・エミッタ？ｌＥ間の整合の
確度は正確であって、集積回路製造技術の現在の状態に
おいて約２分の１ミリボルトの範囲内で再現することが
できる。これに対して、バイポーラＮＰＮ）ランジスタ
に対するコレクタ・エミッタ間飽和電圧の確度又は再現
性は、集積回路製造技術の現状では、おおよそ１００ミ
リボルトである。Initially 1 (it should be noted that the high accuracy of one-shot circuit 2 is Vc (voltage across capacitor 26)
setting a very precise initial value 46 (Fig. 2) of
When the constant current source 28 discharges the capacitor 26, Vc
This is achieved by providing a very linear downward slope 47 (Fig. 2) of Vc, and finally by providing a very accurate final level 48 (Fig. 2) to be compared with the downward slope of Vc. Ru. As will be readily understood by those skilled in the art, transistor 35.3 of one-shot circuit 2
6.27 or 23 never saturates. Next, as should be noticed, both base-emitter of diode-connected transistor 35 and transistor 35? The accuracy of the match between IE is precise and can be reproduced to within about one-half millivolt in the current state of integrated circuit manufacturing technology. In contrast, the accuracy or repeatability of the collector-emitter saturation voltage for bipolar NPN transistors is approximately 100 millivolts under the current state of integrated circuit manufacturing technology.

それゆえ、ダイオード接続トランジスタ３５とトランジ
スタ３６とが等しい順方向バイアスを受けた結果として
導線２９上に発生される初期値は、はぼ２分の１ミリボ
ルトの範囲内までＶＲＥＦ’　Ｋ等しい非常に安定した
再現可能な値である。この電圧がトランジスタ２７のベ
ース・エミッタ間電圧■ＢＥ（２７）によって下方へ移
されるので、ワンショット・コンデンサ２６の初期開始
点４６（第２図）は非常に正確にＶＲＥＦ　−ｖＢＥ（
２７）に等しい。Therefore, the initial value developed on conductor 29 as a result of diode-connected transistor 35 and transistor 36 being equally forward biased is very stable, equal to VREF'K to within approximately one-half millivolt. This is a reproducible value. Since this voltage is shifted downward by the base-emitter voltage BE(27) of transistor 27, the initial starting point 46 (FIG. 2) of one-shot capacitor 26 is very accurately VREF -vBE(
27).

前述のように、比較器１０によって発生されたｖｓパル
スはフリップフロップ１７をセット才ることによってワ
ンショット回路２θ）動作を開始させ、そしてこれによ
って電流源３１がスイッチ３２の端子３３に接続され、
これにより直ちにダイオード接続のトランジスタ３５に
逆バイアスが加えられ且つ又トランジスタ２７のベース
・エミッタ接合部に逆バイアスが加えられろ。電流源３
１の大きさ２　Ｉｗは電流源３０の大きさＩｗよりも相
当大きいので、導線２９はＶＲＥＦ２−　ＶＢＥ（４０
）のクランプ電圧まで急速に引き下げら」１．ろ。従っ
て、電流源２８は、Ｃをワンショット・コンデンサ２６
のキャパシタンスとして、Ｉ　ｘ　／　Ｃに等しい速度
でワンショット・コンデンサ２６を直線的に放電させる
。As previously mentioned, the vs pulse generated by comparator 10 initiates operation of the one-shot circuit 2θ) by setting flip-flop 17, which connects current source 31 to terminal 33 of switch 32.
This immediately reverse biases diode-connected transistor 35 and also reverse biases the base-emitter junction of transistor 27. Current source 3
Since the magnitude 2 Iw of 1 is considerably larger than the magnitude Iw of the current source 30, the conductor 29 is connected to VREF2-VBE (40
) to the clamp voltage of 1. reactor. Therefore, current source 28 connects C to one-shot capacitor 26
The one-shot capacitor 26 is discharged linearly at a rate equal to I x /C.

第２図ＩＣおいて、符号４７はワンショット・コンデン
サ放電動作において開始点４６から比較器２０の比較器
しきい鎖点４８までに達成される高度に直線的な傾斜を
示しており、比較器２０を切り換えるのに必要とされる
導線２１におけるしきい値電圧より低いＶｃの非常に小
さい負の延長部は無視されている。符号５１は、従来技
術のワンショット回路を使用した場合に生じるような非
直線傾斜を示しているが、この非直線ｉＪ−スみは、コ
ンデンサ２６の外に、飽和したトランジスタの拡散キャ
パシタンスのような［漂遊−１キヤパシタンスを電流Ｉ
ｘが放電させなければならないために発生する遅延から
生じるものであろう。従来技術θ）ワンショット回路に
おけるそのような不正確さは、十分に安定で一つの回路
から別の回路への置換を可能に一セるような回１洛、特
に製造工程において異ｔ【〜つだ半導体ウェハ上に作ら
れた回路、の製作を不可能にするものである。In FIG. 2IC, numeral 47 indicates the highly linear slope achieved from starting point 46 to comparator threshold point 48 of comparator 20 in a one-shot capacitor discharging operation; The very small negative extension of Vc below the threshold voltage in conductor 21 required to switch 20 is ignored. Reference numeral 51 indicates a non-linear slope such as occurs when using prior art one-shot circuits, but this non-linear iJ-slope is caused by the presence of a non-linear slope outside of capacitor 26, such as the diffused capacitance of a saturated transistor. [Stray-1 capacitance with current I
This would result from the delay caused by x having to be discharged. PRIOR ART θ) Such inaccuracies in one-shot circuits are difficult to overcome, especially in manufacturing processes where they are sufficiently stable and allow substitution from one circuit to another. This makes it impossible to fabricate circuits made on solid semiconductor wafers.

ワンショット・コンデンサ２６（１）放電が開始される
と、Ｖｃは第２図のＶｃ波形の傾斜４７で示されたよう
に下方に傾斜し続けて点１１．８に達−する（そして導
線２１のレベル土りごくわずか負の方向に行き過ぎる）
。導線２１のレベルはＶＲＥＦ２−　ｖＢＦ２（ｕ’）
　（ｆｃ　’Ｓ　Ｌ　＜、ヤｉ’；Ｉ’、　リ約２　分
θ）１ボルトの範囲内：ヒ（１゛非常に曹Ｅ確である。Once one-shot capacitor 26(1) discharge begins, Vc continues to slope downward, as shown by slope 47 of the Vc waveform in FIG. level (very slightly too far in the negative direction)
. The level of the conductor 21 is VREF2- vBF2(u')
(fc 'S L <, Yi';I', R approximately 2 minutes θ) Within the range of 1 volt: H (1゛Very certain).

それにより比較器２０が切り換って、第２図のＶＲ波形
・１５で示されたように、導線１９上にパルス５８が発
生される。This causes comparator 20 to switch and generate a pulse 58 on conductor 19, as shown at VR waveform 15 in FIG.

これによりフリップフロップ１７は、第２図のｖｊｔ波
形４５における符号５９によって示されたわずかな高度
に再現可能な遅延の後にリセットされ、これによりＶ　
ＯＵＴパルス５７が終了する。フリップフロップ１７は
通常の高速’ＲＳフリップフロップ回路である。技術に
通じた者は容易にそのような回路な準備することができ
る。This causes flip-flop 17 to be reset after a small, highly reproducible delay, indicated by 59 in vjt waveform 45 of FIG.
OUT pulse 57 ends. Flip-flop 17 is a conventional high speed 'RS flip-flop circuit. A person skilled in the art can easily prepare such a circuit.

第２図１（おいて、符号４９は点４６のプラス。FIG. 2 1 (in which numeral 49 is the plus of point 46).

マイナス２分の１ミリボルトの確度を示し、又符号５０
は点４８のプラス、マイナス２分の１ミリボルトの確度
を示している。Indicates accuracy of minus 1/2 millivolt, and sign 50
indicates the plus and minus half millivolt accuracy of point 48.

フリップフロップ１７が１セツトされてスイッチ３２が
状態３３から状態３４になるときに発生する、導線２９
におけろ電圧のＶＲＥＦへの急速な回復のために、エミ
ッタホロワトランジスタ２７は、第２図のＶｃ波形にお
ける符号５３で示されたよウニ、Ｖｃをその元の開始レ
ベルまで急速に引き」二げｚ、。Conductor 29 occurs when flip-flop 17 is set and switch 32 goes from state 33 to state 34.
Because of the rapid recovery of the voltage to VREF at , emitter follower transistor 27 quickly pulls Vc back to its original starting level, as indicated at 53 in the Vc waveform of FIG. Geez,.

これまでこの発明をそθ）特定の現在採択し７た実施例
について説明してきたが、技術に通じた者はこの発明の
真の精神及び範囲から外れることなくとの発明の既術の
実施例ＩＣ種種の変更を行うことができるであろう。Although this invention has been described in terms of certain presently adopted embodiments thereof, those skilled in the art will appreciate that there are many existing embodiments of the invention without departing from the true spirit and scope of this invention. It would be possible to change the IC type.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の実施例の概略的回路図である。 第２図は第１図の電圧・周波数変換器回路の動作を説明
するのに有効な多くの波形図である。 〔符号説明〕 １：電圧・周波数変換器。 ２’高ｍ度ワンショット回路。 （外５名）FIG. 1 is a schematic circuit diagram of an embodiment of the invention. FIG. 2 shows a number of waveform diagrams useful in explaining the operation of the voltage-to-frequency converter circuit of FIG. [Explanation of symbols] 1: Voltage/frequency converter. 2' high degree one shot circuit. (5 other people)

Claims (1)

【特許請求の範囲】 （１）入力導線及び出力導線を備えていて、 （ａ）前記の入力導線における入力信号に応答して前記
の出力導線における出力パルスを開始させ且つ又比較信
号に応答して前記の出力パルスを終了させる出力回路装
置、 （ｂ）第１導線と基準電圧導線との間に接続されたコン
デンサ、 （ｃ）第２導線に接続されていてこの導線上に正確な第
１基準電圧を発生することのできる第１非飽和トランジ
スタ回路装置、 （ｄ）前記の比較信号に応答して、前記の第２導線を前
記の第１導線に制御可能に接続して前記のコンデンサに
正確な初期レベルを発生するようにし且つ又前記の第２
導線を前記の第１導線から切り離して前記のコンデンサ
を放電させるようにすることのできる非飽和スイッチ装
置、 （ｅ）前記の非飽和スイッチ装置が前記の第１導線を前
記の第２導線に接続していないときに前記のコンデンサ
を直線的に放電させるために前記の第１導線に接続され
た電流源装置、 （ｆ）第３導線に接続されていてこの導線上に正確な第
２基準電圧を発生することのできる第２非飽和トランジ
スタ回路装置、及び （ｇ）前記の第１導線と第３導線とに接続されていて、
前記の第１導線における電圧が前記の第２基準電圧と所
定の関係を持つている場合に前記の比較信号を発生して
、前記の出力回路装置に前記の出力パルスを終了させ且
つ前記の非飽和スイッチ装置に前記の第２導線上に前記
の第１基準電圧を再現させるようにすることのできる比
較回路装置、 を備えている高確度ワンショット回路。 （２）前記の非飽和スイッチ装置が、前記の比較信号に
間接的に応答し、且つ前記の出力信号に直接応答して前
記の第１導線を前記の第２導線に再接続する、特許請求
の範囲第１項に記載の高確度ワンショット回路。 （３）前記の出力回路装置がフリップフロップからなつ
ていて、これの出力が前記の出力導線に接続され且つそ
れのリセット入力が前記の比較信号に応答するようにな
つている、特許請求の範囲第２項に記載の高確度ワンシ
ョット回路。 （４）前記の第１非飽和トランジスタ回路装置が第１及
び第２のトランジスタを備えていて、この両トランジス
タのエミッタが第１電流源に接続され、前記の第１トラ
ンジスタのコレクタ及びベースが前記の第２導線と前記
の第１電流源よりも少ない電流を供給する第２電流源と
に接続され、前記の第２トランジスタのベースが前記の
第１基準電圧に正確に等しいレベルを持つた第１電圧源
に接続されている、特許請求の範囲第３項に記載の高確
度ワンショット回路。 （５）前記の第１非飽和トランジスタ回路装置が又、前
記の第２電流源よりも多くの電流を供給する第３電流源
、及びこの第３電流源と前記の第２導線との間に接続さ
れており且つ前記の出力信号に応答して前記の第１導線
の前記の第２導線からの前記の切離しを行うことのでき
る第１電流スイッチ装置を備えている、特許請求の範囲
第４項に記載の高確度ワンショット回路。 （６）前記の非飽和スイッチ装置が第３トランジスタを
備えていて、これのベースが前記の第２導線に接続され
且つそれのエミッタが前記の第１導線に接続されている
、特許請求の範囲第５項に記載の高確度ワンショット回
路。 （７）前記の第２非飽和トランジスタ回路装置が第４ト
ランジスタを備えていて、これのエミッタが前記の第３
導線に接続され且つそれのベースが第２電圧源に接続さ
れている、特許請求の範囲第６項に記載の高確度ワンシ
ョット回路。 （８）前記比較回路装置が前記比較信号を発生するため
の比較器回路からなつている、特許請求の範囲第７項に
記載の高確度ワンショット回路。 （９）前記の入力導線が前記のフリップフロップのセッ
ト入力に接続されている、特許請求の範囲第８項に記載
の高確度ワンショット回路。 （１０）（ａ）アナログ入力及び制御入力を備えていて
、前記のアナログ入力に加えられたアナログ信号によつ
て決定される第１傾斜部と、前記の制御入力に加えられ
た電圧・周波数変換器回路の出力信号によつて持続時間
が決定される隣接した第２傾斜部とからなる反復性のの
こぎり波形を発生することのできる積分回路装置、 （ｂ）前記ののこぎり波形に応答して、これが第１しき
い値電圧と所定の関係を持つているときに第２信号を発
生することのできる比較器装置、 （ｃ）出力導線を備えていて、 （１）前記の第２信号に応答して前記の出力導線におけ
る出力パルスを開始させることができ且つ又比較信号に
応答して前記の出力パルスを終了させる出力回路装置、 （２）第１導線と基準電圧導線との間に接続されたコン
デンサ、 （３）第２導線に接続されていてこの導線上に正確な第
１基準電圧を発生することのできる第１非飽和トランジ
スタ回路装置、 （４）前記の比較信号に応答して、前記の第２導線を前
記の第１導線に制御可能に接続して前記のコンデンサに
正確な初期電圧レベルを発生させるようにし且つ又前記
の第２導線を前記の第１導線から切り離して前記のコン
デンサを放電させるようにすることのできる非飽和スイ
ッチ装置、 （５）前記の非飽和スイッチ装置が前記の第１導線を前
記の第２導線に接続していないときに前記のコンデンサ
を直線的に放電させるために前記の第１導線に接続され
た電流源装置、 （６）第３導線に接続されていてこの導線上に正確な第
２基準電圧を発生することのできる第２非飽和トランジ
スタ回路装置、及び （７）前記の第１導線と第３導線とに接続されていて、
前記の第１導線における電圧が前記の第２基準電圧と所
定の関係を持つている場合に前記の比較信号を発生して
、前記の出力回路装置に前記の出力パルスを終了させ且
つ又前記の非飽和スイッチ装置に前記の第１基準電圧を
前記の第２導線に再接続させるようにすることのできる
比較回路装置、 を備えている高確度ワンショット回路、 を備えている電圧・周波数変換器回路。 （１１）前記の非飽和スイッチ装置が、前記の比較信号
に間接的に応答し、且つ前記の出力信号に直接応答して
前記の第１導線を前記の第２導線に再接続する、特許請
求の範囲第１０項に記載の電圧・周波数変換器回路。 （１２）前記の出力回路装置がフリップフロップからな
つていて、これの出力が前記の出力導線に接続され且つ
それのリセット入力が前記の比較信号に応答するように
なつている、特許請求の範囲第１１項に記載の電圧・周
波数変換器回路。 （１３）前記の第１非飽和トランジスタ回路装置が第１
及び第２のトランジスタを備えていて、この両トランジ
スタのエミッタが第１電流源に接続され、前記の第１ト
ランジスタのコレクタ及びベースが前記の第２導線と前
記の第１電流源よりも少ない電流を供給する第２電流源
とに接続され、前記の第２トランジスタのベースが前記
の第１基準電圧に正確に等しいレベルを持つた第１電圧
源に接続されている、特許請求の範囲第１２項に記載の
電圧・周波数変換器回路。 （１４）前記の第１非飽和トランジスタ回路装置が又、
前記の第２電流源よりも多くの電流を供給する第３電流
源、及びこの第３電流源と前記の第２導線との間に接続
されており且つ前記の出力信号に応答して前記の第１導
線の前記の第２導線からの前記の切離しを行うことので
きる第１電流スイッチ装置を備えている、特許請求の範
囲第１３項に記載の電圧・周波数変換器回路。 （１５）前記の非飽和スイッチ装置が第３トランジスタ
を備えていて、これのベースが前記の第２導線に接続さ
れ且つそれのエミッタが前記の第１導線に接続されてい
る、特許請求の範囲第１４項に記載の電圧・周波数変換
器回路。 （１６）前記の第２非飽和トランジスタ回路装置が第４
トランジスタを備えていて、これのエミッタが前記の第
３導線に接続され且つそれのベースが第２電圧源に接続
されている、特許請求の範囲第１５項に記載の電圧・周
波数変換器回路。 （１７）前記の比較回路装置が前記の比較信号を発生す
るための比較器回路からなつている、特許請求の範囲第
１６項記載の電圧・周波数変換器回路。 （１８）第１基準電圧を第１トランジスタのベースに加
えて、このトランジスタのエミッタを第２トランジスタ
のエミッタ及び第１電流源に接続する段階、 前記の第１電流源よりも小さい大きさの第２電流源から
の電流を第１導線に流し、この導線に前記の第２トラン
ジスタのベース及びコレクタを接続して前記の第１導線
上に前記の第１基準電圧を再現させるようにする段階、 前記の第１導線上に再現された第１基準電圧を第３トラ
ンジスタのベースに流し、このトランジスタのエミッタ
を第２導線及び第３電流源に接続してコンデンサに正確
な初期電圧レベルが発生するようにする段階、 前記の第１基準電圧とは異なつた第２基準電圧を第４ト
ランジスタのベースに加え、このトランジスタのエミッ
タを第３導線及び第４電流源に接続して前記の第３導線
上に第３基準電圧を発生させるようにする段階、 入力信号をフリップフロップのセット入力に加えてこの
フリップフロップの出力を第１状態に切り換えるように
する段階、 前記の第１状態への前記の切換に応答して電流スイッチ
により、前記の第２電流源よりも大きい第４電流源を前
記の第１導線に接続して前記の第２及び第３のトランジ
スタに逆バイアスを与え、これにより前記の第３電流源
が前記のコンデンサをこのコンデンサのキャパシタンス
及び前記の第３電流源によつて正確に決定される直線的
な率で放電させるようにする段階、前記の第３基準電圧
を前記の第２導線における電圧と比較して、この第２導
線における電圧が前記の第３基準電圧と所定の関係にあ
るときに比較信号を発生する段階、 前記の比較信号を前記のフリップフロップのリセット入
力に加えてこのフリップフロップの前記の出力を第２状
態に変える段階、並びに前記の第２状態への前記の切換
に応答して前記の電流スイッチにより前記の第４電流源
を前記の第１導線から切り離して、前記の第２電流源に
より前記の第１導線を前記の第１基準電圧に正確に等し
い電圧まで再び荷電する段階、からなる、入力パルスに
応答して非常に正確な幅を持つた出力パルスを発生する
ための方法。Claims: (1) comprising an input conductor and an output conductor; (a) responsive to an input signal on said input conductor to initiate an output pulse on said output conductor and also responsive to a comparison signal; (b) a capacitor connected between the first conductor and the reference voltage conductor; (c) an accurate first conductor connected to and on the second conductor; a first non-saturated transistor circuit arrangement capable of generating a reference voltage; (d) controllably connecting said second conductor to said first conductor to connect said second conductor to said capacitor in response to said comparison signal; to generate an accurate initial level and also the second
a non-saturating switch device capable of disconnecting a conductor from said first conductor to discharge said capacitor; (e) said non-saturating switch device connecting said first conductor to said second conductor; (f) a current source device connected to said first conductor for linearly discharging said capacitor when not in use; (f) a second reference voltage connected to said third conductor and accurate on said conductor; (g) connected to the first conductive wire and the third conductive wire;
generating said comparison signal when the voltage on said first conductor has a predetermined relationship with said second reference voltage to cause said output circuit arrangement to terminate said output pulse and to cause said non-conductor to terminate said output pulse; A high accuracy one-shot circuit comprising: a comparator circuit arrangement capable of causing a saturation switch arrangement to reproduce said first reference voltage on said second conductor. (2) Said non-saturating switch device reconnects said first conductor to said second conductor in indirect response to said comparison signal and in direct response to said output signal. A high-accuracy one-shot circuit as described in Range 1. (3) The output circuit arrangement comprises a flip-flop, the output of which is connected to the output conductor and the reset input of which is responsive to the comparison signal. High-accuracy one-shot circuit as described in Section 2. (4) The first non-saturated transistor circuit device includes first and second transistors, the emitters of both transistors are connected to the first current source, and the collector and base of the first transistor are connected to the first current source. and a second current source supplying less current than said first current source, the base of said second transistor having a level exactly equal to said first reference voltage. 4. A high accuracy one-shot circuit according to claim 3, which is connected to one voltage source. (5) The first non-saturated transistor circuit device also includes a third current source that supplies more current than the second current source, and between the third current source and the second conductive wire. Claim 4 comprising a first current switch device connected and capable of effecting said disconnection of said first conductor from said second conductor in response to said output signal. The high-accuracy one-shot circuit described in section. (6) The non-saturating switch device comprises a third transistor, the base of which is connected to the second conductor, and the emitter of which is connected to the first conductor. High-accuracy one-shot circuit as described in Section 5. (7) The second non-saturated transistor circuit device comprises a fourth transistor, the emitter of which is connected to the third transistor.
7. A high accuracy one-shot circuit as claimed in claim 6, connected to the conductor and having its base connected to the second voltage source. (8) A high-accuracy one-shot circuit according to claim 7, wherein the comparison circuit device comprises a comparator circuit for generating the comparison signal. (9) The high accuracy one-shot circuit according to claim 8, wherein said input conductor is connected to a set input of said flip-flop. (10) (a) a first ramp comprising an analog input and a control input, the first ramp being determined by an analog signal applied to said analog input; and a voltage-to-frequency conversion applied to said control input; (b) in response to said sawtooth waveform; (b) in response to said sawtooth waveform; a comparator device capable of generating a second signal when the comparator device has a predetermined relationship with the first threshold voltage; (c) comprising an output conductor; (1) responsive to said second signal; (2) an output circuit device capable of initiating an output pulse in said output lead in response to a comparison signal and terminating said output pulse in response to a comparison signal; (2) connected between a first lead and a reference voltage lead; (3) a first unsaturated transistor circuit arrangement connected to a second conductor and capable of generating an accurate first reference voltage on the conductor; (4) responsive to said comparison signal; The second conductor is controllably connected to the first conductor to produce a precise initial voltage level on the capacitor, and the second conductor is disconnected from the first conductor to generate the correct initial voltage level on the capacitor. (5) a non-saturating switch device capable of discharging a capacitor; (6) a second unsaturated transistor circuit connected to the third conductor and capable of generating an accurate second reference voltage on the third conductor; a device, and (7) connected to the first conductor and the third conductor;
generating said comparison signal when the voltage on said first conductor has a predetermined relationship with said second reference voltage to cause said output circuit arrangement to terminate said output pulse; a high accuracy one-shot circuit comprising: a comparator circuit arrangement capable of causing a non-saturating switch arrangement to reconnect said first reference voltage to said second conductor; circuit. (11) Said non-saturating switch device reconnects said first conductor to said second conductor in response to said comparison signal indirectly and in direct response to said output signal. The voltage/frequency converter circuit according to item 10. (12) The output circuit arrangement comprises a flip-flop, the output of which is connected to the output conductor and the reset input of which is responsive to the comparison signal. Voltage-frequency converter circuit according to clause 11. (13) The first non-saturated transistor circuit device is
and a second transistor, the emitters of both transistors being connected to a first current source, and the collector and base of the first transistor being connected to the second conductor and a current less than the first current source. Claim 12, wherein the base of said second transistor is connected to a first voltage source having a level exactly equal to said first reference voltage. Voltage-to-frequency converter circuit as described in Section. (14) The first non-saturated transistor circuit device also includes:
a third current source providing more current than the second current source; and a third current source connected between the third current source and the second conductor and responsive to the output signal to 14. A voltage-to-frequency converter circuit according to claim 13, comprising a first current switch device capable of effecting said disconnection of said first conductor from said second conductor. (15) The non-saturated switch device comprises a third transistor, the base of which is connected to the second conductor, and the emitter of which is connected to the first conductor. 15. The voltage-frequency converter circuit according to item 14. (16) The second non-saturated transistor circuit device is a fourth
16. A voltage-to-frequency converter circuit according to claim 15, comprising a transistor whose emitter is connected to said third conductor and whose base is connected to a second voltage source. (17) The voltage/frequency converter circuit according to claim 16, wherein said comparison circuit device comprises a comparator circuit for generating said comparison signal. (18) applying a first reference voltage to the base of the first transistor and connecting the emitter of this transistor to the emitter of a second transistor and a first current source; passing current from two current sources through a first conductor and connecting the base and collector of the second transistor to the conductor to reproduce the first reference voltage on the first conductor; A first reference voltage reproduced on said first conductor is applied to the base of a third transistor, the emitter of which is connected to a second conductor and a third current source to produce a precise initial voltage level across the capacitor. applying a second reference voltage different from the first reference voltage to the base of a fourth transistor and connecting the emitter of the transistor to a third conductor and a fourth current source to connect the third conductor; applying an input signal to a set input of a flip-flop to switch the output of the flip-flop to a first state; In response to switching, a current switch connects a fourth current source greater than the second current source to the first conductor to reverse bias the second and third transistors, thereby causing a third current source to discharge the capacitor at a linear rate precisely determined by the capacitance of the capacitor and the third current source; generating a comparison signal when the voltage on the second conductor is in a predetermined relationship with the third reference voltage compared to the voltage on the second conductor; in addition to changing said output of said flip-flop to a second state; and in response to said switching to said second state, said current switch causes said fourth current source to be connected to said first conductor. and recharging said first conductor with said second current source to a voltage exactly equal to said first reference voltage, having a very precise width in response to an input pulse. method for generating output pulses.