JPS6131549B2 - - Google Patents
Info
- Publication number
- JPS6131549B2 JPS6131549B2 JP11722078A JP11722078A JPS6131549B2 JP S6131549 B2 JPS6131549 B2 JP S6131549B2 JP 11722078 A JP11722078 A JP 11722078A JP 11722078 A JP11722078 A JP 11722078A JP S6131549 B2 JPS6131549 B2 JP S6131549B2
- Authority
- JP
- Japan
- Prior art keywords
- pcm
- signal
- input
- memory
- address generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000003672 processing method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Noise Elimination (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
この発明はPCM再生信号をパルス振幅変調
（以下、単にPAMと云う）により、PAM信号に
変換するとき、そのPCM再生信号に誤りが生じ
たとき、信号処理を行なうPCM再生装置に関す
るものである。[Detailed Description of the Invention] This invention provides a method for converting a PCM reproduced signal into a PAM signal by pulse amplitude modulation (hereinafter simply referred to as PAM), and when an error occurs in the PCM reproduced signal, the PCM that performs signal processing The present invention relates to a playback device.
従来、PCM再生装置ではPCM再生信号をPAM
信号に変換するとき、そのPCM再生信号に何ん
らかの理由により、誤りが生じたときの信号処理
方法として、１つ前のデータを保持する前値保持
法や、補間データを適当に作り出す内挿法が提案
されている。すなわち、前置保持法による信号モ
デルを第１図ｂに示し、１は正しく再生された
PCM信号をPAM信号に変換したデータ、３は第
１図ａに示すように何んらかの理由により、再生
不能のデータ２に対応して、１つ前のデータを保
持して補正を行なつたデータである。また、内挿
法による信号モデルを第１図ｅに示し、４は平均
値内挿法で補正を行なつたデータである。 Conventionally, PCM playback devices convert PCM playback signals into PAM
When converting to a signal, when an error occurs in the PCM reproduced signal for some reason, the signal processing method is to retain the previous value or create interpolated data appropriately. An interpolation method has been proposed. That is, the signal model based on the prefix method is shown in Figure 1b, and 1 is correctly reproduced.
Data 3, which is obtained by converting a PCM signal into a PAM signal, is corrected by retaining the previous data in response to data 2, which cannot be reproduced for some reason as shown in Figure 1a. This is Natsuta data. Further, a signal model based on the interpolation method is shown in FIG. 1e, and 4 is data corrected using the average value interpolation method.
なお、第１図ａはPCM再生信号に何んらの信
号処理を行なわず、PAM信号に変換するとき、
そのデータが正しく再生されたPCM信号をPAM
信号に変換したデータ１と何んらかの理由で誤
り、再生不能のデータ２がある信号モデルであ
る。 In addition, Fig. 1a shows that when the PCM playback signal is converted to a PAM signal without any signal processing,
PAM the PCM signal whose data is correctly reproduced
This is a signal model that includes data 1 that has been converted into a signal and data 2 that is erroneous or unreproducible for some reason.
しかしながら、従来のPCM再生装置では再生
不能データが長く続く場合、補正状態が長く続
き、望ましい再生とはいえない。例えば超高品質
な音楽の記録再生をめざすPCM録音再生機では
再生で数多くのPCM信号が再生不能になつた場
合、その補正により、補正音が耳につき、望まし
い再生音とはいえない。また、PCM再生に訂正
能力を持たしたとしても完全に訂正できるわけで
はなく、補正音が生ずるのをさけることができな
い欠点があつた。 However, in conventional PCM playback devices, if unreproducible data continues for a long time, the correction state continues for a long time, which is not desirable playback. For example, in a PCM recording/playback device that aims to record and play back extremely high-quality music, if a large number of PCM signals become unplayable during playback, the corrected sound will be audible to the ears due to the correction, making the playback sound undesirable. Furthermore, even if the PCM reproduction had a correction capability, it was not possible to completely correct it, and there was a drawback that the generation of correction sound could not be avoided.
したがつて、この発明の目的は再生不能な
PCM再生信号を取り除き、再生可能なPCM再生
信号のみ実際のPCM再生信号として、高品質の
再生を行なうことができるPCM再生装置を提供
するものである。 Therefore, the purpose of this invention is to
The present invention provides a PCM playback device that can perform high-quality playback by removing the PCM playback signal and using only the reproducible PCM playback signal as an actual PCM playback signal.
このような目的を達成するため、この発明は第
１基準クロツクが入力すると共に正しいPCM再
生信号の入力によつてアドレスを順次発生し、再
生不能なPCM再生信号が入力したとき、その誤
り検出信号によつてアドレス発生動作を停止する
書込みアドレス発生回路と、この書込み用アドレ
ス発生回路から出力するアドレスに従つてPCM
再生信号を書込むメモリと、第１基準クロツクの
入力によつてメモリに記憶されているPCM再生
信号を順次読み出す読出し用アドレス発生回路と
を備えるものであり、以下実施例を用いて詳細に
説明する。 In order to achieve such an object, the present invention sequentially generates addresses by inputting a first reference clock and inputting a correct PCM reproduction signal, and when an unreproducible PCM reproduction signal is input, the error detection signal is generated. A write address generation circuit that stops the address generation operation according to the write address generation circuit, and a PCM
The device is equipped with a memory into which a reproduced signal is written, and a read address generation circuit which sequentially reads out the PCM reproduced signals stored in the memory in response to input of a first reference clock, and will be explained in detail below using an embodiment. do.
第２図はこの発明に係るPCM再生装置の一実
施例を示すブロツク図である。同図において、５
は記録媒体から再生され、PCM信号の誤りチエ
ツク回路を通つた後のPCM再生信号が入力する
入力端子、６はこの入力端子５に入力したPCM
再生信号を一時記憶するメモリ、７はこのメモリ
６への書込みを制御する書込み用アドレス発生回
路、８はメモリ６からの読み出しを制御する読出
し用アドレス発生回路、９は書き込もうとする
PCM再生信号の誤り検出信号が入力する入力端
子、１０は書込み用アドレス発生回路７および読
出用アドレス発生回路８を制御する第１基準クロ
ツクが入力する第１基準クロツク端子、１１は信
号処理したPCM再生信号の出力端子である。 FIG. 2 is a block diagram showing an embodiment of the PCM reproducing apparatus according to the present invention. In the same figure, 5
is an input terminal into which the PCM playback signal is input after being played back from the recording medium and passing through the PCM signal error check circuit, and 6 is the PCM signal input to this input terminal 5.
A memory for temporarily storing reproduction signals; 7 is a write address generation circuit that controls writing to this memory 6; 8 is a read address generation circuit that controls read from memory 6; 9 is an attempt to write.
An input terminal to which an error detection signal of a PCM reproduction signal is input; 10 is a first reference clock terminal to which a first reference clock that controls the write address generation circuit 7 and read address generation circuit 8 is input; 11 is a PCM signal processed signal. This is an output terminal for the playback signal.
次に、上記構成に係るPCM再生装置の動作に
ついて第３図ａおよび第３図ｂを参照して説明す
る。 Next, the operation of the PCM reproducing apparatus according to the above configuration will be explained with reference to FIGS. 3a and 3b.
まず、入力端子５に入力するPCM再生信号は
書込み用アドレス発生回路７により発生するアド
レスに従つてメモリ６に書き込まれる。もし、入
力端子５に第３図ａに示すように、再生不能な
PCM再生信号２が入力したときには、入力端子
９に誤り検出信号が入力する。このため、書込み
用アドレス発生回路７の動作が停止し、書込みを
停止すると共にアドレスが進むのも停止する。次
に、正しいPCM再生信号が入力端子５に入力す
ると、書込み用アドレス発生回路７が動作し、そ
のアドレスに従つてメモリ６に書き込まれる。こ
のため、第３図ｂに示すように正しく再生された
PCM再生信号のみ書込まれる。このようにし
て、メモリ６に記憶したデータは読出し用アドレ
ス発生器８から発生するアドレスに従つて順次読
み出される。したがつて、この操作をくり返すこ
とによつて、PCM再生信号は誤りデータを含ま
ず、第１基準クロツク１０から作られる周期で出
力端子１１から出力する。 First, the PCM reproduction signal input to the input terminal 5 is written into the memory 6 according to the address generated by the write address generation circuit 7. If the input terminal 5 is unplayable as shown in Figure 3a,
When the PCM reproduction signal 2 is input, an error detection signal is input to the input terminal 9. Therefore, the operation of the write address generation circuit 7 is stopped, writing is stopped, and the advance of the address is also stopped. Next, when a correct PCM reproduction signal is input to the input terminal 5, the write address generation circuit 7 operates, and the signal is written into the memory 6 according to the address. Therefore, as shown in Figure 3b, the
Only the PCM playback signal is written. In this way, the data stored in the memory 6 is sequentially read out according to the addresses generated from the read address generator 8. Therefore, by repeating this operation, a PCM reproduction signal containing no error data is outputted from the output terminal 11 at a period determined from the first reference clock 10.
なお、メモリ６は誤りデータがくるたびに書込
みが停止するので、メモリ６に記憶されているデ
ータの数は減少する。この実施例では、メモリ６
は余裕をみて十分な記憶容量を持つ必要がある。 Note that since writing to the memory 6 is stopped every time erroneous data is received, the number of data stored in the memory 6 decreases. In this embodiment, memory 6
must have sufficient storage capacity.
第４図はこの発明に係るPCM再生装置の他の
実施例を示すブロツク図である。同図において、
１２は前記第１基準クロツクよりいくぶん速い第
２基準クロツクが入力する第２基準クロツク入力
端子、１３はメモリ６に記憶されているデータの
数がある数を下回わつたとき、これを検出し、検
出信号を出力する容量検出回路、１４はこの検出
信号が入力したとき第１基準クロツクからいく分
早い第２基準クロツクに切換えて出力するセレク
タ、１５はこの検出信号の出力端子である。 FIG. 4 is a block diagram showing another embodiment of the PCM reproducing apparatus according to the present invention. In the same figure,
12 is a second reference clock input terminal to which a second reference clock that is somewhat faster than the first reference clock is input; 13 is a terminal for detecting when the number of data stored in the memory 6 falls below a certain number; , a capacitance detection circuit that outputs a detection signal; 14 is a selector that switches from the first reference clock to a somewhat earlier second reference clock when this detection signal is input; and 15 is an output terminal for this detection signal.
次に、上記構成に係るPCM再生装置の動作に
ついては第２図に示す動作と同様であることはも
ちろんであるが、例えばメモリ６に記憶されてい
るデータ数がある数を下回わつたとき、容量検出
回路１３はこれを検出し、検出信号をセレクタ１
４に出力する。したがつて、セレクタ１４はこの
検出信号を受けて、いくぶん早い第２基準クロツ
クを出力するように切換える。 Next, the operation of the PCM playback device according to the above configuration is of course similar to the operation shown in FIG. 2, but for example, when the number of data stored in the memory 6 falls below a certain number. , the capacitance detection circuit 13 detects this and sends the detection signal to the selector 1.
Output to 4. Therefore, the selector 14 receives this detection signal and switches to output the second reference clock, which is somewhat faster.
なお、メモリ６の書込みを少し速めるためには
PCM再生信号も少し速める必要があるので、出
力端子１５から出力する第２基準クロツクはメモ
リ６より前にあるPCM再生系のクロツク制御信
号用に使われる。また、この第２基準クロツクの
状態により、回転数を上げるなどして、記録媒体
の再生をも速める。このようにして、誤りデータ
を捨てた分だけ、メモリ６に補充する。そして、
メモリ６の補充が終ると、セレクタ１４は第１基
準クロツク端子１０から入力する第１基準クロツ
クを選択し、次の誤り検出に備える。また、読出
し用アドレス発生回路８は第１基準クロツクが入
力するので、メモリ６からの読出し周期に変動は
発生しない。 In addition, in order to speed up writing to memory 6 a little,
Since the PCM reproduction signal also needs to be sped up a little, the second reference clock output from the output terminal 15 is used for the clock control signal of the PCM reproduction system located before the memory 6. Furthermore, depending on the state of the second reference clock, the rotation speed is increased to speed up reproduction of the recording medium. In this way, the memory 6 is replenished by the amount of erroneous data discarded. and,
When the memory 6 has been refilled, the selector 14 selects the first reference clock input from the first reference clock terminal 10 in preparation for the next error detection. Further, since the first reference clock is input to the read address generation circuit 8, no fluctuation occurs in the read cycle from the memory 6.
第５図はこの発明に係るPCM再生装置の更に
他の実施例を示すブロツク図であり、例えば誤り
が３個以上連続して生じる場合のみデータを捨
て、誤り連続数が２個以下のときは補正データを
そのまま再生するようにメモリを制御するもので
ある。同図において、１６は入力端子５に入力す
るPCM再生信号に誤りがあることを検出し、検
出信号が入力したとき、補間動作を行なう補間回
路、１７は誤り状態をチエツクする誤り数カウン
ト回路である。 FIG. 5 is a block diagram showing still another embodiment of the PCM reproducing apparatus according to the present invention. For example, data is discarded only when three or more errors occur consecutively, and when the number of consecutive errors is two or less, the data is discarded. This controls the memory so that the correction data is reproduced as is. In the figure, 16 is an interpolation circuit that detects that there is an error in the PCM reproduction signal input to the input terminal 5 and performs an interpolation operation when the detection signal is input, and 17 is an error count circuit that checks the error state. be.
次に、上記構成に係るPCM再生装置の動作に
ついては第２図の動作と同様であることはもちろ
んであるが、入力端子５に入力するPCM再生信
号は補間回路１６を通り、メモリ６に入力する。
そして、このメモリ６への書込みは誤り数カウン
ト回路１７の状態により制御される。例えば、誤
りが３個以上連続した場合、書込みを停止し、ア
ドレスの進むのを停止する。また、誤りが２個以
上連続しないならば補間回路１６の出力信号が順
にメモリ６に書き込まれる。 Next, the operation of the PCM playback device according to the above configuration is of course similar to the operation shown in FIG. do.
Writing to the memory 6 is controlled by the state of the error count circuit 17. For example, if three or more errors occur in a row, writing is stopped and the address stops advancing. Furthermore, if two or more errors do not occur consecutively, the output signals of the interpolation circuit 16 are sequentially written into the memory 6.
以上詳細に説明したように、この発明に係る
PCM再生装置によれば再生不能のPCM信号を補
正するのではなく、完全に抜きとるので、超高品
質な音楽の記録再生をめざすPCM録音再生機に
用いると、補正音による音質の低下がなくなる効
果がある。 As explained in detail above, this invention relates to
The PCM playback device does not correct the unplayable PCM signal, but completely extracts it, so when used in a PCM recording and playback device that aims to record and play back ultra-high quality music, there will be no deterioration in sound quality due to correction sound. effective.
第１図ａ，第１図ｂおよび第１図ｃはPCM再
生信号をPAM信号に変換するときに、誤り信号
が生じたときの従来の信号処理方法によるデータ
例を示す図、第２図はこの発明に係るPCM再生
装置の一実施例を示すブロツク図、第３図ａおよ
び第３図ｂは第２図を説明するためのデータ例を
示す図、第４図はこの発明に係るPCM再生装置
の他の実施例を示すブロツク図、第５図はこの発
明に係るPCM再生装置の更に他の実施例を示す
ブロツク図である。
１は正しく再生されたPCM信号に対応した
PAM信号、２は再生不能なデータ、３および４
は補正を行なつたデータ、５は入力端子、６はメ
モリ、７は書込み用アドレス発生回路、８は読出
し用アドレス発生回路、９は入力端子、１０は第
１基準クロツク端子、１１は出力端子、１２は第
２基準クロツク端子、１３は容量検出回路、１４
はセレクタ、１５は出力端子、１６は補間回路、
１７は誤り数カウント回路。なお、図中、同一符
号は同一または相当部分を示す。
Figures 1a, 1b, and 1c are diagrams showing data examples obtained by the conventional signal processing method when an error signal occurs when converting a PCM reproduced signal to a PAM signal. A block diagram showing an embodiment of the PCM playback device according to the present invention, FIGS. 3a and 3b are diagrams showing data examples for explaining FIG. 2, and FIG. 4 is a block diagram showing an embodiment of the PCM playback device according to the invention. FIG. 5 is a block diagram showing still another embodiment of the PCM reproducing apparatus according to the present invention. 1 corresponds to correctly reproduced PCM signals
PAM signal, 2 is unreproducible data, 3 and 4
is corrected data, 5 is an input terminal, 6 is a memory, 7 is a write address generation circuit, 8 is a read address generation circuit, 9 is an input terminal, 10 is a first reference clock terminal, 11 is an output terminal , 12 is a second reference clock terminal, 13 is a capacitance detection circuit, 14
is a selector, 15 is an output terminal, 16 is an interpolation circuit,
17 is an error number counting circuit. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.
Claims (1)
PCM再生信号の入力によつてアドレスを順次発
生し、再生不能なPCM再生信号が入力したとき
その誤り検出信号によつてアドレス発生動作を停
止する書込み用アドレス発生回路と、この書込み
用アドレス発生回路から出力するアドレスに従つ
てPCM再生信号を書込むメモリと、第１基準ク
ロツクの入力によつてメモリに記憶されている
PCM再生信号を順次読み出す読出し用アドレス
発生回路とを備え、再生不能なPCM再生信号を
抜き取り、連続したPCM再生信号とし再生する
ことを特徴とするPCM再生装置。 ２ メモリに記憶されているデータの数がある数
を下回わつたとき、これを検出し検出信号を出力
する容量検出回路と、この検出信号が入力したと
き、前記第１基準クロツクよりいくぶん速い第２
基準クロツクに切換えて前記書込み用アドレス発
生回路に出力するセレクタとを備えたことを特徴
とする特許請求の範囲第１項記載のPCM再生装
置。 ３ 前記誤り検出信号の入力によつてPCM再生
不能なPCM再生信号にし補間動作を行なう補間
回路と、入力するPCM再生信号の誤り連続数を
カウントし、そのカウント状態によつて前記書込
み用アドレス発生回路の動作を停止する信号を出
力する誤り数カウント回路とを備えたことを特徴
とする特許請求の範囲第１項記載のPCM再生装
置。[Claims] 1. The first reference clock is input and correct.
A write address generation circuit that sequentially generates addresses in response to the input of a PCM playback signal and stops the address generation operation based on the error detection signal when an unreproducible PCM playback signal is input; and this write address generation circuit. A memory in which the PCM reproduction signal is written according to the address output from the memory, and a PCM reproduction signal is stored in the memory according to the input of the first reference clock.
What is claimed is: 1. A PCM playback device comprising a readout address generation circuit that sequentially reads out PCM playback signals, extracting unreproducible PCM playback signals and reproducing them as continuous PCM playback signals. 2. A capacitance detection circuit that detects when the number of data stored in the memory falls below a certain number and outputs a detection signal; Second
2. The PCM playback device according to claim 1, further comprising a selector for switching to a reference clock and outputting the clock to the write address generation circuit. 3. An interpolation circuit that performs an interpolation operation to convert the PCM playback signal into a PCM playback signal that cannot be played back by inputting the error detection signal, and counts the number of consecutive errors in the input PCM playback signal, and generates the write address based on the counting state. 2. The PCM playback device according to claim 1, further comprising an error count circuit that outputs a signal to stop the operation of the circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11722078A JPS5542383A (en) | 1978-09-21 | 1978-09-21 | Pcm reproducer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11722078A JPS5542383A (en) | 1978-09-21 | 1978-09-21 | Pcm reproducer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5542383A JPS5542383A (en) | 1980-03-25 |
| JPS6131549B2 true JPS6131549B2 (en) | 1986-07-21 |
Family
ID=14706360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11722078A Granted JPS5542383A (en) | 1978-09-21 | 1978-09-21 | Pcm reproducer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5542383A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285959U (en) * | 1985-11-20 | 1987-06-01 | ||
| JPH0673226B2 (en) * | 1987-06-12 | 1994-09-14 | 株式会社シーエスケイ | Optical recording medium read error detection device |
| DE69705904T3 (en) * | 1996-09-02 | 2009-08-27 | Canon K.K. | Magenta toners for developing electrostatic images and manufacturing processes |
| US6117605A (en) * | 1997-07-08 | 2000-09-12 | Canon Kabushiki Kaisha | Magenta toner for developing electrostatic images and process for production thereof |
| DE60131227T2 (en) | 2000-09-01 | 2008-10-09 | Canon K.K. | Toner and imaging process |
| US6855471B2 (en) | 2002-01-15 | 2005-02-15 | Canon Kabushiki Kaisha | Toner and image-forming method |
-
1978
- 1978-09-21 JP JP11722078A patent/JPS5542383A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5542383A (en) | 1980-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950007945B1 (en) | Data recording & reproducing system | |
| EP0209141B1 (en) | Pcm signal recording and reproducing apparatus | |
| KR850006958A (en) | Rotary head type PCM recording and playback method and system | |
| JPS62192076A (en) | Data recording and reproducing method | |
| JPH0525233B2 (en) | ||
| JPS6131549B2 (en) | ||
| JP2557340B2 (en) | Control method of memory for deinterleave processing in digital reproducing apparatus | |
| JPH0661154B2 (en) | PCM signal recorder | |
| JPH0831104A (en) | Digital information recording system and recorder | |
| JPS6338897B2 (en) | ||
| US5222001A (en) | Signal processing circuit of digital audio tape recorder | |
| JP2850366B2 (en) | Buffer memory circuit | |
| JPH1186465A (en) | Signal processor | |
| KR100195016B1 (en) | Memory Control Circuit and Method of Digital Video Disc Playback Device | |
| JPH0782713B2 (en) | PCM signal recording / reproducing apparatus and reproducing apparatus | |
| JPH0473336B2 (en) | ||
| JPH10302414A (en) | Method and device for processing/outputting data | |
| JPS6040569A (en) | Reproducer of pcm signal | |
| JPH0783275B2 (en) | Error correction code decoding device | |
| JPS6267785A (en) | Sound recording and reproducing device | |
| JPS6340059B2 (en) | ||
| JPH038613B2 (en) | ||
| JPH0640420B2 (en) | PCM playback device | |
| JPH02158965A (en) | Digital data reproducing device | |
| JPH0782712B2 (en) | Digital signal recording / reproducing device |