JPS6130287Y2 - - Google Patents
Info
- Publication number
- JPS6130287Y2 JPS6130287Y2 JP1981182890U JP18289081U JPS6130287Y2 JP S6130287 Y2 JPS6130287 Y2 JP S6130287Y2 JP 1981182890 U JP1981182890 U JP 1981182890U JP 18289081 U JP18289081 U JP 18289081U JP S6130287 Y2 JPS6130287 Y2 JP S6130287Y2
- Authority
- JP
- Japan
- Prior art keywords
- storage case
- case
- semiconductor pellet
- protrusion
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000008188 pellet Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 claims 1
- 239000002131 composite material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
本考案は、複合半導体装置に使用する半導体ペ
レツト収納ケースに係る。
レツト収納ケースに係る。
複合半導体装置は、一般に、複数個の半導体ペ
レツトを樹脂ケース内に収納し、各ペレツト間を
電気的に接続して出力電流を大きくするように構
成されている。
レツトを樹脂ケース内に収納し、各ペレツト間を
電気的に接続して出力電流を大きくするように構
成されている。
しかしながら、上記各ペレツト間を接続するの
にセラミツク等の絶縁基板上に形成した薄膜状の
導電路で行なうために目的とする大電流を流せな
いという欠点がある。
にセラミツク等の絶縁基板上に形成した薄膜状の
導電路で行なうために目的とする大電流を流せな
いという欠点がある。
本考案は、上記の事情に基づきなされたもので
電気導電性材料で形成した有底カツプ状ケース内
に半導体ペレツトを収納し、かつケース開口端に
は、端子位置決め用の突起を設け、この突起を利
用して各ペレツトの端子を取り付け、かつカソー
ドリード間を共通の連結バーで接続し、大電流を
流し得るようにした複合半導体装置における半導
体ペレツト収納ケースを提供することを目的とす
る。
電気導電性材料で形成した有底カツプ状ケース内
に半導体ペレツトを収納し、かつケース開口端に
は、端子位置決め用の突起を設け、この突起を利
用して各ペレツトの端子を取り付け、かつカソー
ドリード間を共通の連結バーで接続し、大電流を
流し得るようにした複合半導体装置における半導
体ペレツト収納ケースを提供することを目的とす
る。
以下に、本考案の一実施例につき図面を参照し
て説明する。
て説明する。
第１図は、本考案に係る半導体ペレツト収納ケ
ースの斜視図を示し、この収納ケース１は、有底
カツプ状に形成され、その開口端に突起２が設け
られている。
ースの斜視図を示し、この収納ケース１は、有底
カツプ状に形成され、その開口端に突起２が設け
られている。
この突起２は、少くとも、二箇所に形成すれば
良いが、組立時の方向性を考慮する必要性をなく
すため互いに対向する位置に四箇所形成するのが
好ましい。
良いが、組立時の方向性を考慮する必要性をなく
すため互いに対向する位置に四箇所形成するのが
好ましい。
上記収納ケース１の使用状態を第２図及び第３
図に示す。
図に示す。
すなわち、収納ケース１の内底面中央部に半導
体ペレツト３を固定し、このペレツト３の表面に
形成した電極部にＳ字状に曲げたカソードリード
４を接続する。その後、絶縁性樹脂を充填し、樹
脂封止５する。
体ペレツト３を固定し、このペレツト３の表面に
形成した電極部にＳ字状に曲げたカソードリード
４を接続する。その後、絶縁性樹脂を充填し、樹
脂封止５する。
上記収納ケース１をセラミツク等の絶縁基板６
を介して放熱板兼用の基板７に取り付ける。
を介して放熱板兼用の基板７に取り付ける。
次に、連結バー８、端子９を収納ケース１に固
定する。
定する。
この場合、端子９は、その一端近傍に穿つた透
孔１０を収納ケース１の開口端に設けた突起２に
挿通することによつて位置決めされ、その後、突
起２と端子９とをソルダ付け等により固定する。
孔１０を収納ケース１の開口端に設けた突起２に
挿通することによつて位置決めされ、その後、突
起２と端子９とをソルダ付け等により固定する。
第３図では端子９が各収納ケースに対応して１
個ずつであるが、端子９を端子８のように、一体
的にしてもよい。
個ずつであるが、端子９を端子８のように、一体
的にしてもよい。
上記の説明から明らかなように本考案によれば
半導体ペレツトを収納するケースの開口端に突起
を設けたので、端子を精度良く位置決めすること
ができ、かつ連結バーを使用することにより大電
流を流すことが可能となる。
半導体ペレツトを収納するケースの開口端に突起
を設けたので、端子を精度良く位置決めすること
ができ、かつ連結バーを使用することにより大電
流を流すことが可能となる。
なお、本考案の実施例では、複数個の半導体ペ
レツトを使用する複合半導体装置を例にして説明
したが、本考案に係る収納ケースは、上記のもの
に限定されるものではなく、勿論、単体でも使用
し得ることはいうまでもない。
レツトを使用する複合半導体装置を例にして説明
したが、本考案に係る収納ケースは、上記のもの
に限定されるものではなく、勿論、単体でも使用
し得ることはいうまでもない。
第１図は、本考案の半導体ペレツト収納ケース
の斜視図、第２図は、上記収納ケースの使用状態
を示す断面図、第３図は、同じくその斜視図であ
る。 １……収納ケース、２……突起、３……半導体
ペレツト、４……カソードリード、５……樹脂封
止、７……基板、８……連結バー、９……端子、
１０……透孔。
の斜視図、第２図は、上記収納ケースの使用状態
を示す断面図、第３図は、同じくその斜視図であ
る。 １……収納ケース、２……突起、３……半導体
ペレツト、４……カソードリード、５……樹脂封
止、７……基板、８……連結バー、９……端子、
１０……透孔。
Claims (1)
- 放熱用基板上に絶縁基板を介して固着された電
気導電性材料で形成された有底カツプ状ケース、
該ケース内底面に半導体ペレツトが固着されると
ともに収納ケース内に絶縁性樹脂が充填され、こ
の収納ケースは前記半導体ペレツトの一方の導電
路となし、収納ケースの開口端に外部導出端子の
位置決め用の突起を設けたことを特徴とする半導
体ペレツト収納ケース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981182890U JPS5887352U (ja) | 1981-12-10 | 1981-12-10 | 半導体ペレツト収納ケ−ス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981182890U JPS5887352U (ja) | 1981-12-10 | 1981-12-10 | 半導体ペレツト収納ケ−ス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5887352U JPS5887352U (ja) | 1983-06-14 |
| JPS6130287Y2 true JPS6130287Y2 (ja) | 1986-09-05 |
Family
ID=29981660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981182890U Granted JPS5887352U (ja) | 1981-12-10 | 1981-12-10 | 半導体ペレツト収納ケ−ス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887352U (ja) |
-
1981
- 1981-12-10 JP JP1981182890U patent/JPS5887352U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5887352U (ja) | 1983-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975763A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
| US5260601A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
| IT1280673B1 (it) | Modulo di dispositivi a semiconduttori di alta potenza con bassa resistenza termica e metodo di fabbricazione semplificato | |
| US4032964A (en) | Multiple hybrid semiconductor structure | |
| JPH0789576B2 (ja) | ヒートシンク機能を有する集積回路用パッケージ及びその製造方法 | |
| JPS6130287Y2 (ja) | ||
| JP2547538B2 (ja) | 半導体装置 | |
| JPS6011651Y2 (ja) | 半導体装置 | |
| JPS59143348A (ja) | 電子部品 | |
| JPH0834281B2 (ja) | 半導体装置 | |
| JPH021829Y2 (ja) | ||
| JP2542806B2 (ja) | 半導体装置 | |
| JPS5926603Y2 (ja) | ハイブリッド・イグナイタ− | |
| JP2512289B2 (ja) | 樹脂封止型半導体装置 | |
| JPS635248Y2 (ja) | ||
| JPH0442927Y2 (ja) | ||
| JPH06349985A (ja) | 半導体装置 | |
| JPS6134632Y2 (ja) | ||
| JPH09232104A (ja) | チップ型過電流保護素子 | |
| JPS5838561Y2 (ja) | 電子部品のパツケ−ジ構造 | |
| JPH0533535B2 (ja) | ||
| JPH02114943U (ja) | ||
| JPS6245412Y2 (ja) | ||
| JPH0686345U (ja) | 複合半導体装置 | |
| JPH03106755U (ja) |