JPS61296465A - Goal distribution system for parallel type inference computer - Google Patents

Goal distribution system for parallel type inference computer

Info

Publication number
JPS61296465A
JPS61296465A JP13697585A JP13697585A JPS61296465A JP S61296465 A JPS61296465 A JP S61296465A JP 13697585 A JP13697585 A JP 13697585A JP 13697585 A JP13697585 A JP 13697585A JP S61296465 A JPS61296465 A JP S61296465A
Authority
JP
Japan
Prior art keywords
goal
processor element
processor
processing
new
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13697585A
Other languages
Japanese (ja)
Other versions
JPH0154740B2 (en
Inventor
Mamoru Sugie
杉江 衛
Mitsugi Yoneyama
米山 貢
Masaaki Iwasaki
正明 岩嵜
Seiichi Yoshizumi
吉住 誠一
Toshibumi Sakabe
坂部 俊文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP13697585A priority Critical patent/JPS61296465A/en
Publication of JPS61296465A publication Critical patent/JPS61296465A/en
Publication of JPH0154740B2 publication Critical patent/JPH0154740B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Devices For Executing Special Programs (AREA)
  • Multi Processors (AREA)

Abstract

PURPOSE:To reduce the frequency of communication and to improve performance by processing one of new goals formed as the result of goal processing by a processor element without sending the goal to a goal pool. CONSTITUTION:When a goal 'like (Hanako, A)' corresponding to the initial question is transferred to the processor element #0 and processed, new goal 'children (Hanako, Taro), like (Taro, Y)' and 'children (Hanako, Kazuko), like (Kazuko, Y)' are formed. Only the 1st goal out of these goals is transferred to one #n of processor elements in waiting through the goal pool and processed and the 2nd goal is processed by the element #0. Since the frequency of the transfer of the new goal from the processor element to the goal pool and that of the transfer from the goal pool to the processor element can be reduced only by one each, the frequency of communication can be reduced. Thus, the frequency of communication can be reduced and the performance can be improved.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は並列型推論計算機に係り、各プロセッサエレメ
ント間のゴールの受は渡し頻度を減らすことによって、
同時に動作しうるプロセッサエレメント数を増加させる
ゴールの分配方式に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a parallel reasoning computer, in which goals can be exchanged between processor elements by reducing the frequency of passing.
This invention relates to a goal distribution method that increases the number of processor elements that can operate simultaneously.

〔発明の背景〕[Background of the invention]

従来の推論計算機では、推論処理の逐次的実行が一般的
であった。その代表的な処理方式は。
In conventional inference computers, inference processing is generally executed sequentially. What is the typical processing method?

「ニシンバラ大学人工知能学部研究報告(Dept。“Research Report of Department of Artificial Intelligence, Nishinburgh University (Dept.

of Artificial Intellj、gen
eeResearehReport)第39号および第
40号(1977)Jに詳しく述べられている。こうし
た逐次型推論割算には、ひとつのプロセッサによって、
ひとつひとつの推論処理を逐次実行するために、処理性
能が低いという問題点があった。一般にひとつのゴール
の推論処理からは複数の新しいゴールが派生し、これら
の新しいゴールは、並列に処理することが可能である。
of Artificial Intelj, gen
ee Research Report) No. 39 and No. 40 (1977) J. For this kind of sequential reasoning division, one processor can perform
Since each inference process is executed sequentially, there is a problem in that the processing performance is low. Generally, multiple new goals are derived from inference processing of one goal, and these new goals can be processed in parallel.

この点に着目して、例えば、「第5世代コンピュータシ
ステムに関する国際会議(1984年)、!il演論文
論文集Proe、of I nt。
Focusing on this point, for example, ``International Conference on Fifth Generation Computer Systems (1984), Collection of Proceedings Proe, of Int.

Conf、  on  Fifth  Generat
jon  Comput、erSystems 198
4 、 I C0T) 、第479頁−第488頁」 
(公知例■)のように複数のプロセッサ・エレメントを
ネットワークによって結合し、複数の推論処理を並列実
行することによって処理性能を向上させようという並列
型推論計算機の提案がなされてきた。
Conf, on Fifth Generat
jon Comput, erSystems 198
4, ICOT), pp. 479-488.”
There have been proposals for a parallel inference computer that attempts to improve processing performance by connecting multiple processor elements through a network and executing multiple inference processes in parallel, as in (Public Known Example ■).

並列型推論計算機では、次の2点が課題とてなっている
ゆ (1)推論処理をできるだけ多くのプロセッサ・エレメ
ントの分散させ、並列動作するプロセッサ・エレメント
の台数を大きくする。
In a parallel inference computer, there are two issues: (1) Distribute inference processing to as many processor elements as possible to increase the number of processor elements that operate in parallel.

(2)  スルーブツトの小さいネットワークで、効率
的にゴールを分配する。
(2) Efficiently distribute goals in a network with small throughput.

(1)、 (2)は無関係ではなく、ネットワーク・ス
ループッ1−は実現的にはある値に制限されるので。
(1) and (2) are not unrelated, since the network throughput 1- is practically limited to a certain value.

(1)の達成には、(2)の課題の克服が不可欠である
In order to achieve (1), it is essential to overcome the issue (2).

さて、従来の並列型推論計算機では、例えば、公知例I
に示されているように、各プロセッサ・ニレメンI〜は
ひとつのゴール処理の結果派生した新しいゴールをプー
ル(ゴール・プールと呼ぶ)に送っていた。各プロセッ
サ・エレメントは、ゴール・プールにアクセスして、ゴ
ールを取り出し、推論処理を行なう。このため、プロセ
ッサ・工1ノメン1−における推論処理毎にゴール・プ
ールを介しての各プロセッサ・エレメント間での交信が
必″要になり、ネットワークのスループットが十分でな
い場合に“は、並処動作できるプロセッサ・エレメント
の数が制限されてしまう。
Now, in conventional parallel inference computers, for example, known example I
As shown in , each processor Nilemen I~ sent a new goal derived as a result of one goal processing to a pool (referred to as a goal pool). Each processor element accesses the goal pool to retrieve goals and perform inference processing. Therefore, communication between each processor element via the goal pool is required for each inference process in the processor element 1-, and if the network throughput is insufficient, The number of processor elements that can operate is limited.

また、情報処理学会第30口金国大会予稿集6C−9(
p、201)(公知例■)の例のように、東、西、南、
北のプロセッサ・エレメントと接続して、網状のネット
ワークを形成し、新しいゴールを、それを生成したプロ
セッサ・エレメント、(自プロセッサ・エレメントと呼
ぶ)→東プロセッサ・エレメント→南プロセッサ・ニレ
メンl−→自プロセッサ・工■/メント→・・・・・・
・・・・と順次分配することによって、必要とされるネ
ットワーク・スループットを低く抑えようという従来例
もある。
In addition, Information Processing Society of Japan 30th National Conference Proceedings 6C-9 (
p. 201) (known example ■), east, west, south,
It connects with the north processor element to form a net-like network and generates a new goal from the processor element that generated it (called its own processor element) → east processor element → south processor niremen l− → Own processor/engineering→・・・・・・
There is also a conventional example in which the required network throughput is kept low by distributing the information sequentially.

公知例■でば4近傍接続の網状ネッ1−ワークの導入に
よって、必要とさ九るネットワーク・スループットを低
く抑えているが、〜IGb/seeのスループットが必
要であり、通常のネットワークでは、並列動作するプロ
セッサ台数が十分には大きくできなかった。
In the known example, the required network throughput is kept low by introducing a reticular network with 4-neighbor connections, but a throughput of ~IGb/see is required, and in a normal network, parallel The number of operating processors could not be increased enough.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、ネットワークを介しての各プロセッザ
エ1ノメン1−間の交信の頻度を減らすことのできるゴ
ールの分配方式を提供し、高性能の並列型推論計算機を
実現することにある。
An object of the present invention is to provide a goal distribution method that can reduce the frequency of communication between each processor element 1 via a network, and to realize a high-performance parallel reasoning computer.

〔発明の概要〕[Summary of the invention]

プロセッサエレメントのゴール処理の結果生じる新しい
ゴールは通常1.2個であり、1個の場合も多い。した
がって、生成した新しいゴールを、処理を行なったプロ
セッサエレメントの次の処理用のゴールとすれば、ネッ
トワークを介して他のプロセッサエレメントにゴールを
受は渡す必要がない。
The number of new goals generated as a result of goal processing by a processor element is usually 1.2, and often 1. Therefore, if the generated new goal is the goal for the next processing of the processor element that has performed the processing, there is no need to pass the goal to another processor element via the network.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を詳細に説明する。並列型推論
計算機は、−例として2−階述語論理に基づいたプロロ
グ(P rol、og)という言語によって書かれたプ
ログラムを実行することができる。
Hereinafter, one embodiment of the present invention will be described in detail. A parallel reasoning computer can run a program written in a language called Prolog (Prolog, og), which is based on two-order predicate logic, for example.

プロログの文法、プログラミング法、プログラム例に関
しては、中島秀之r −P rologJ (産業図書
)等の教科書に述べられている。第2図に、こうしたプ
ーロログプログラムの例を示す。第2図第1行は質問で
[花子は何が好きですか。」と読む、第2行は、ルール
を記述しており、「XがYを好きだということは、Xが
Zの子供で、かつ、ZがYを好きだということである。
Prolog grammar, programming methods, and program examples are described in textbooks such as Hideyuki Nakajima's r-PrologJ (Sangyo Tosho). FIG. 2 shows an example of such a poololog program. The first line of Figure 2 is a question [What does Hanako like? The second line, which reads ``, describes the rule: ``X likes Y means that X is Z's child and Z likes Y.

」と読む。第3行へ・第7行は事実関係を記述している
” is read. The third line and the seventh line describe the facts.

第2図のプログラムは次のように実行される。The program in FIG. 2 is executed as follows.

第1行の質問を第3行〜第7行の事実に照らし合わせ、
花子に対する事実が見当らないので、第2行のルールを
適用する。その結果、第1行の質問は′子供(花子、Z
)、好き(z、y)’即ち、「花子は誰かの子供で、こ
の誰かは何が好きか。」という質問に置き換えら九る。
Compare the question in line 1 with the facts in lines 3 to 7,
Since we can't find any facts about Hanako, we apply the rule in the second line. As a result, the question in the first line is ``child (Hanako, Z
), likes (z, y)', which can be replaced with the question, ``Hanako is someone's child, what does this someone like?''

第1行の質問をゴールと呼ぶ0次に、置き換えられた結
果の新しい質問(ゴール)は第2図、第3行〜第7行の
事実と照らし合わされ、 ′子供(花子、太部)、好き
(太部、野球)′即ち、「花子は太部の子供で、かつ太
部は野球が好きだ。」という結果と、 ゛子供(花子、
和子)、好き(花子2本)′ という結果が得られる。
The question in the first row is called the goal. Next, the new question (goal) resulting from the replacement is compared with the facts in rows 3 to 7 of Figure 2. Likes (Tabe, baseball)′ In other words, “Hanako is Tabe’s child, and Tabe likes baseball.” and ゛Child (Hanako,
The results are ``Kazuko'' and ``Like'' (2 Hanako)'.

第1の結果からは、 ′好き(花子。From the first result, ``I like it (Hanako).

野球)′が、第2の結果からは′好き(花子2本)′が
得ら九る。
Baseball)', but from the second result we get 'Like (2 Hanako)'.

本発明の実施例を第1図に示す。最初の質問に対応する
ゴール、 ′好き(花子、A)′がプロセッサエレメン
ト#0に渡され処理された結果、′子供(花子、太部)
、好き(太部、Y)′と′子供(花子、和子)、好き(
花子、Y)′という2つの新しいゴールが生成される。
An embodiment of the invention is shown in FIG. The goal corresponding to the first question, ``Like (Hanako, A)'' is passed to processor element #0 and processed, and as a result, ``Child (Hanako, Abe)''
, Like (Taabe, Y)' and 'Children (Hanako, Kazuko), Like (
Two new goals, Hanako, Y)′, are generated.

これら2つの新ゴールのうぢ、第1番目のゴールだけが
ゴールブールに渡され、第2番目のゴールはプロセッサ
エレメント・#0で処理される。ゴールブ・−ルに渡さ
れた第1番目のゴールは、待機中のプロセッサニレメン
l−のびとつ#nに渡され処理される。
Of these two new goals, only the first goal is passed to the goal Boolean, and the second goal is processed by processor element #0. The first goal passed to the goal block is passed to the waiting processor #n for processing.

システムで処理可能なゴールのすべてを処理するための
プログラムおよびデータはシステムに共通な記憶場所(
図示せず)に記憶され、各プロセッサは適宜こわ、をア
クセスする。
Programs and data for processing all of the goals that can be processed by the system are stored in a common storage location (
(not shown) and is accessed by each processor as appropriate.

本実施例では、公知例夏の場合(、;2回ずつ行なった
新ゴールの、プロセッサエレメントからゴールプールへ
の転送とゴールブールがプロセッサエレメントの転送を
、そムぞれ1個ずつに減少さ1!ることができる、この
結果、ネットワークの使用頻度が、公知例Iの5回から
3回に減るので、その分だけ多くのプロセッサニレメン
1−を並列動作させることができる。
In this embodiment, in the case of the known summer (,; the transfer of a new goal from the processor element to the goal pool and the transfer of the goal Boolean from the processor element, which are performed twice, are reduced to one each. 1! As a result, the frequency of network use is reduced from 5 times in Known Example I to 3 times, so that more processors 1- can be operated in parallel.

公知例■では、新ゴールの発生のたびに、自プロセッサ
・エレメント→東プロセソザ・エレメント→南プロセッ
ザ・エレメント→自プロセッサ・エレメントと循環的に
分配先を変えていくので、発生した新ゴールのうちの1
/3しか自プロセッサに閉じ込めることができない。即
ち、ネットワークの使用頻度は高々2/3にしか低減で
きない。
In the known example ■, each time a new goal occurs, the distribution destination is changed cyclically from the own processor element → east processor element → south processor element → own processor element, so that among the new goals that occur, 1
/3 can only be confined to its own processor. In other words, the frequency of network use can be reduced by at most two-thirds.

本発明ではひとつの推論処理毎に、少くともひとつの新
ゴールを自ブロセッザに分配するので、より高いゴール
の閉じ込め率を得ることができる。
In the present invention, at least one new goal is distributed to the own browser for each inference process, so a higher goal confinement rate can be obtained.

特に、ひとつの推論処理から1.2個の新ゴールしか発
生し、ない場合には、公知例■との差が大きくなり有効
である。
In particular, if only 1.2 new goals are generated from one inference process, and there are no new goals, the difference from the known example (2) becomes large and is effective.

〔発明の効果〕〔Effect of the invention〕

第1図の例では、2回のゴール処理で結果が得ら肛たが
、通常、結果が得られる迄には10回以上のゴール処理
が必要とされる。本発明ではゴール処理の結果生成した
新ゴールのうちのひとつは、ネット1ノークを介してゴ
ールプールに送ることなく、ゴール処理を実施したプロ
セッサエレメントに閉じ込める。したがって、本発明に
よれば、ネットワークの使用頻度を従来の場合の10分
の1程度にまで低下させることができるので、並列型推
論計算機の性能を10倍に高める効果がある。
In the example of FIG. 1, the result can be obtained with two goal processes, but normally ten or more goal processes are required before a result is obtained. In the present invention, one of the new goals generated as a result of goal processing is confined to the processor element that performed the goal processing, without being sent to the goal pool via the net 1 node. Therefore, according to the present invention, the frequency of use of the network can be reduced to about one-tenth of that in the conventional case, which has the effect of increasing the performance of the parallel inference computer by ten times.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、プロセッサエレメント間のゴールの受は渡し
7を模式的に表わした図、第2図は、プロログのプログ
ラムの例である。 第2図、第1図における、A、X、Y、Xは変数を表わ
す。 第1図 第2凹 オlイ1 ?−々3戟花乞A)。 2  剣呑(X、Y)ニー1供(×。 3   ÷侠(花子、入郁)。 4   壬供促予、湘1)。 5  葛ぎ体部、野捧)。 乙      −41只(オロ子、奉)。 7  将さく犬7Px画)。 ν Z)、嘴さくiK、”)。
FIG. 1 is a diagram schematically showing the transfer 7 of goals between processor elements, and FIG. 2 is an example of a prolog program. A, X, Y, and X in FIG. 2 and FIG. 1 represent variables. Figure 1 2nd concave oil 1 ? -3 戟花 begging A). 2 Kendon (X, Y) Ni 1 Ku (×. 3 ÷ Chivalry (Hanako, Iryu). 4 Miku Kanyo, Sh1). 5. Kuzugi body part, Nosuke). Otsu -41 (Oroko, Hou). 7 Sho Saku Inu 7Px drawing). ν Z), beak iK,”).

Claims (1)

【特許請求の範囲】[Claims] 1、複数のプロセッサエレメントから成り、それぞれの
プロセッサエレメントが別個のゴールを同時に処理し、
該ゴール処理の結果生成した新しいゴールを各プロセッ
サエレメント間の交信によって他のプロセッサエレメン
トに渡し、該プロセッサエレメントが次にそのゴール処
理を行なう並列型推論計算機において、ゴールの処理毎
に、その結果生成した新しいゴールのうちのひとつを、
該ゴール処理を実行したプロセッサ・エレメントに分配
し、残りの新しいゴールを他のプロセッサ・エレメント
に分配することを特徴とする並列型推論計算機における
ゴール分配方式。
1. consists of multiple processor elements, each processing a separate goal simultaneously;
A new goal generated as a result of the goal processing is passed to other processor elements through communication between each processor element, and the result is generated each time the goal is processed in a parallel reasoning computer in which the processor element then processes the goal. One of my new goals is
A goal distribution method in a parallel reasoning computer, characterized in that the goal processing is distributed to the processor element that executed it, and the remaining new goals are distributed to other processor elements.
JP13697585A 1985-06-25 1985-06-25 Goal distribution system for parallel type inference computer Granted JPS61296465A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13697585A JPS61296465A (en) 1985-06-25 1985-06-25 Goal distribution system for parallel type inference computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13697585A JPS61296465A (en) 1985-06-25 1985-06-25 Goal distribution system for parallel type inference computer

Publications (2)

Publication Number Publication Date
JPS61296465A true JPS61296465A (en) 1986-12-27
JPH0154740B2 JPH0154740B2 (en) 1989-11-21

Family

ID=15187841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13697585A Granted JPS61296465A (en) 1985-06-25 1985-06-25 Goal distribution system for parallel type inference computer

Country Status (1)

Country Link
JP (1) JPS61296465A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6454740B2 (en) 2014-07-08 2019-01-16 カーディアック ペースメイカーズ, インコーポレイテッド Method for stabilizing lithium / carbon monofluoride batteries during recharging
CN111183434A (en) 2017-10-05 2020-05-19 谷歌有限责任公司 Low footprint resonator in flip-chip geometry

Also Published As

Publication number Publication date
JPH0154740B2 (en) 1989-11-21

Similar Documents

Publication Publication Date Title
US11461626B2 (en) Brain-like computing chip and computing device
Vernon Reactive Messaging Patterns with the Actor Model: Applications and Integration in Scala and Akka
Ekmecic et al. A survey of heterogeneous computing: concepts and systems
Zhao et al. Rethinking attention mechanism in time series classification
Seymour Mastering Kafka Streams and ksqlDB
Lerman et al. Parallel Evolution of Parallel Processors
Adeli et al. Parallel processing and parallel machines
Fisher An alternative approach to concurrent theorem-proving
Underwood A CSA model-based nuclear powek plant consultant
Treleaven et al. Future Computers: logic, data flow,..., control flow?
JPS61296465A (en) Goal distribution system for parallel type inference computer
Dawed et al. Coexistence and harvesting optimal policy in three species food chain model with general Holling type functional response
Jiang Neumann-Morgenstern stable set of a finite static strategy game
Popa et al. High-level Structured Interactive Programs with Registers and Voices.
WO2021077282A1 (en) Neural network model conversion method and apparatus, server, and storage medium
Durfee et al. Distributed artificial intelligence
Ramakrishnan et al. Efficient techniques for fast nested barrier synchronization
Liu et al. Promoting generalization for exact solvers via adversarial instance augmentation
Li et al. Free parallel data mining
JPS61182161A (en) Multi-processor processing system
El-Rewini et al. On considering communication in scheduling task graphs on parallel processors
Paun Some open problems about numerical P systems
Suzuki et al. Procedure level dataflow processing on dynamic structure multimicroprocessors
Hlynka Using Heritage in Multi-Population Evolutionary Algorithms
Bodin et al. Distributed computer diagnostic system KardioVid on the base of the multi-agent technologies

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term