JPS61293089A - Digital convergence correcting device - Google Patents

Abstract

PURPOSE:To execute the correction of B (blue shift), BL (lateral shift) independently from that of R (red shift) and G (green shift) by changing the amount of correction of R and G in accordance with the magnitude of the correction amount of B and BL. CONSTITUTION:The correction of R and G is the same as the conventional practice, however, in case the correction amount of B or BL is changed, the outputs from one-field memory 6B and 6BL are supplied to multipliers 16 and 17 so that a certain coefficient is multiplied. The outputs from the multipliers 16 and 17 are respectively added by adders 18 and 19 with the correction data of R and G which are the output from write data generating circuits 5R and 5G, and are stored in one-field memories of R and G; 6R and 6G. By selecting proper coefficients to be multiplied by the multipliers 16 and 17, the influence of the correction amount of B and BL on R and G is made nearly none. Therefore, the correction of B and BL can be executed almost independently from R and G.

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、カラーテレビジョン受像機におけるディジ
タルコンバーゼンス補正装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital convergence correction device for a color television receiver.

［従来の技術］ 第２図は、カラーテレビジョン受像機において従来から
用いられているディジタルコンバーゼンス補正装置の概
略を示すブロック図である。図において、テストパター
ン発生回路（１）、コントロールパネル（２）、書込み
アドレス発生回路（３）は１つずつ設けられているが、
他の構成要素はＲ（赤シフ））、Ｇ（緑シフト）、Ｂ（
青シフト）、ＢＬ（横方向シフト）の各コンバーゼンス
コイルに対応して合計４系統が設けられている。[Prior Art] FIG. 2 is a block diagram schematically showing a digital convergence correction device conventionally used in color television receivers. In the figure, one test pattern generation circuit (1), one control panel (2), and one write address generation circuit (3) are provided.
Other components are R (red shift)), G (green shift), B (
A total of four systems are provided corresponding to the convergence coils of blue shift) and BL (lateral shift).

コントロールパネル（２）のデータ書込みキー（２ｂ）
にＲ，Ｇ、Ｂ、ＢＬと示しているのは、これらの各系統
にそれぞれ対応したキーであることを意味する。Data write key (2b) on control panel (2)
The letters R, G, B, and BL shown in the figure mean keys corresponding to each of these systems.

つぎに、第２図に示したディジタルコンバーゼンス補正
装置の動作を説明する。この装置の動作は、ディジタル
コンバーゼンス補正データを１フイールドメモリ（６）
へ書込む動作と、１フイールドメモリ（６）からデータ
を読み出してディジタルコンバーゼンス補正を実際に行
う動作とに大別される。Next, the operation of the digital convergence correction device shown in FIG. 2 will be explained. The operation of this device is to store digital convergence correction data in one field memory (6).
and the operation of reading data from the 1-field memory (6) and actually performing digital convergence correction.

書込み動作においては、テストパターン発生回路（１）
によって格子状の画像を画面上に映し出す。そして、コ
ントロールパネル（２）のカーソルキー（２ａ）を操作
して、調整を行う格子点にカーソルキー（２ａ）を移動
させる。このときのカーソルキー（２ａ）の出力信号に
応じて、書込みアドレス発生回路（３）の出力が変化す
る。マルチプレクサ（４）を士この出力を１フイールド
メモリ（６）へ与え、この信号によって格子点に対応し
たアドレスが指定される。つぎに、データ書込みキー（
２ｂ）のいずれかを操作すると、書込みデータ発生回路
（５）の出力が変化する。このとき、ｌフィールドメモ
リ（６）は読出し／書込み制御回路（８）によって書込
みモードとなっており、書込みデータ発生回路（５）か
らの出力データが、カーソルキー（２ａ）によって指定
されたｌフィールドメモリ（６）のアドレスへ書き込ま
れる。In the write operation, the test pattern generation circuit (1)
Projects a grid-like image on the screen. Then, the user operates the cursor key (2a) on the control panel (2) to move the cursor key (2a) to the grid point to be adjusted. The output of the write address generation circuit (3) changes depending on the output signal of the cursor key (2a) at this time. The output of the multiplexer (4) is applied to one field memory (6), and this signal specifies the address corresponding to the grid point. Next, select the data write key (
2b), the output of the write data generation circuit (5) changes. At this time, the l field memory (6) is in write mode by the read/write control circuit (8), and the output data from the write data generation circuit (5) is in the l field specified by the cursor key (2a). It is written to the address in memory (6).

ところで、」二連の書込み動作では、走査線がカーソル
キー（２ａ）によって選択された画面上の点を通り、か
つデータ書込みキー（２ｂ）を操作している瞬間におい
てのみ書込みモードとなり、それ以外のときは、１フイ
ールドメモリ（８）は読出し／書込み制御回路（８）に
よって読出しモードとされており、マルチプレクサ（４
）は読出しアドレス発生回路（７）の出力を１フイール
ドメモリ（６）に与える。By the way, in the double writing operation, the writing mode is activated only at the moment when the scanning line passes through the point on the screen selected by the cursor key (2a) and the data writing key (2b) is being operated; , the 1 field memory (8) is set to read mode by the read/write control circuit (8), and the multiplexer (4
) gives the output of the read address generation circuit (7) to the 1-field memory (6).

一方、読出しモードにおいては、１フイールドメモリ（
６）の中に記憶されている画面」−の各格子点に対応し
たデータのすべてが、受像機の走査速度に応じて読み出
される。これら格子点に対応したデータから各走査線の
間を補間するために、格子の横線１木分のデータを１ラ
インメモリ（９）に一時記憶し、つぎの横線１木上のデ
ータを１フイールドメモリ（６）から読出し、これと並
行して１ラインメモリ（８）に記憶したデータを読出し
て垂直内挿回路（１０）へ与える。取直内挿回路（１０
）は、横１ｉ１２木分のデータから、その間の各走査線
上のディジタルコンバーゼンス補正データを直線補間に
より求める。補間された補正データは、ディジタル／ア
ナログ変換回路（１１）でアナログ早−に変換され、低
域フィルタ（１２）で平滑化された後、出力増幅部（１
３）で増幅されて、受像機のコンバーゼンスコイル（１
４）に補正電流として与えられる。On the other hand, in read mode, one field memory (
All of the data corresponding to each grid point of the screen stored in 6) is read out in accordance with the scanning speed of the receiver. In order to interpolate between each scanning line from the data corresponding to these grid points, data for one tree of horizontal lines of the grid is temporarily stored in one line memory (9), and data for one tree of next horizontal lines is stored in one field. Data is read from the memory (6), and in parallel, data stored in the 1-line memory (8) is read and applied to the vertical interpolation circuit (10). Direct interpolation circuit (10
) calculates digital convergence correction data on each scanning line between 1i12 horizontal trees of data by linear interpolation. The interpolated correction data is converted into analog data by the digital/analog conversion circuit (11), smoothed by the low-pass filter (12), and then sent to the output amplifier (11).
3) and is amplified by the convergence coil (1) of the receiver.
4) as a correction current.

コンバーゼンスコイル（１４）は、Ｒ，Ｇ、Ｂ、ＢＬの
それぞれに設けであるが、環１ｍ界によりπいに影響を
及ぼし合う。その中でも、特にＢ、ＢＬのコイルが作る
磁界は強く、Ｒ，Ｇに与える影響度は大きい。Convergence coils (14) are provided for each of R, G, B, and BL, but they influence each other in a π-like manner due to the ring 1m field. Among them, the magnetic fields generated by the B and BL coils are particularly strong, and have a large influence on R and G.

［発明が解決しようとする問題点］ 従来のディジタルコンバーゼンス補正装置は以−にのよ
うに構成されているので、Ｒ，Ｇ、Ｂ、ＢＬの各補正量
がＲ，Ｇ、Ｈの各ビームに影響を与え、たとえばＢの補
正量を変化させると、Ｒ９Ｇ、Ｈの各ビームが同時に移
動するため、各ビームな収斂させるためには、多大な時
間と経験が必要であるという問題点があった。[Problems to be Solved by the Invention] Since the conventional digital convergence correction device is configured as shown below, each correction amount of R, G, B, and BL is applied to each of the R, G, and H beams. For example, if you change the amount of correction for B, the R9G and H beams move at the same time, so there is a problem that it takes a lot of time and experience to converge each beam. .

この発明は−１；記のような問題点を解消するためにな
されたもので、きわめて簡単にしかも精度よくコンバー
ゼンス補正を行うことのできるディジタルコンバーゼン
ス補正装置を提供することを目的としている。This invention has been made to solve the problems mentioned in (1) above, and it is an object of the present invention to provide a digital convergence correction device that can perform convergence correction very simply and with high precision.

［問題点を解決するための手段］ この発明によるディジタルコンバーゼンス補正装置は、
Ｂ、ＢＬの補正量の大きさに応じて、Ｒ，Ｇの補正量が
変化するようにしたものである。[Means for solving the problems] The digital convergence correction device according to the present invention has the following features:
The amount of correction for R and G is changed according to the amount of correction for B and BL.

［作用］ この発明においては、Ｒ，Ｇの補正量がＢ、ＢＬの補正
量に応じて変化することにより、Ｂ、ＢＬの補正量を変
化させても、Ｒ，Ｇのビームが移動しないようにするこ
とが可能となり、その結果、Ｂ、ＢＬの補正をＲ，Ｇに
対してほぼ独立して行うことができる。[Operation] In this invention, the R and G correction amounts are changed according to the B and BL correction amounts, so that even if the B and BL correction amounts are changed, the R and G beams do not move. As a result, B and BL can be corrected almost independently of R and G.

［実施例］ 以下、この発明の実施例を図面にしたがって説明する。[Example] Embodiments of the present invention will be described below with reference to the drawings.

第１図は、この発明のディジタルコンバーゼンス補正装
置の実施例を示すブロック図である。このうち、第２図
に示した装置と同一または相当部分には同一符号を伺し
てそれらの重複説明は省略し、第１図に４シイ１の部分
についてのみ説明する。FIG. 1 is a block diagram showing an embodiment of a digital convergence correction device of the present invention. Of these, parts that are the same as or equivalent to those of the apparatus shown in FIG. 2 will be denoted by the same reference numerals, and a redundant explanation thereof will be omitted, and only the parts indicated by 4 and 1 in FIG. 1 will be described.

第１図において書込みデータ発生回路（５Ｒ）　、　（
５Ｇ）　、　（５Ｂ）　、　（５ＢＬ）　、ｌフィール
ドメモリ（１３Ｒ）　、　（ＥｉＧ）　、　（８Ｂ）　
、　（ｆｌＢＬ）　、出力回路（ｔ５Ｒ）　　、　（１
５Ｇ）　　、　（１５Ｂ）　　、　（＋５ＢＬ）はそれ
ぞれＲ，Ｇ、Ｂ、ＢＬの４系統に同じものが設けである
。なお、出力回路（１５Ｒ）は、垂直内挿回路（ｌＯ）
、Ｄ／Ａ変換回路（１１）、１ラインメモリ（９）、お
よびＬ　Ｐ　Ｆ　（１２）から構成されているが、他の
出力回路（１５Ｇ）　　、　（１５Ｂ）　　、　（１５
ＢＬ）の構成もまったく同様であるので１図示は省略し
である。（１Ｂ）　、　（１？）はそれぞれＢ、ＢＬの
１フイールドメモリ（ｆｌＢ）　、　（６ＢＬ）の出力
にある定数を掛けて出力する乗算器、（＋８）　、　（
１９）は書込みデータ発生回路（５Ｒ）　、　（５Ｇ）
の出力と乗算器（１６）および（１７）の出力とを加算
する加算器である。In FIG. 1, the write data generation circuit (5R), (
5G), (5B), (5BL), l field memory (13R), (EiG), (8B)
, (flBL) , output circuit (t5R) , (1
5G), (15B), and (+5BL) are provided with the same ones for each of the four systems R, G, B, and BL. Note that the output circuit (15R) is a vertical interpolation circuit (lO)
, D/A conversion circuit (11), 1-line memory (9), and LPF (12), other output circuits (15G), (15B), (15
Since the configuration of BL) is also exactly the same, one illustration is omitted. (1B) and (1?) are multipliers that multiply the outputs of the 1-field memory (flB) and (6BL) of B and BL by a constant, respectively, and output the result (+8) and (
19) is the write data generation circuit (5R), (5G)
This is an adder that adds the output of the multiplier (16) and the output of the multiplier (17).

つぎに動作について説明する。Ｒ，Ｇの補正については
従来と同様であるが、ＢもしくはＢＬの補正量を増減さ
せた場合は、１フイールドメモリ（ｅＢ）　、　（８Ｂ
Ｌ）の出力が乗算器（１８）　、　（１？）に入り、こ
こである係数が掛けられる。この乗算器（１８）　。Next, the operation will be explained. R and G corrections are the same as before, but when increasing or decreasing the B or BL correction amount, 1 field memory (eB), (8B
The output of L) enters a multiplier (18), (1?), where it is multiplied by a certain coefficient. This multiplier (18).

（１７）の出力は、加算器（１８）　、　（１９）にお
いて、それぞれ書込みデータ発生回路（５Ｒ）　、　（
５Ｇ）の出力であるＲ、Ｇの補正データと加算ごれてＲ
，Ｇの１フイールドメモリ（ｆ（Ｒ）　、　（ｅｃ）に
記憶される。ここで、乗算器（１６）　、　（１７）で
掛は合わせる係数を適切に選ぶことによって、Ｂ、ＢＬ
の補正量のＲ，Ｇに与える影響はほとんどなくなり、Ｂ
、ＢＬの補正をＲ，Ｇに対してほぼ独立して行うことが
できる。The output of (17) is sent to write data generation circuits (5R) and (5R) in adders (18) and (19), respectively.
5G) is added to the correction data of R and G, which is the output of R.
, G are stored in one field memory (f(R), (ec). Here, the multipliers (16) and (17) multiply B, BL by appropriately selecting the coefficients to be combined.
The effect of the correction amount on R and G is almost eliminated, and B
, BL can be corrected almost independently for R and G.

［発明の効果］ 以」−のように、この発明によれば、Ｒ，Ｇのビームの
動きに影響度の大きいＢ、ＢＬの補正をほぼ独立して行
うことができるので、各ビームの収束が早く、調整をき
わめて迅速かつ正確に行えるディジタルコンバーゼンス
補正装置を提供できる効果がある。[Effects of the Invention] As described below, according to the present invention, corrections for B and BL, which have a large influence on the movement of R and G beams, can be performed almost independently, so that the convergence of each beam can be improved. This has the effect of providing a digital convergence correction device that can perform adjustment very quickly and accurately.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明のディジタルコンバーゼンス補正装置
の一実施例を示すブロック図、第２図は従来のディジタ
ルコンバーゼンス補正装置を示すブロック図である。 （５Ｒ）　、　（５Ｇ）　、　（５Ｂ）　、　（５ＢＬ
）・・・書込みデータ発生回路、（ＯＲ）　、　（ＧＧ
）　、　（８Ｂ）　、　（ｆｌＢＬ）・・・ｌフィール
ドメモリ、（ｉｌｌ）　、　（＋７）・・・乗算器、（
１８）　、　（１９）・・・加算器。 なお、図中、同一−符号は同一または相当部分を示す。FIG. 1 is a block diagram showing an embodiment of a digital convergence correction device of the present invention, and FIG. 2 is a block diagram showing a conventional digital convergence correction device. (5R), (5G), (5B), (5BL
)...Write data generation circuit, (OR), (GG
), (8B), (flBL)...l field memory, (ill), (+7)...multiplier, (
18), (19)...Adder. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] （１）デイジタルコンバーゼンス補正データを１フイー
ルドメモリへ書込み、このメモリから上記補正データを
読み出してＲ（赤シフト）、Ｇ（緑シフト）、Ｂ（青シ
フト）、ＢＬ（横方向シフト）の各コンバーゼンスコイ
ルにそれぞれ補正電流を供給することによりコンバーゼ
ンス補正を行う装置において、上記Ｂ、ＢＬの補正量の
大きさに応じてＲ、Ｇの補正量が変化するようにしたこ
とを特徴とするデイジタルコンバーゼンス補正装置。(1) Write digital convergence correction data to one field memory, read the above correction data from this memory, and perform each convergence of R (red shift), G (green shift), B (blue shift), and BL (horizontal shift). A digital convergence correction device that performs convergence correction by supplying a correction current to each coil, characterized in that the correction amounts of R and G are changed according to the magnitude of the correction amounts of B and BL. Device.