JPS6129204A - Amplifier circuit - Google Patents

Abstract

PURPOSE:To widen input and output dynamic range and to reduce the number of circuit elements by adding transistors to an amplifier circuit provided with a differential amplifier and a PP amplifier circuit. CONSTITUTION:Output V0 of the differential amplifier 11 drives a transistor TRQ15 that forms the PP amplifier circuit 12. Emitter current of the TRQ15 is supplied in common as base current of added TRQ16 and TRQ17. Voltage between base and emitter of the TRQ16 and forward voltage of a diode Q19 are impressed between bases of TRQ17, Q18. By adding this TRQ16, input dynamic range of the differential amplifier 11 can be enlarged without enlarging idling current of the PP circui 12. By utilizing between the base and emitter of the TRQ16, output dynamic range can be enlarged and the number of circuit elements can be reduced.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、各種電子機器に用いて好適な増幅回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an amplifier circuit suitable for use in various electronic devices.

〔背景技術〕[Background technology]

１９６９　　Ｉ　ＥＥＥ　　Ｉｎｔｅｒｎａｔｉｏｎａ
ｌ　５ｏｌｊｄ−８ｔａｔｅ　Ｃ１ｒｃｖｉｔｓ　Ｃｏ
ｎｆｅｒｅｎｃｅ　ＤＩＧＥＳＴＯＦ　　ＴＥＣＨＮＩ
ＣＡＬ　　ＰＡＰＥＲ８ｐ１６〜ｐ１７には、初段の差
動増幅器の負荷としてカレントミラー回路を用い、その
後段にコンプリメンタリプッシュプル回路を用いた増幅
回路が開示されている。1969 IEEE International
l 5oljd-8tate C1rcvits Co
nference DIGESTOF TECHNI
CAL PAPER 8p16-p17 discloses an amplifier circuit using a current mirror circuit as a load of a first-stage differential amplifier and a complementary push-pull circuit at the subsequent stage.

本発明者が、本発明に先立ち上記文献に開示された増幅
回路を検討したところ、差動増幅器を構成スるトランジ
スタＱ、のコレクタにトランジスタＱ１１のペース電流
が流入し、これに起因して差動増幅器の動作点がＰ、〜
Ｐ、に変動する可能性が大であることが判明した。動作
点がＰ、に変動すると、リニアリティを有する増幅領域
が低下して好ましくない。When the present inventor studied the amplifier circuit disclosed in the above-mentioned document prior to the present invention, it was found that the pace current of the transistor Q11 flows into the collector of the transistor Q constituting the differential amplifier. The operating point of the dynamic amplifier is P, ~
It has been found that there is a large possibility that P. If the operating point changes to P, the amplification region with linearity decreases, which is undesirable.

そこで、本発明者は第２図に示す如き回路構成の増幅回
路を開発した。すなわち、トランジスタＱ、〜Ｑ４、定
電流回路ｃ　’ｓ　、は差動増幅器１を構成し、ダーリ
ントン接続されたトランジスタＱｓ。Therefore, the present inventor developed an amplifier circuit having a circuit configuration as shown in FIG. That is, the transistors Q, to Q4, and the constant current circuit c's constitute a differential amplifier 1, and the transistor Qs is Darlington-connected.

Ｑｓ　、更にトランジスタＱ、〜Ｑｓｏ＊定電流回路Ｃ
Ｂ、によってブツシュフル回路を構成するものである。Qs, further transistor Q, ~Qso*constant current circuit C
B constitutes a bushful circuit.

上記増幅回路によれば、差動増幅器１の出力信号として
トランジスタＱ、のペースに供給電流回路Ｃ８，によっ
てアイドリング電流を流し又も、上記動作点の変動を低
減することができる。According to the above amplifier circuit, even when an idling current is passed through the transistor Q as an output signal of the differential amplifier 1 by the supply current circuit C8, the fluctuation in the operating point can be reduced.

従って、入力ダイナミックレンジが大になり、アイドリ
ング電流を大にすることができるので、当業者間に知ら
れているクロスオーバー歪を低減することもできる。Therefore, the input dynamic range is large and the idling current can be large, which also reduces crossover distortion as known to those skilled in the art.

しかし、本発明者が更罠検討を進めたところ、出力信号
ｖｏｕｔの最大値がＶｃｃ−■ｃｇ、（ｓａｔ　）　　
−ＶＢＩｉＱ、　　　ｖＢヨ、−ｖＢヨ、となり、出力
ダイナミックレンジを太にしたい場合、やや不満足であ
ることが判明した。また、レベルシフターとして２個の
ダイオードＱ、、Ｑ、。が必要であり、回路素子が太で
あるという問題点な有していることに気付いた。However, when the inventor conducted further investigation, the maximum value of the output signal vout was Vcc-■cg, (sat)
-VBIiQ, vByo, -vByo, which turned out to be somewhat unsatisfactory when it was desired to widen the output dynamic range. Also, two diodes Q,,Q, are used as level shifters. It was noticed that there were problems in that the circuit elements were thick.

〔発明の目的〕 本発明は、上述の如き問題点を是正し、入力ダイナミッ
クレンジ、出力ダイナミックレンジが良好である上に、
回路素子数を低減することのできる増幅回路を提供する
ことにある。[Object of the Invention] The present invention corrects the above-mentioned problems, has good input dynamic range and output dynamic range, and has the following advantages:
An object of the present invention is to provide an amplifier circuit that can reduce the number of circuit elements.

本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明の概要を簡単に説明すれば
、下記のとおりである。A brief summary of the invention disclosed in this application is as follows.

すなわち、トランジスタＱｓｓを設けることにより、ア
イドリング電流を大にすることなく差動増幅器（トラン
ジスタＱ、□、Ｑｔ−）の入力ダイナミックレンジを大
となし、更に上記トランジスタＱｓｓのベース・エミッ
タ間をダイオードとして利用すること罠より、出力ダイ
ナミックレンジを大となすとともに、回路素子数を制限
するという本発明の目的を達成するものである。That is, by providing the transistor Qss, the input dynamic range of the differential amplifier (transistors Q, □, Qt-) can be increased without increasing the idling current, and furthermore, by providing the transistor Qss, the input dynamic range can be increased by using a diode between the base and emitter of the transistor Qss. The purpose of the present invention is to increase the output dynamic range and to limit the number of circuit elements.

〔実施例−１〕 次に、本発明を適用した増幅回路の第１実施例を第３図
を参照して説明する。なお、以下に示す増幅回路は半導
体集積回路（以下においてＩＣという）にて構成され、
数字を囲んだ丸は外部接続端子とする。[Embodiment 1] Next, a first embodiment of an amplifier circuit to which the present invention is applied will be described with reference to FIG. Note that the amplifier circuit shown below is composed of a semiconductor integrated circuit (hereinafter referred to as IC),
The circles surrounding the numbers are external connection terminals.

本実施例に示す増幅回路は、トランジスタＱ１１１のエ
ミッタ電流をトランジスタＱｔａ＋　Ｑｔｙのペースに
共通に供給し、トランジスタＱ　１　ｅのベース・エミ
ッタ間電圧ＶＢ９．６を利用して回路素子数を削減する
と同時に、アイドリング電流を大にすることなく入力ダ
イミックレンジ及び出力ダイナミックレンジを大にする
ものである。The amplifier circuit shown in this embodiment commonly supplies the emitter current of the transistor Q111 to the transistors Qta+Qty, and utilizes the base-emitter voltage VB9.6 of the transistor Q1e to reduce the number of circuit elements. , which increases the input dynamic range and output dynamic range without increasing the idling current.

すなわち、第３図に示すように回路ブロック１１は差動
対に接続されたトランジスタＱｌｌ　＊　Ｑｌ！　ｓ　
。That is, as shown in FIG. 3, the circuit block 11 includes transistors Qll*Ql! connected in a differential pair. s
.

カレントミラー回路になされたトランジスタＱｔｓ＊Ｑ
１４、定電流回路Ｃ８ｏにより、増動増幅器を構成する
。入力信号■１ｎのレベル変化に対応した出力電圧Ｖｏ
が得られ、プッシュプル増幅回路１２を構成するトラン
ジスタＱ□を駆動する。Transistor Qts*Q made into a current mirror circuit
14. The constant current circuit C8o constitutes an increase amplifier. Output voltage Vo corresponding to level change of input signal ■1n
is obtained, and drives the transistor Q□ forming the push-pull amplifier circuit 12.

ここで注目すべきは、トランジスタＱＣｓのエミッタ電
流が、トランジスタＱｘｓ、Ｑｔｙのペース電流として
共通に供給され、トランジスタＱ＋ａのベー、Ｘ　１１
　ｚミツ″間電圧ｖ、融ＩとダイオードＱ１゜の順方向
電圧■、とか、トランジスタＱｉ□５Ｑｔａのペース間
に印加されることである。すなわち、上記ＶＢＥＱ、。What should be noted here is that the emitter current of transistor QCs is commonly supplied as a pace current to transistors Qxs and Qty, and the emitter current of transistor Q+a,
The voltage between z and V, the forward voltage between I and the diode Q1, and the voltage applied between the transistors Qi and Q5Qta. That is, the above VBEQ.

がレベルシフタとして作用し、この分レベルシフタ用の
ダイオードを削減することができる。acts as a level shifter, and the number of level shifter diodes can be reduced accordingly.

そして、定電流回路Ｃ８□によって規定されるアイドリ
ング電流を小電流にしても、トランジスタＱｔｖ＊Ｑｔ
ａの各ペース間にバイアス電圧を印加し得るので、トラ
ンジスタＱ１．・のペース電流が小電流でよい。この結
果、トランジスタＱｓｓｖＱ１ｔのコレクタ電流に大き
な差が生じなくなり、トランジスタＱｌｌ　＊　Ｑｕの
各ペース間のオフセット電圧が小になる。故に、上述の
如き動作点の変動が低減されるので、入力ダイナミック
レンジが電圧なる。Even if the idling current defined by the constant current circuit C8□ is made small, the transistor Qtv*Qt
A bias voltage can be applied between each pace of transistors Q1.・A small pace current is sufficient. As a result, there is no large difference in the collector current of the transistor QssvQ1t, and the offset voltage between each pace of the transistor Qll*Qu becomes small. Therefore, since the above-mentioned fluctuations in the operating point are reduced, the input dynamic range becomes equal to voltage.

一方、出力信号■。ｕｔの最大出力■。ｕｔｍａｘ　Ｋ
ついてみると１１ｖｏｕｔｍａｘ　＝　ｖｃｃ　　ＶＣ
ＫＱ４（８ａｔ）　　ＶＢＥＱ、。On the other hand, the output signal ■. Maximum output of ut ■. utmax K
If you follow, 11voutmax = vcc VC
KQ4 (8at) VBEQ,.

で決定され、第２図に示した増幅回路に比較し、１０ベ
ース・エミッタ間電圧分だけ出力ダイナミックレンジを
電圧することができる。これは、＋■ｃｃ電源が低電圧
である場合、電源利用率の良好な増幅回路として非常に
有利なことであり、電子機器を小型化する際に好適であ
る。なお、Ｃ１は出力コンデンサ、ＲＬは負荷である。Compared to the amplifier circuit shown in FIG. 2, the output dynamic range can be increased by 10 base-emitter voltages. This is very advantageous as an amplifier circuit with good power utilization when the +■cc power supply has a low voltage, and is suitable for downsizing electronic equipment. Note that C1 is an output capacitor and RL is a load.

〔実施例−２〕 次に、本発明の第２実施例を第４図な参照し工説明する
。なお、本実施例に示す増幅回路と上記第１実施例に示
す増幅回路との相違点は、上記トランジスタＱｔ＋をＮ
ＰＮ型からＰＮＰ型のトランジスタＱ、１″に置換えた
点にある。[Embodiment 2] Next, a second embodiment of the present invention will be explained with reference to FIG. The difference between the amplifier circuit shown in this embodiment and the amplifier circuit shown in the first embodiment is that the transistor Qt+ is
The point is that the PN type transistor is replaced with a PNP type transistor Q, 1''.

従って、本実施例罠示す増幅回路では、出力電圧ｖ０が
得られたときトランジスタＱ１；からトランジスタＱ１
１のコレクタにベース電流が押出されるようＫなる。Therefore, in the amplifier circuit shown in this embodiment, when the output voltage v0 is obtained, the transistor Q1;
K so that the base current is pushed to the collector of 1.

しかる罠、トランジスタＱ１．′のコレクタ電流がトラ
ンジスタＱｓｅｙＱｓｔの各ベースに共通に供給される
ので、プッシュプル回路１２において上記同様の回路動
作が行われ、上記ペース電流の電流量は極めて小電流で
よい。故に、上述の如き動作点の変動が低減され、上記
同様に入力ダイナミックレンジを大にすることができる
。また、上記同様に出力ダイナミックレンジを大にする
ことができ１回路素子数を低減することができるので、
ＩＣ化に好適である上に、低電圧電源を用いる電子機器
に利用することができる。A trap, transistor Q1. Since the collector current of ' is commonly supplied to each base of the transistor QseyQst, the same circuit operation as described above is performed in the push-pull circuit 12, and the amount of the pace current may be extremely small. Therefore, fluctuations in the operating point as described above are reduced, and the input dynamic range can be increased in the same way as described above. In addition, as above, the output dynamic range can be increased and the number of elements in one circuit can be reduced.
Not only is it suitable for IC implementation, but it can also be used in electronic equipment that uses a low-voltage power supply.

〔実施例−３〕 次に、本発明の第３実施例を第５図を参照して説明する
。[Embodiment 3] Next, a third embodiment of the present invention will be described with reference to FIG. 5.

本実施例に示す増幅回路は、第５図に示すように、Ｐチ
ャンネルのＭＯＳ−ＦＥＴＱ＊ｔ、Ｑ□が差動対に接続
され、カレントミラー回路（トランジスタＱ、、Ｑ、）
の入力側電流は、入力信号ｖｉｎとは無関係に設定し得
るように構成されている。As shown in FIG. 5, the amplifier circuit shown in this embodiment has P-channel MOS-FETs Q*t, Q□ connected to a differential pair, and a current mirror circuit (transistors Q, ,Q,).
The input side current of is configured to be able to be set independently of the input signal vin.

すなわち、トランジスタＱ、はダイオード接続され、ダ
イオードのカソードに相当するベースとコレクタとは、
トランジスタＱ、のペースに接続されるとともに、抵抗
Ｒ１を介してＧＮＤＫ接続されている。従って、カレン
トミラー回路の入力側電流、言い換えればトランジスタ
Ｑｍを流れる電流は入力信号■、ｎの如何にかかわらず
一定になり、出力側電流もこれに対応する。そして、ト
ランジスタＱｌ１１　のベース電流は、差動対に接続さ
れたＭＯＳ−ＦＥＴＱ□、Ｑ□の動作により、入力信号
■ｉｎに対応して動作する。That is, the transistor Q is diode-connected, and the base and collector, which correspond to the cathode of the diode, are
It is connected to the pace of transistor Q, and is also connected to GNDK via resistor R1. Therefore, the input side current of the current mirror circuit, in other words, the current flowing through the transistor Qm, remains constant regardless of the input signals (2) and (n), and the output side current also corresponds to this. The base current of the transistor Ql11 operates in response to the input signal ■in by the operation of the MOS-FETs Q□ and Q□ connected to the differential pair.

以下、回路ブロック１２で示したプツシ−プル回路の回
路動作は、上記第１及び第２実施例で述べた如く動作し
、上記各実施例で述べた如き効果が得られる。Hereinafter, the circuit operation of the push-pull circuit shown in circuit block 12 operates as described in the first and second embodiments, and the effects as described in each of the above embodiments can be obtained.

〔効　果〕〔effect〕

（１）　トランジスタＱｓａ　を設けることにより、プ
ッシュプル回路のアイドリング電流を大電流にすること
なく、たて形接続された出力用トランジスタにバイアス
電流を供給することができるので。(1) By providing the transistor Qsa, a bias current can be supplied to the vertically connected output transistor without increasing the idling current of the push-pull circuit to a large current.

上記トランジスタＱＣｓ　のペース・エミッタ間電圧Ｖ
Ｂ　ＩＱ、、を利用することで、回路素子を削減するこ
とができる。Pace-emitter voltage V of the above transistor QCs
By using B IQ, the number of circuit elements can be reduced.

（２）　　上記（１）により、トランジスタＱｌｌ＋　
のペース電流が小電流でよく、差動増幅器の動作点の変
動を低減するという作用で、入力ダイナミックレンジを
大にすることができる。(2) According to (1) above, transistor Qll+
A small pace current is required, and the input dynamic range can be increased by reducing fluctuations in the operating point of the differential amplifier.

１３）　　上記）１）により、トランジスタＱｒａの■
ＢＥＱ、６が出力信号に対し無間係となり、この分出力
ダイナミックレンジを大にすることができる。13) According to 1) above, transistor Qra's ■
BEQ, 6 is irrespective of the output signal, and the output dynamic range can be increased accordingly.

（４）上記（３１により、低電源電圧であっ又も所望の
増幅動作を行うことができる。(4) According to (31) above, the desired amplification operation can be performed even with a low power supply voltage.

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.

例えば、上記各実施例におけるトランジスタＱ１８゜Ｑ
□、を、それぞれＰチャンネルのＭＯＳ−ＦＥＴに代え
てよい。For example, the transistor Q18゜Q in each of the above embodiments
□ and may be replaced with P-channel MOS-FETs.

更に、′上記トランジスタＱ　１　ｓ　を削除してトラ
ンジスタＱ１１を電源ラインに直結し、トランジスタＱ
１４を抵抗に代えてもよい。Furthermore, 'the above transistor Q 1 s is deleted, the transistor Q11 is directly connected to the power supply line, and the transistor Q11 is directly connected to the power supply line.
14 may be replaced with a resistor.

〔利用分野〕[Application field]

以上の説明では、主とし１本発明者によってなされた発
明をその背景となった利用分野である増幅回路について
説明したが、それに限定されるものではない。In the above description, the invention made by the present inventor was mainly explained with respect to the field of application, which is an amplification circuit, which is the background of the invention, but the invention is not limited thereto.

例えば、ラジオカセット、ボータプルテープレコーダの
如き低電圧電源を使用する電子機器に好適である。For example, it is suitable for electronic equipment that uses a low voltage power source, such as radio cassettes and double tape recorders.

本発明は少なくとも、一般に多用されているリニアＩＣ
に利用することができる。The present invention is applicable to at least the commonly used linear IC.
It can be used for.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は差動増幅器の動作点の変動を説明する特性図を
示し、 第２図は本発明に先立って本発明者が検討した増幅回路
の回路図を示し、 第３図は本発明の第１実施例を示す増幅回路の回路図を
示し、 第４図は本発明の第２実施例を示す増幅回路の回路図を
示し、 第５図は本発明の第３実施例を示す増幅回路の回路図を
示すＯ Ｐｌ、Ｐ、・・・動作点、１１・・・差動増幅回路を示
す回路ブロック、１２・・・プッシュプル回路を示す回
路ブロック、Ｑ＋ｔ　ｐ　Ｑｓｔ　’？　Ｑｔａ　＋　
Ｑｔｓ　ｙ　ＱＳｓ　＊Ｑ１フ、Ｑ、８・・・トランジ
スタ、Ｑｒｓ　ｔ　Ｑ！ａ・・・ダイオード、ｃｓ、、
　、　ｃｓ、、・・・定電流回路、■、・・・入力信ｎ 号、ｖ、ｏｕ　ｔ・・・出力信号。 第　　１　　図 ＡＡ 第　　２　　図 ／、　　２ 第　　３　　図 ｃ 第　　４　　図 ＩＣ３FIG. 1 shows a characteristic diagram explaining variations in the operating point of a differential amplifier, FIG. 2 shows a circuit diagram of an amplifier circuit studied by the inventor prior to the present invention, and FIG. 4 shows a circuit diagram of an amplifier circuit showing a first embodiment of the present invention, FIG. 4 shows a circuit diagram of an amplifier circuit showing a second embodiment of the present invention, and FIG. 5 shows a circuit diagram of an amplifier circuit showing a third embodiment of the present invention. O showing the circuit diagram of Pl, P,... operating point, 11... circuit block showing differential amplifier circuit, 12... circuit block showing push-pull circuit, Q+t p Qst'? Qta +
Qts y QSs *Q1f, Q, 8...transistor, Qrs t Q! a...diode, cs,,
, cs, ... constant current circuit, ■, ... input signal n, v, out ... output signal. Figure 1 AA Figure 2/, 2 Figure 3 c Figure 4 IC3

Claims (1)

【特許請求の範囲】[Claims] １、プッシュプル回路の一部を構成する第１のトランジ
スタの制御端子とアイドリング電流を制御する第２のト
ランジスタの制御端子とに増幅する信号を供給し、上記
第２のトランジスタの電圧降下とこの第２のトランジス
タの電流径路に設けられた電圧降下素子との和の電圧に
より、上記第１のトランジスタの制御端子とこの第１の
トランジスタに対したて形に接続された第３のトランジ
スタの制御端子との間に、所定の電圧を印加するように
構成したことを特徴とする増幅回路。1. A signal to be amplified is supplied to the control terminal of the first transistor that forms part of the push-pull circuit and the control terminal of the second transistor that controls the idling current, and the voltage drop of the second transistor and this The control terminal of the first transistor and the third transistor vertically connected to the first transistor are controlled by the sum voltage of the voltage drop element provided in the current path of the second transistor. An amplifier circuit configured to apply a predetermined voltage between a terminal and a terminal.