JPS61281741A - Signal collision detection circuit for communication equipment - Google Patents

Abstract

PURPOSE:To allow the signal collision of a terminal device of the polling system to detect signal collision by using a means detecting a data level on a line and a means sampling the data and detecting whether or not the data is a normal data based on the arrangement. CONSTITUTION:When a CPU 17 reaches a state receiving a data, an oscillator 14 is started to output a clock pulse (a) to a shift register 15. The register 15 collects the comparison value between a signal level on a line 30 outputted from a comparator 13 and a reference value and stores the result. When the storage of a prescribed quantity is finished, the CPU 17 reads the storage data of the register 15 and discriminates it as the presence of signal when consecutive M bits in a read N-bit data are logical 1 or the data in L-bit in total is logical 1. When the normal data is not received, it is discriminated as the presence of collision.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、双方向ＣＡＴＶの空チャンネルを用いた双方
向通信装置に使用する衝突検出回路に関するものである
。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a collision detection circuit used in a two-way communication device using an empty channel of two-way CATV.

従来の技術 従来双方向通信装置においては、回線の使用にあたり、
複数の端末が同時に同一の回線を使用することにより信
号が衝突することを避けるために、第２図に示すような
衝突検出回路を用いて来た。Conventional technology In conventional two-way communication devices, when using lines,
In order to avoid signal collisions caused by multiple terminals using the same line at the same time, a collision detection circuit as shown in FIG. 2 has been used.

同図で、１は信号発生器、２は変調器、３は復調器、４
は一致検出回路であり、信号発生器１が生成したロジッ
クレベルの信号は、変調器２によりＦＭ信号やＡＭ　Ｉ
　（Ａｌｔｅｒｎａｔｅ　Ｍａｒｋ　Ｉｎｖｅｒｓｉｏ
ｎ）信号に変調されて回線３０に出力される。一方復調
器３により回線に存在する自ユニットの出力信号をロジ
ックレベルに復調し、イクスクレーシブオア等の論理回
路で構成した一致検出回路４により、送受信信号の一致
を検出し、内容の一致を確認していた。In the figure, 1 is a signal generator, 2 is a modulator, 3 is a demodulator, and 4 is a signal generator.
is a coincidence detection circuit, and the logic level signal generated by the signal generator 1 is converted into an FM signal or an AM I signal by the modulator 2.
(Alternate Mark Inversio
n) Modulated into a signal and output to the line 30. On the other hand, the demodulator 3 demodulates the output signal of its own unit on the line to a logic level, and the coincidence detection circuit 4, which is made up of logic circuits such as exclusive OR, detects the coincidence of the transmitted and received signals and determines the coincidence of the contents. I was checking.

発明が解決しようとする問題点 しかしながら、上記従来の衝突検出回路では、発信者以
外の信号は、原信号が判らないため衝突検出ができなか
った。従って、センタ１台とＮ台の端末で構成され、セ
ンタの問い合せに対し、複数台の端末が同時に応答する
可能性のあるシステムでは、センタが衝突検出ができな
い問題があった。Problems to be Solved by the Invention However, in the above-mentioned conventional collision detection circuit, it is not possible to detect a collision of a signal from a person other than the sender because the original signal cannot be determined. Therefore, in a system consisting of one center and N terminals, in which a plurality of terminals may respond simultaneously to an inquiry from the center, there is a problem that the center cannot detect a collision.

本発明はポーリング方式で、センタが端末の信号の衝突
を検出する衝突検出回路を提供することを目的とするも
のである。An object of the present invention is to provide a collision detection circuit that uses a polling method and allows a center to detect collisions of terminal signals.

問題点を解決するための手段 本発明は上記目的を達成するために、回線上のデータの
レベルを検定する第１の検定手段と、前記データをサン
プリングして、サンプルデータの配列から正規のデータ
かどうかを判定する第２の検定手段とを設けるように構
成したものである。Means for Solving the Problems In order to achieve the above object, the present invention provides first testing means for testing the level of data on a line, sampling the data, and extracting normal data from an array of sample data. 2. Second verification means for determining whether or not.

作用 本発明は上記のように構成したので、回線上の信号衝突
の状況が判定出来ると共に、前信号或いはノイズの影響
を受けにくい効果を得るものである。Operation Since the present invention is constructed as described above, it is possible to determine the situation of signal collision on the line, and it also has the effect of being less susceptible to the influence of previous signals or noise.

実施例 第１図は本発明の一実施例の構成を示し、同図で、１１
は回線インターフェースで、回線に接続されており、Ｃ
ＡＴＶシステムではチューナやフィルタで構成され、信
号を抽出するためのものである。１２は基準電圧（源）
で、コンパレータ１３のしきい値を設定するためのもの
である。コンパレータ１３では回線上の信号のレベルが
しきい値より高いか低いかを判定する。１４はオシレー
タで、マイクロＣＰＵ１７の制御下で所定数のパルス列
を生成する。１５はシフトレジスタで、オシレータ１４
の出力するクロックａによりコンパレータ１３の出力を
サンプルし、所定数シフトするとマイクロＣＰＵ１７へ
割り込み信号すを生成し、サンプルされたＮビットの並
列データＣをマイクロＣＰＵ１．７へ入力する。１６は
マイクロＣＰＵ１７のＣＰＵインタフェースで、シフト
レジスタ１５とオシレータ１４との出力をバス１９を経
由してやり取りを行なう。１７はマイクロＣＰＵで、プ
ログラム制御で一連のシーケンスを制御する。１８はメ
モリで、マイクロＣＰＵ１７の実行するプログラムをス
トアしておくと共に、バッツァメモリの役割もする。１
９はパスラインで、マイクロＣＰＵ１７関連の信号が流
れる双方向の母線である。２０はオシレータ１４の駆動
禁止線、２２は割り込み線である。Embodiment FIG. 1 shows the configuration of an embodiment of the present invention.
is the line interface, connected to the line, and C
An ATV system consists of a tuner and a filter, and is used to extract signals. 12 is the reference voltage (source)
This is for setting the threshold value of the comparator 13. The comparator 13 determines whether the level of the signal on the line is higher or lower than a threshold value. An oscillator 14 generates a predetermined number of pulse trains under the control of the micro CPU 17. 15 is a shift register, and oscillator 14
The output of the comparator 13 is sampled by the clock a outputted by the clock a, and when shifted by a predetermined number, an interrupt signal is generated to the micro CPU 17, and the sampled N-bit parallel data C is input to the micro CPU 1.7. Reference numeral 16 denotes a CPU interface of the micro CPU 17, which exchanges outputs between the shift register 15 and the oscillator 14 via a bus 19. A micro CPU 17 controls a series of sequences under program control. A memory 18 stores programs executed by the micro CPU 17 and also serves as a batza memory. 1
Reference numeral 9 denotes a pass line, which is a bidirectional bus line through which signals related to the micro CPU 17 flow. 20 is a drive inhibit line for the oscillator 14, and 22 is an interrupt line.

次に上記実施例の動作について説明する。上記実施例に
おいて、マイクロＣＰＵ１７は、データを受信する状態
になるとオシレータ１４に対して起動信号を出力する。Next, the operation of the above embodiment will be explained. In the embodiment described above, the micro CPU 17 outputs an activation signal to the oscillator 14 when it becomes ready to receive data.

オシレータ１４は、起動信号を受けると、発振を開始し
、一定時間間隔で一定数のクロックパルスａを生成し、
シフトレジスタ１５へ出力する。シフトレジスタ１５は
コンパレータ１３から出力される回線３０上の信号レベ
ルと基準値との比較した値をクロックａにあわせ逐次集
取し、またストアする。所定量のデータストアが完了す
ると、マイクロＣＰＵ１７に割り込みを発生させる。When the oscillator 14 receives the activation signal, it starts oscillating and generates a fixed number of clock pulses a at fixed time intervals,
Output to shift register 15. The shift register 15 successively collects and stores the value obtained by comparing the signal level on the line 30 outputted from the comparator 13 with a reference value in accordance with the clock a. When a predetermined amount of data storage is completed, an interrupt is generated to the micro CPU 17.

マイクロＣＰＵ１７は、割り込みを受けると、シフトレ
ジスタ１５にストアしたＮビットのデータを読みとり、
読み取ったＮビットのデータの内連続したＭビットが１
であったり或いは全体でＬビ・ソトのデータが１となる
ときは、信号があったと判断し、或いは正常なデータ受
信をしないときは、衝突があったと判断する。なお、前
記ＮＸＭ、Ｌの値は他の設計条件を考慮してあらかじめ
定めておくものとする。When the micro CPU 17 receives an interrupt, it reads the N-bit data stored in the shift register 15, and
Consecutive M bits of the N bits of data read are 1
, or when the L-bi-soto data is 1 as a whole, it is determined that there was a signal, or when the data is not received normally, it is determined that there has been a collision. Note that the values of NXM and L are determined in advance in consideration of other design conditions.

上記実施例によれば、マイクロＣＰＵ１７の制御により
、衝突の起る可能性のある時間に、レベルをサンプルチ
ェックすることにより、積分値を比較する方式に比較し
て、前信号とノイズの影響とをそれぞれ少くすることが
でき、正確な衝突検出が出来る。またアナログ部品が少
いため、ＩＣ化によるコストダウンも可能である利点も
ある。According to the above embodiment, the level is sample-checked under the control of the micro CPU 17 at a time when a collision may occur, thereby reducing the influence of the previous signal and noise compared to a method of comparing integral values. can be reduced, allowing accurate collision detection. Furthermore, since there are fewer analog parts, there is also the advantage that it is possible to reduce costs by using ICs.

発明の効果 本発明は、上記実施例より明らかなように、マイクロＣ
ＰＵと、コンパレータを組み合わせたもので、マイクロ
ＣＰＵの制御下で、必要なときに、一定の時間間隔で回
線上の信号レベルを比較して信号の有無を検定し、マイ
クＣＰＵで判定するため、ノイズによる誤判定あるいは
前の信号の影響を少くすることができる。Effects of the Invention As is clear from the above embodiments, the present invention provides microC
It is a combination of a PU and a comparator. Under the control of the micro CPU, the signal level on the line is compared at regular time intervals to verify the presence or absence of a signal, and the microphone CPU makes a decision. Misjudgment due to noise or the influence of previous signals can be reduced.

さらにマイクロプロセッサ制御であるため、自由度の多
い、的確性の高い方式が確立できるという効果がある。Furthermore, since it is controlled by a microprocessor, it is possible to establish a highly accurate method with a large degree of freedom.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例における、通信装置の信号衝
突検出回路の構成を示すブロック図、第２図は従来の衝
突検出回路のブロック図である。 １１・・・・・・回線インターフェース、１２・・・・
・・基準電圧、１３・・・・・・コンパレータ、１４・
・・・・・オシレータ、１５・・・・・・シフトレジス
タ、Ｉ６・・・・・・ＣＰＵインターフェース、１７・
・・・・・マイクロＣＰＵＸ１８・・・・・・メモリ、
１９・・・・・・パスライン、２０・・・・・・駆動禁
止線、２１・・・・・・割り込み線、３０・・・・・・
回線。FIG. 1 is a block diagram showing the configuration of a signal collision detection circuit of a communication device in an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional collision detection circuit. 11... Line interface, 12...
...Reference voltage, 13...Comparator, 14.
...Oscillator, 15...Shift register, I6...CPU interface, 17.
...Micro CPUX18...Memory,
19...pass line, 20...drive inhibit line, 21...interrupt line, 30...
line.

Claims (1)

【特許請求の範囲】[Claims] 回線に接続された通信装置に設けられ、前記回線上のデ
ータを入力して基準値とレベル比較するコンパレータと
からなる第１の検定手段と、前記コンパレータを経由し
て読み取るためのマイクロＣＰＵと、前記マイクロＣＰ
Ｕによりデータを所定時に一定時間間隔でサンプル入力
して、前記データの配列をあらかじめ設定した衝突条件
と比較する第２の検定手段とを備え、前記第１及び第２
の検定結果とから、回線上の信号衝突の状況の検出を行
う通信装置の信号衝突検出回路。a first verification means provided in a communication device connected to a line and comprising a comparator that inputs data on the line and compares the level with a reference value; a micro CPU for reading via the comparator; The micro CP
a second verification means for inputting samples of data at predetermined times and time intervals by U, and comparing the arrangement of the data with preset collision conditions;
A signal collision detection circuit for a communication device that detects a signal collision situation on a line based on the test results.