JPS61279969A - デ−タバツフア管理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 予めデータ長が確定していないデータを受信して主メモ
リに転送するチャネル装置において、複数のサイズのバ
ッファを主メモリ上に用意し、受信したデータ長に応じ
て最適サイズのバッファを選択してデータ転送を行うこ
とで、主メモリの使用効率を高め、且つ転送制御を容易
とする。

（産業上の利用分野〕 本発明は受信データを主メモリに転送するチャネル装置
に係り、特に主メモリ上に割当てられるバッファのサイ
ズを複数種類用意して、最適サイズのバッファにデータ
を転送するデータバッファ管理方式に関する。

データ処理システムの普及に伴い、計算機システムに通
信回線を経て、複数の端末装置を接続してデータを転送
したり、ＬＡＮ　（ローカルエリアネットワーク）を構
築して、複数の端末装置が対等なレベルでデータを転送
することが多くなってきた。

このようなデータ処理システムを構成する計算機システ
ム又は各端末装置においては、通信回線を経て送られる
データを受信し、主メモリに格納する必要がある。従っ
てこのデータ転送を制御するチャネル装置は、プロセッ
サから主メモリ上にバッファを割当ててもらい、このバ
ッファにデータを転送する。

この場合、通信回線に伝送されるデータ長は不定であり
、伝送制御手順で定まる最大データ長より短い場合が多
い。この為チャネル装置はデータの受信が完了する迄デ
ータ長が不明であり、予めバッファの大きさを定めて受
信データを転送することが出来ない。

従ってバッファに対する効率の良いデータ転送が実施出
来ると共に、主メモリにバッファを確保する上で主メモ
リの使用効率を悪化させないことが必要である。

〔従来の技術〕

第２図は従来のチャネル装置の動作を説明する図である
。

チャネル装置３はプロセッサ１から主メモリ２上にバッ
ファを割当ててもらい、通信回線から入るデータを主メ
モリ２に転送して格納する。この時チャネル装置からバ
ッファに転送するデータ長が、上記の如く予め確定して
いない場合、主メモリのバッファ管理方法は次の如くで
ある。

■チャネル装置はプロセッサから最小サイズのバッファ
を割当ててもらい、転送するデータ長に応じて使用する
バッファの数を決定し、これらのバッファを連鎖してデ
ータを送出する所謂データチェイン制御を行う。

■伝送制御手順で定まる最大データ長のサイズのバッフ
ァを割当ててもらう。

〔発明が解決しようとする問題点〕

上記の如き従来の方法は前者の場合、データ転送時に一
つのバッファのデータ書込みが完了すると、次のバッフ
ァにアドレスを切替えてデータの転送を行わなければな
らず、この切替え処理によりデータ転送効率が低下する
。

後者の場合、前記の如く通信回線には最大データ長より
短いデータが伝送されることが多いため、確保されたバ
ッファに未使用の領域が残されることとなり、主メモリ
の使用効率が低下するという問題がある。

本発明はこのような問題点に鑑み、チャネル装置が予め
複数のサイズを持っバッファを割当ててもらい、このバ
ッファをサイズの順に整理したテーブルを設け、このテ
ーブルを参照して受信したデータ長に応じた最適なサイ
ズのバッファを選択し、この選択したバッファにデータ
を格納するようにして、データチェイン制御の如く煩雑
な制御を不要とし、且つ未使用領域を少なくして主メモ
リの使用効率を高めるデータバッファ管理方式を提供す
ることを目的としている。

〔問題点を解決するための手段〕

第１図は本発明の一実施例を示す回路のブロック図であ
る。

４はチャネル装置を制御する制御回路、５はデータ長を
格納するレジスタ、６は主メモリ上に割当ててもらった
バ・７フアをサイズの順に整理したテーブル、７はレジ
スタ５のデータ長とテーブル６のバッファサイズとを比
較し、最適サイズのバッファを選択する比較回路、８は
比較回路７が選択したバッファのアドレスを格納するレ
ジスタである。

制御回路４はレジスタ８の指示する最適サイズのバッフ
ァにデータを転送する構成とする。

〔作用〕

よｉｄ　ＯｊＯ！工よ、。よよ９、ヶヤえ７１１置は主
メモリ上に割当てられたバッファの中から、　　　　　
　１アーヶｉｃａ、ｔおヶ９オ。２．７７、□１５、　
　　［効率良くデータ転送を行うことが出来る。　　　
　　　　　　　Ｉｉ： 〔実施例〕 第１図において、制御回路４は予め主メモリ上　　　　
　　１に割当てられた複数のサイズを持つバ・ファのサ
　　　　　　１゛１・。

イズとアドレスとをテーブル６に格納する。この　　　
　　　１・□１″ 時テーブル６にはサイズの小さいものから大きい　　　
　　　　１′ものの順に整理して格納する。

次に制御回路４は受信したデータ長をレジスタ５に格納
する。比較回路７はテーブル６より最小のサイズから順
次大きいサイズを読出し、レジスタ５のデータ長と比較
する。データ長より大きいサイズが検出されると、比較
回路７はレジスタ８にこの時のアドレスを記憶させる。

従ってテーブル６に格納されている各種サイズのバッフ
ァの中、転送されるデータ長より大きなサイズで、且つ
最小のサイズを持つバッファが選択される。ここで制御
回路４はレジスタ８の指示するアドレスのバッファにデ
ータを転送して格納する。

〔発明の効果〕

以上説明した如く、本発明は主メモリの使用効率を高め
、且つデータ転送制御を容易とすることが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路のブロック図、 第２図は従来のチャネル装置の動作を説明する図である
。 図において、 ｌはプロセッサ、　　　　２は主メモリ、３はチャネル
装置、　　　４は制御回路、５．８はレジスタ、　　　
６はテーブル、７は比較回路である。 ′チづと９月の一笑＆例と・テブ目発のフ゛口・ソノ凶
手　１　口 五らテ・のすＶ竿ル」灸ｌの勧イ下をＳ乞ν月Ｆ珂圏茅
　２　圀

Claims (1)

1. 【特許請求の範囲】 データを受信して主メモリに転送するチャネル装置にお
   いて、 該主メモリ上に割当てられた複数のサイズのバッファの
   テーブル（６）と、 受信したデータ長を格納するレジスタ（５）と、前記テ
   ーブル（６）及びレジスタ（５）の内容を比較する比較
   手段（７）とを設け、 該比較手段（７）が選択した最適サイズのバッファに受
   信データを転送することを特徴とするデータバッファ管
   理方式。