JPS61279689A - Structure of etching mask having protective film for side wall and its production - Google Patents
Structure of etching mask having protective film for side wall and its productionInfo
- Publication number
- JPS61279689A JPS61279689A JP12222785A JP12222785A JPS61279689A JP S61279689 A JPS61279689 A JP S61279689A JP 12222785 A JP12222785 A JP 12222785A JP 12222785 A JP12222785 A JP 12222785A JP S61279689 A JPS61279689 A JP S61279689A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- mask
- etching mask
- film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- ing And Chemical Polishing (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は側壁保護膜を有するエツチングマスク構造とそ
の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an etching mask structure having a sidewall protective film and a method for manufacturing the same.
高集積化の進む半導体装置の製造において、そ ゛の
微細なパターンのエツチングには、異方性のす （ぐ
れたドライエツチングが使用されている。しか ｌし
ながら、このドライエツチングによると、エラ □チ
ング雰囲気中にさらされた試料表面に汚染物の □ン
が発生することが知られておシ、こ １の汚染層を除
去するためには、等方性のエラチン ）“グによる処
理が必要である。 ′、この処理
の具体例として、次の２つが挙げられ □）る、まず
、第１の例として第４図に示すように、 ゛エツチン
グマスク４０２のバターニングをドライエ エツチン
グによシ行う場合である。ところが、第１の例によると
きには被エツチング物４０１の上面が ：Ｊｕよ１．
７ア７゜わ、えゎよゆ、。。つ□ゆ ：除去されなけれ
ばならない、また第２の例として、 ・第５図（勾に示
すように、エツチング中に被エツチ ”ング材料５０
１のエツチング面に汚染層５０３が形成 Ｉ・□”さ
れる場合がある。このエツチング面をデバイス □゛
ｊの一部として使用するためには、この汚染層５０３を
除去する必要がある。In the manufacture of highly integrated semiconductor devices, highly anisotropic dry etching is used to etch fine patterns.However, with this dry etching, errors It is known that contaminants are generated on the surface of a sample exposed to a □etching atmosphere. There are two specific examples of this process: □) First, as shown in Figure 4, the patterning of the etching mask 402 is performed by dry etching. However, in the first example, the upper surface of the object to be etched 401 is: Ju1.
7a7゜wa, ewayoyu. . As a second example, the material to be etched during etching, as shown in Figure 5 (Fig.
In some cases, a contamination layer 503 is formed on the etched surface of the device 1. In order to use this etched surface as a part of the device □゛j, it is necessary to remove the contamination layer 503.
しかし、エツチングマスクの材料がこの等方性のエツチ
ングによる汚染層除去処理によってエツチングされてし
まう場合には精度の高いパターニングが不可能となる。However, if the material of the etching mask is etched by this isotropic etching to remove the contaminant layer, highly accurate patterning becomes impossible.
すなわち、上記前者の場合エツチングマスクがエツチン
グ前にこの処理に上り縮小してしまい、以後寸法ずれが
発生する。後者の場合、エツチング後に残った同一マス
クを使用し、次工程としてイオン注入、拡散あるいは酸
化等を行うことが多く、その場合にはこの処理によシ第
５図（ｂ）のごとく縮小したマスクを使用することにな
シ、露出部５０３への不要な拡散あるいは酸化が起こる
。That is, in the former case, the etching mask undergoes this process and is reduced in size before etching, resulting in dimensional deviations thereafter. In the latter case, the same mask remaining after etching is often used for subsequent steps such as ion implantation, diffusion, or oxidation. Unnecessarily, unnecessary diffusion or oxidation to the exposed portion 503 occurs.
本発明の目的は、このような従来の欠点を除去し、エツ
チングマスク本体がエツチングされてしまうような等方
性のエツチングによる処理に対しても、エツチングマス
クパターン横方向の縮小を阻止できるマスク構造を提供
することにある・〔問題点を解決するための手段〕
本発明は、
（１）エツチングマスク本体の側壁に該本体とはエツチ
ング耐性の異なる材料から形成された薄膜を有すること
を特徴とするエツチングマスク構造と、この構造を得る
方法、すなわち、
絶縁体あるいは半導体もしくは導電体等の被エツチング
展上にエツチングマスク本体となる薄膜を堆積する工程
と、この薄膜をパターニングする工程と、エツチングマ
スク本体とはエツチング耐性の異なる材料から成る薄膜
を堆積する工程と、当該薄膜のうち水平面に堆積した薄
膜のみを除去する工程とを行うことを特徴とするエツチ
ングマスクの製造方法である・
〔実施例〕
以下本発明の実施例として、汚染層除去のための等方性
エツチングに対するエツチング耐性がエツチングマスク
本体とは異なる材料からなる薄膜を側壁に有したエツチ
ングマスク構造を、アスペクト比の高い溝をシリコン基
板に掘シ込むための厚い酸化膜マスクに適用した場合に
ついて説明を行う。An object of the present invention is to eliminate such conventional drawbacks and to provide a mask structure that can prevent horizontal reduction of the etching mask pattern even in isotropic etching processing in which the etching mask main body is etched. [Means for solving the problems] The present invention is characterized in that: (1) the side wall of the etching mask main body has a thin film formed of a material having different etching resistance from that of the main body; An etching mask structure to be etched, and a method for obtaining this structure, namely, a process of depositing a thin film that will become the etching mask body on a substrate to be etched such as an insulator, semiconductor, or conductor, a process of patterning this thin film, and an etching mask. This is a method for manufacturing an etching mask characterized by performing a step of depositing a thin film made of a material having different etching resistance from that of the main body, and a step of removing only the thin film deposited on a horizontal surface of the thin film. ] Below, as an example of the present invention, an etching mask structure having a thin film on the side wall made of a material different from that of the etching mask main body in etching resistance against isotropic etching for removing a contaminant layer is fabricated by forming grooves with a high aspect ratio on silicon. A case will be explained in which the present invention is applied to a thick oxide film mask for engraving into a substrate.
第１図に、被エツチング物であるシリコン基板１０１上
の側壁保護膜を有した酸化膜マスクの断面図を示す・シ
リコンエツチング用のマスク本体である厚さ２μ慣の酸
化膜（例えばＳｔｏｗ ） １０２側壁には、側壁保護
用の厚さ０．１μ慣の窒化膜（例えばｓｌ。FIG. 1 shows a cross-sectional view of an oxide film mask having a sidewall protective film on a silicon substrate 101, which is an object to be etched. An oxide film (for example, Stow) 102 with a thickness of 2 μm is the mask body for silicon etching. On the side walls, a nitride film (for example, sl) with a thickness of 0.1 μm is used to protect the side walls.
Ｎ４） １０３を施す、この窒化膜１０３により、フッ
酸系のウェットエツチングに対し、マスク酸化膜の側壁
保護が可能となる。This nitride film 103 applied with N4) 103 makes it possible to protect the sidewalls of the mask oxide film against hydrofluoric acid wet etching.
第２図に上記構造マスクの製造方法説明図を示す・第２
図（α）において、まず、シリコン基板２０１上にＯ■
、熱酸化またはそれに代わる方法により形成された厚さ
２尾の酸化膜２０２のパターニングを行う０次に第２図
（ｂ）に示すようにこの酸化膜２０２上にＱつ、熱窒化
またはそれに代わる方法により窒化膜２０３を堆積し、
さらにＲＩＥまたはそれに代わる異方性の高いエツチン
グを用い、窒化膜２０３のエツチングを行うことにょシ
堆積された窒化膜２０３のうち水平面に堆積された膜の
みを除去する。Figure 2 shows an explanatory diagram of the method for manufacturing the above-mentioned structured mask.
In the figure (α), first, O■ is placed on the silicon substrate 201.
Then, as shown in FIG. 2(b), patterning is performed on the oxide film 202 with a thickness of two times, which is formed by thermal oxidation or an alternative method. Depositing a nitride film 203 by a method,
Further, by etching the nitride film 203 using RIE or an alternative highly anisotropic etching method, only the film deposited on the horizontal plane of the deposited nitride film 203 is removed.
これによって第１図の構造のマスクが得られる・一方、
第３図において、エツチングマスク本体である酸化膜３
０２の下に、側壁保護膜と同程度の厚さの窒化膜３０３
を堆積し、上記工程を行うことによシ、エツチングマス
クの下辺エツジ部の保護を実現することもできる。This yields a mask with the structure shown in Figure 1. On the other hand,
In FIG. 3, the oxide film 3 which is the main body of the etching mask
02, a nitride film 303 with the same thickness as the sidewall protective film
By depositing and performing the above steps, it is also possible to protect the lower edge portion of the etching mask.
以上のように本発明によれば、エツチングマスク側壁に
エツチングマスク本体とはエツチング耐性の異なる材料
からなる薄膜を形成することによシ、エツチングマスク
がエツチングされてしまうような等方性エツチングを用
いた処理によるマスクパターン横方向の縮小を阻止し、
精度良いバタ □−ニングを実現することができ
、また、トリイエ □ツチング中にエツチングマ
スク本体の材料とエラ □チング種が反応して発
生するデポジションを、工 □ツチング本体とは
エツチング耐性の異なる材料がら成る薄膜を介在させる
ことにより、抑制するこ □とができる効果を有
するものである。As described above, according to the present invention, by forming a thin film made of a material having different etching resistance from the etching mask body on the side wall of the etching mask, isotropic etching is used that prevents the etching mask from being etched. This prevents the mask pattern from shrinking in the horizontal direction due to processing.
It is possible to achieve highly accurate patterning, and it is also possible to eliminate the deposition that occurs when the material of the etching mask body and the etching species react during etching. By interposing a thin film made of this material, it has the effect of being able to suppress □.
以上実施例ではエツチング耐性の異なるマスク
ｊ材料として酸化膜と窒化膜について述べたが、エツチ
ング耐性の異なる材料であれば他の材質であっても同様
の効果が得られることはもちろんである。In the above examples, masks with different etching resistance were used.
Although the oxide film and nitride film have been described as the materials, it goes without saying that similar effects can be obtained using other materials as long as they have different etching resistance.
第１図は本発明エツチングマスク構造の一実施例を示す
断面図、第２図（ａ） 、 （ｂ）は本発明マスクの製
造工程を工程順に示す断面図、第３図は本発明マスク構
造の他の実施例を示す断面図、第４図は従来のマスク構
造の一例を示す断面図、第５図（α）。
（ｂ）は従来のマスク構造の他の例の製造工程を示す断
面図である。
１０１．２０１．３０１・・・シリコン基板１０２．２
０２，３０２・・・酸化膜
１０３．２０３，３０３・−・窒化膜
特許出願人 日本電気株式会社
代理人弁理士 内 原 晋第１図
１
（α）
（ｂ、）
第２図FIG. 1 is a cross-sectional view showing one embodiment of the etching mask structure of the present invention, FIGS. 2(a) and (b) are cross-sectional views showing the manufacturing process of the mask of the present invention in order of process, and FIG. 3 is the mask structure of the present invention. FIG. 4 is a cross-sectional view showing another example of the conventional mask structure, and FIG. 5 (α) is a cross-sectional view showing an example of a conventional mask structure. (b) is a sectional view showing the manufacturing process of another example of the conventional mask structure. 101.201.301...Silicon substrate 102.2
02,302...Oxide film 103.203,303...Nitride film Patent applicant Susumu Uchihara, patent attorney representing NEC Corporation Figure 1
1 (α) (b,) Fig. 2
Claims (2)
チング耐性の異なる材料から形成された薄膜を有するこ
とを特徴とするエッチングマスク構造。(1) An etching mask structure characterized by having a thin film formed on the side wall of the etching mask body from a material having a different etching resistance from that of the main body.
チング膜上にエッチングマスク本体となる薄膜を堆積す
る工程と、この薄膜をパターニングする工程と、エッチ
ングマスク本体とはエッチング耐性が異なる材料から成
る薄膜を堆積する工程と、該薄膜のうち水平面に堆積し
た薄膜のみを除去する工程とを行うことを特徴とするエ
ッチングマスクの製造方法。(2) The process of depositing a thin film that will become the etching mask body on a film to be etched such as an insulator, semiconductor, or conductor, and the process of patterning this thin film, and forming a thin film made of a material with different etching resistance from that of the etching mask body. 1. A method for manufacturing an etching mask, comprising: depositing a thin film; and removing only the thin film deposited on a horizontal surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122227A JP2604350B2 (en) | 1985-06-05 | 1985-06-05 | Etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122227A JP2604350B2 (en) | 1985-06-05 | 1985-06-05 | Etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61279689A true JPS61279689A (en) | 1986-12-10 |
| JP2604350B2 JP2604350B2 (en) | 1997-04-30 |
Family
ID=14830713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60122227A Expired - Lifetime JP2604350B2 (en) | 1985-06-05 | 1985-06-05 | Etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2604350B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5711891A (en) * | 1995-09-20 | 1998-01-27 | Lucent Technologies Inc. | Wafer processing using thermal nitride etch mask |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629326A (en) * | 1979-08-17 | 1981-03-24 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS58106833A (en) * | 1981-12-07 | 1983-06-25 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | Method of forming model in semiconductor device |
-
1985
- 1985-06-05 JP JP60122227A patent/JP2604350B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629326A (en) * | 1979-08-17 | 1981-03-24 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS58106833A (en) * | 1981-12-07 | 1983-06-25 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | Method of forming model in semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5711891A (en) * | 1995-09-20 | 1998-01-27 | Lucent Technologies Inc. | Wafer processing using thermal nitride etch mask |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2604350B2 (en) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62105426A (en) | Formation of mask structure of the extent of sub-microns | |
| US6867143B1 (en) | Method for etching a semiconductor substrate using germanium hard mask | |
| JP2896072B2 (en) | Method for forming field oxide film of semiconductor device | |
| JPS61279689A (en) | Structure of etching mask having protective film for side wall and its production | |
| JPH0210730A (en) | Forming method and construction of field isolation for field effect transistor on integrated circuit chip | |
| KR100228765B1 (en) | Cell aperture mask forming method | |
| JPS61119056A (en) | Manufacture of semiconductor device | |
| JP2973439B2 (en) | Substrate etching method | |
| JPH04317357A (en) | Manufacture of semiconductor device | |
| JPH079930B2 (en) | Method for manufacturing semiconductor device | |
| JPS63258020A (en) | Formation of element isolation pattern | |
| KR960008563B1 (en) | Fine contact hall forming method of semiconductor using double spacer | |
| JPH01119028A (en) | Manufacture of semiconductor device | |
| KR100256810B1 (en) | Method for forming contact hole in semiconductor device | |
| JPS6279625A (en) | Manufacture of semiconductor device | |
| JPS60235436A (en) | Manufacture of semiconductor device | |
| JP2705187B2 (en) | Semiconductor element manufacturing method | |
| JPH04364726A (en) | Pattern formation | |
| KR0122508B1 (en) | Method for fabricating a fine contact hole | |
| JPH01184852A (en) | Vlsi process masked with spacer | |
| JP2677461B2 (en) | Method for manufacturing semiconductor device | |
| KR940002438B1 (en) | Method of making semiconductor device | |
| JPS63226930A (en) | Manufacture of semiconductor device | |
| JPH09260664A (en) | Manufacture of semiconductor device | |
| JPS6386453A (en) | Manufacture of semiconductor device |