JPS61278883A - 表示装置用薄膜ダイオ−ド - Google Patents
表示装置用薄膜ダイオ−ドInfo
- Publication number
- JPS61278883A JPS61278883A JP60121130A JP12113085A JPS61278883A JP S61278883 A JPS61278883 A JP S61278883A JP 60121130 A JP60121130 A JP 60121130A JP 12113085 A JP12113085 A JP 12113085A JP S61278883 A JPS61278883 A JP S61278883A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- type
- film diode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶表示装置の表示品質を向上させ液晶の利
用分野を広げる表示装置用薄膜ダイオードに関するもの
である。
用分野を広げる表示装置用薄膜ダイオードに関するもの
である。
液晶、ＥＬ、ＥＣ，ＦＤＰ、蛍光表示等の各種表示装置
はいずれも実用化段階に達し、現在の目標は高密度のマ
トリクス型表示にあるといえる。
はいずれも実用化段階に達し、現在の目標は高密度のマ
トリクス型表示にあるといえる。
マトリクス駆動に問題のある表示方式では能動付加素子
を用いた所謂「アクティブ・マトリクス法」が有効であ
る。
を用いた所謂「アクティブ・マトリクス法」が有効であ
る。
表示装置に薄膜非線形抵抗素子を用いる事により、高密
度、高画質の表示が可能となる。液晶表示装置に薄膜非
線形抵抗素子を利用した例は、すでにいくつかある。例
えば、活性層に整流性を有する半導体層を利用した薄膜
ダイオードがある。
度、高画質の表示が可能となる。液晶表示装置に薄膜非
線形抵抗素子を利用した例は、すでにいくつかある。例
えば、活性層に整流性を有する半導体層を利用した薄膜
ダイオードがある。
低温で均一にかつ安定に半導体層が形成でき、不細物イ
オンによる制御が可能な材料として、アモルファスシリ
コン（ａ−８ｉ ）が注目されている。
オンによる制御が可能な材料として、アモルファスシリ
コン（ａ−８ｉ ）が注目されている。
第一２図に活性層に、アモルファスシリコンのＰＩＮ接
合を利用した従来の薄膜ダイオードの構造を示す。第２
図において、１１はガラス基板、１２は透明電極（ＩＴ
Ｏ）、１６はアモルファス、７１） ：Ｉ７ （ａ −
Ｓ ｉ ）、１４は層間絶縁膜Ｓ Ｉ ０２．１５は相
互接続用電極Ｃｒである。従来の薄膜ダイオードを液晶
表示用能動素子（アクティブ素子）として利用する場合
、見映えを良好にする目的からダイオードを複数個直列
接続する方法があり、第３図にその例を示した。第３図
は、薄膜ダイオードを直列接続した場合の構造図と等価
回路である。第３回国は、従来の薄膜ダイオードを相互
配線電極Ｃｒにより、直列接続した構造の素子であり、
第３図の）は、従来の素子構造を利用し、半導体層にＰ
ＩＮＰＩＮとＰＩＮ接合を縦方向に２段重ねにした構造
の素子である。第３図において、２１はガラス基板、２
２は透明電極（ＩＴＯ）、２６．２３及び２７．２８は
ＰＩＮ半導体層、２４は５ＩＯ２，２５は相互配線用電
極Ｃｒである。
合を利用した従来の薄膜ダイオードの構造を示す。第２
図において、１１はガラス基板、１２は透明電極（ＩＴ
Ｏ）、１６はアモルファス、７１） ：Ｉ７ （ａ −
Ｓ ｉ ）、１４は層間絶縁膜Ｓ Ｉ ０２．１５は相
互接続用電極Ｃｒである。従来の薄膜ダイオードを液晶
表示用能動素子（アクティブ素子）として利用する場合
、見映えを良好にする目的からダイオードを複数個直列
接続する方法があり、第３図にその例を示した。第３図
は、薄膜ダイオードを直列接続した場合の構造図と等価
回路である。第３回国は、従来の薄膜ダイオードを相互
配線電極Ｃｒにより、直列接続した構造の素子であり、
第３図の）は、従来の素子構造を利用し、半導体層にＰ
ＩＮＰＩＮとＰＩＮ接合を縦方向に２段重ねにした構造
の素子である。第３図において、２１はガラス基板、２
２は透明電極（ＩＴＯ）、２６．２３及び２７．２８は
ＰＩＮ半導体層、２４は５ＩＯ２，２５は相互配線用電
極Ｃｒである。
しかしながら、第３回国及び（Ｂｌの素子は層間絶縁膜
を有するため、層間絶縁膜の膜質及び膜厚の均−性等、
層間絶縁膜に対する要求が厳しかった。
を有するため、層間絶縁膜の膜質及び膜厚の均−性等、
層間絶縁膜に対する要求が厳しかった。
又、層間絶縁膜のエツチング制御も厳しく、相互のマス
ク合せ精度も厳しい要求があり、多数の薄膜ダイオード
を歩留りよく形成する事が難しかった。第３図の構造の
素子の場合、第３回国に示す構造は、第３図（Ｂ）に示
す構造に比べ、薄膜ダイオードを相互配線電極で目的の
数（２個）接続しただけであるが、数が２倍になり、素
子の占める面積が大きくなり、開口率をおとし表示品質
を悪（する。第３図（Ｂｌの構造は、第３回国の構造に
比べ、アモルファスシリコン層が複雑であり、厚いため
、眉間絶縁膜のステップカバレジが問題となる。
ク合せ精度も厳しい要求があり、多数の薄膜ダイオード
を歩留りよく形成する事が難しかった。第３図の構造の
素子の場合、第３回国に示す構造は、第３図（Ｂ）に示
す構造に比べ、薄膜ダイオードを相互配線電極で目的の
数（２個）接続しただけであるが、数が２倍になり、素
子の占める面積が大きくなり、開口率をおとし表示品質
を悪（する。第３図（Ｂｌの構造は、第３回国の構造に
比べ、アモルファスシリコン層が複雑であり、厚いため
、眉間絶縁膜のステップカバレジが問題となる。
そこで本発明は、ＰＩＮ接合が複数側型なっている構造
から成る半導体層、例えば、ＰＩＮＰＩＮの順に形成さ
れたＰＩＮ接合の２段構造の半導体層の内のＰ型半導体
膜及びＮ型半導体膜のシート抵抗を大きくする事により
、第１電極と第２電極間のリークを少なくして、眉間絶
縁膜を除去することを可能としたものである。
から成る半導体層、例えば、ＰＩＮＰＩＮの順に形成さ
れたＰＩＮ接合の２段構造の半導体層の内のＰ型半導体
膜及びＮ型半導体膜のシート抵抗を大きくする事により
、第１電極と第２電極間のリークを少なくして、眉間絶
縁膜を除去することを可能としたものである。
本発明の実施例を図面に基づいて説明する。第１図は、
本発明を示す薄膜ダイオードの断面図である。第１図に
おいて、１はガラス基板、２は第１電極（ＩＴＯ）、３
及び６はＰ型半導体膜、４であり、６及び６は、ＰＩＮ
半導体層（ａ−８ｉ）であり、７は第′２電極（相互配
線用電極：Ｃｒ）である。第１図は、層間絶縁膜がな（
、第１電極と第２電極は、半導体層により分離されてい
る。
本発明を示す薄膜ダイオードの断面図である。第１図に
おいて、１はガラス基板、２は第１電極（ＩＴＯ）、３
及び６はＰ型半導体膜、４であり、６及び６は、ＰＩＮ
半導体層（ａ−８ｉ）であり、７は第′２電極（相互配
線用電極：Ｃｒ）である。第１図は、層間絶縁膜がな（
、第１電極と第２電極は、半導体層により分離されてい
る。
工型半導体膜は、Ｐ型或は、Ｎ型半導体膜に比べ１０２
〜１０８倍と抵抗が大きいため、第°１電極と第２電極
間のリークは、Ｐ型半導体膜６及び６とＮ型半導体膜５
のシート抵抗を大きくする事により防止できる。第４図
は本実施例の薄膜ダイ゛オードを表示に利用した場合の
Ｐ型及びＮ型半導体膜のシート抵抗と、表示品質（コン
トラスト：Ｔｏｎ／Ｔｏｆｆ）を示すグラフである。表
示可能な領域は、コントラストが２程度必要であるため
、Ｐ型及びＮ型半導体膜のシート抵抗は１０１０以上必
要である。第５図は、本発明の薄膜ダイオードをリング
接続し、液晶表示用素子とした状態を表わす等価回路図
である。第５図において、５１はタイミング信号を入力
するためのタイミング電極、５２及び５３は薄膜ダイオ
ードであり、５２及び５３は、縦型に２段重ね合せた（
本実施例、第１図）構造を有する２段重ねのダイオード
である。５４は、２段ダイオードである。５５は液晶、
５６はデータ信号を入力するためのデータ電極である。
〜１０８倍と抵抗が大きいため、第°１電極と第２電極
間のリークは、Ｐ型半導体膜６及び６とＮ型半導体膜５
のシート抵抗を大きくする事により防止できる。第４図
は本実施例の薄膜ダイ゛オードを表示に利用した場合の
Ｐ型及びＮ型半導体膜のシート抵抗と、表示品質（コン
トラスト：Ｔｏｎ／Ｔｏｆｆ）を示すグラフである。表
示可能な領域は、コントラストが２程度必要であるため
、Ｐ型及びＮ型半導体膜のシート抵抗は１０１０以上必
要である。第５図は、本発明の薄膜ダイオードをリング
接続し、液晶表示用素子とした状態を表わす等価回路図
である。第５図において、５１はタイミング信号を入力
するためのタイミング電極、５２及び５３は薄膜ダイオ
ードであり、５２及び５３は、縦型に２段重ね合せた（
本実施例、第１図）構造を有する２段重ねのダイオード
である。５４は、２段ダイオードである。５５は液晶、
５６はデータ信号を入力するためのデータ電極である。
以上の実施例は、半導体膜としてａ−８ｉを用いタカ、
アモルファスシリコンオキサイド（ａ−ｓｉ：ｃ）或は
、アモルファスシリコンナイトライド（ａ−８ｉ ：Ｎ
）或は、アモルファスシリコンオキサイド（ａ−ｓｉ：
Ｏ）等の半導体膜が利用でき、Ｐ→工→Ｎの順に基板よ
り形成した例を用いたが、Ｎ→■→Ｐの順に形成しても
良好な特性が得られる。
アモルファスシリコンオキサイド（ａ−ｓｉ：ｃ）或は
、アモルファスシリコンナイトライド（ａ−８ｉ ：Ｎ
）或は、アモルファスシリコンオキサイド（ａ−ｓｉ：
Ｏ）等の半導体膜が利用でき、Ｐ→工→Ｎの順に基板よ
り形成した例を用いたが、Ｎ→■→Ｐの順に形成しても
良好な特性が得られる。
゛ 以上の説明から明らかなように、本発明は、半導体
層が複数のＰＩＮ接合を縦方向に形成した構造を有する
薄膜ダイオードにおいて、第１電極と第２電極を半導体
層により分離する構造にし、かつ、半導体層の内の、Ｐ
型及びＮ型半導体膜のシート抵抗を大きくする事により
、眉間絶縁膜を除（事ができる。本発明により、薄膜ダ
イオードの製造工程が簡単になり、素子の歩留りが向上
する。
層が複数のＰＩＮ接合を縦方向に形成した構造を有する
薄膜ダイオードにおいて、第１電極と第２電極を半導体
層により分離する構造にし、かつ、半導体層の内の、Ｐ
型及びＮ型半導体膜のシート抵抗を大きくする事により
、眉間絶縁膜を除（事ができる。本発明により、薄膜ダ
イオードの製造工程が簡単になり、素子の歩留りが向上
する。
又、本薄膜ダイオードをリング接続し、液晶表示装置に
利用する事により、高密度表示或は、大型表示が可能と
なり、液晶表示装置の発展に本発明が寄与するものと考
えられる。
利用する事により、高密度表示或は、大型表示が可能と
なり、液晶表示装置の発展に本発明が寄与するものと考
えられる。
第１図は、本発明の薄膜ダイオードの構造を示す断面図
である。第２図は従来の薄膜ダイオードの構造を示す断
面図である。第３図は、薄膜ダイオードを２段直列接続
した場合を示す断面図であり、第３回置は、相互配線電
極を利用して接続した場合であり、第３図（Ｂｌは、半
導体層に、ＰＩＮＰＩＮとＰＩＮ接合を２段形成した場
合である。第４図は、Ｐ及びＮ型半導体膜のシート抵抗
とコントラスト比を表わすグラフであり、第５図は、本
発明の薄膜ダイオードをリング接続′し、液晶表示を行
なった場合の等価回路図である。 １．１１．２１・・・・・・ガラス基板、２．１２．２
２−・−−−−第１電極（ＩＴＯ）、導体層（ａ−３ｉ
）、 ７．１５．２５ ・・−−−−第２電極（Ｃｒ）。 第１丙 第２図 第５図 ５４２段ダイオード ５４．２段り゛イτ−ド
である。第２図は従来の薄膜ダイオードの構造を示す断
面図である。第３図は、薄膜ダイオードを２段直列接続
した場合を示す断面図であり、第３回置は、相互配線電
極を利用して接続した場合であり、第３図（Ｂｌは、半
導体層に、ＰＩＮＰＩＮとＰＩＮ接合を２段形成した場
合である。第４図は、Ｐ及びＮ型半導体膜のシート抵抗
とコントラスト比を表わすグラフであり、第５図は、本
発明の薄膜ダイオードをリング接続′し、液晶表示を行
なった場合の等価回路図である。 １．１１．２１・・・・・・ガラス基板、２．１２．２
２−・−−−−第１電極（ＩＴＯ）、導体層（ａ−３ｉ
）、 ７．１５．２５ ・・−−−−第２電極（Ｃｒ）。 第１丙 第２図 第５図 ５４２段ダイオード ５４．２段り゛イτ−ド
Claims (3)
- （１）基板上に形成された第１電極、半導体層及び第２
電極から成る表示装置用薄膜ダイオードにおいて、前記
半導体層は、前記第１電極より部分的にガラス基板上へ
はり出ており、前記第２電極は、第１電極上の半導体層
及び、ガラス基板上へはり出た半導体層よりなり、基板
側より、ＰＩＮ或はＮＩＰと形成されたＰＩＮ接合を少
なくても２段以上重ねられた構造を有し、かつ、前記半
導体層の内のＰ型及びＮ型半導体膜のシート抵抗が１０
＾１＾０Ω以上であることを特徴とする表示装置用薄膜
ダイオード。 - （２）半導体層の内最上層のＰ型或はＮ型半導体層を除
いた、Ｐ型及びＮ型半導体膜のシート抵抗が１０＾１＾
０Ω以上であることを特徴とする特許請求の範囲第１項
記載の表示装置用薄膜ダイオード。 - （３）表示装置用薄膜ダイオードは、リング接続されて
いることを特徴とする特許請求の範囲第１項記載の表示
装置用薄膜ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60121130A JPS61278883A (ja) | 1985-06-04 | 1985-06-04 | 表示装置用薄膜ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60121130A JPS61278883A (ja) | 1985-06-04 | 1985-06-04 | 表示装置用薄膜ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61278883A true JPS61278883A (ja) | 1986-12-09 |
Family
ID=14803615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60121130A Pending JPS61278883A (ja) | 1985-06-04 | 1985-06-04 | 表示装置用薄膜ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61278883A (ja) |
-
1985
- 1985-06-04 JP JP60121130A patent/JPS61278883A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10916185B1 (en) | Array substrate, display panel, display device and array-substrate manufacturing method | |
| JP2024071420A (ja) | 半導体装置 | |
| US5828433A (en) | Liquid crystal display device and a method of manufacturing the same | |
| US7675582B2 (en) | Stacked storage capacitor structure for a thin film transistor liquid crystal display | |
| TWI383447B (zh) | 用於導電材料之蝕刻劑以及使用該蝕刻劑製造薄膜電晶體陣列面板之方法 | |
| US6166396A (en) | Semiconductor devices | |
| KR101282397B1 (ko) | 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법 | |
| CN112234091A (zh) | 显示面板和显示装置 | |
| CN207216226U (zh) | 显示装置 | |
| CN101800229B (zh) | 显示装置 | |
| KR100437820B1 (ko) | 배선층으로 구리를, 투명도전층으로 인듐산화물과 금속산화물을 주성분으로 하는 복합산화물을 이용한 전자기기용 구성기판및 그것을 이용한 전자기기 | |
| CN100517734C (zh) | Tft阵列衬底的制造方法 | |
| KR101398094B1 (ko) | 액정 디스플레이 및 어레이 기판 | |
| CN100508200C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| JP2001264804A (ja) | 液晶表示装置およびその作製方法 | |
| US4961629A (en) | Liquid crystal display device | |
| KR20090086341A (ko) | 반도체 장치, 전기 광학 장치, 전자 기기, 반도체 장치의 제조 방법, 전기 광학 장치의 제조 방법 및 전자 기기의 제조 방법 | |
| CN100378514C (zh) | 薄膜半导体器件和薄膜半导体器件的制造方法 | |
| US20220115493A1 (en) | Display panel and fabricating method thereof, and displaying device | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| CN100492147C (zh) | 液晶显示装置及其制造方法 | |
| WO2022057542A1 (zh) | 一种显示背板及其制备方法、显示装置 | |
| US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| EP4135042A1 (en) | Array substrate and manufacturing method therefor, and display device | |
| JPS61278883A (ja) | 表示装置用薄膜ダイオ−ド |