JPS6127740B2 - - Google Patents
Info
- Publication number
- JPS6127740B2 JPS6127740B2 JP51116843A JP11684376A JPS6127740B2 JP S6127740 B2 JPS6127740 B2 JP S6127740B2 JP 51116843 A JP51116843 A JP 51116843A JP 11684376 A JP11684376 A JP 11684376A JP S6127740 B2 JPS6127740 B2 JP S6127740B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit
- film
- covering
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000011888 foil Substances 0.000 claims description 7
- 238000004080 punching Methods 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 27
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229920006267 polyester film Polymers 0.000 description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013522 chelant Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 125000000664 diazo group Chemical group [N-]=[N+]=[*] 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
- ing And Chemical Polishing (AREA)
Description
【発明の詳細な説明】
本発明は、回路基板上に所要回路パターンを打
抜いて押圧形成するための金型の製造方法に関
し、特には、フオトエツチング法による回路パタ
ーン打抜き用金型の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a mold for punching and press-forming a desired circuit pattern on a circuit board, and in particular, a method for manufacturing a mold for punching a circuit pattern using a photoetching method. Regarding.
フオトエツチング法を用いてこの種金型を製造
する従来手法は、たとえば、予め形成した打抜き
金属箔の逃げ溝に一様に樹脂を埋込む工程と、二
段階によるフオトレジスト工程とを重要な要素と
するものであつた。ここに、樹脂埋込み工程は、
金型材料表面に予め形成した上記逃げ溝内に耐腐
蝕性のエポキシ樹脂等を均一に充填する等の手段
で処理しているが、かかる樹脂充填作業そのもの
に相当の手間と熟練を要するのみならず、上記樹
脂埋込み後のフオトレジスト工程に際し、フイル
ムの位置合せ等に同等の熟練を必要とすることに
加え、最終段階で上記充填樹脂を一様に除去しな
ければならないなど、複雑な作業段階を経た割合
に比し、所要品質の金型を得ることは頗る困難で
あつた。 The conventional method of manufacturing this type of mold using the photoetching method, for example, involves a process of uniformly filling resin into the relief grooves of a punched metal foil formed in advance, and a two-step photoresist process. It was meant to be. Here, the resin embedding process is
Treatment is carried out by uniformly filling the relief grooves formed on the surface of the mold material with a corrosion-resistant epoxy resin, etc., but the resin filling process itself requires considerable effort and skill. First, during the photoresist process after filling the resin, not only does it require similar skill to align the film, but also the filled resin must be uniformly removed at the final stage, making it a complicated work step. It was extremely difficult to obtain molds of the required quality compared to the proportion of molds that had gone through the process.
本発明の目的は、前記従来方法に内在する問題
点を解決してより簡単なプロセスで容易に常時一
定した高品質の金型を得ることの可能な回路パタ
ーン打抜き用金型の製造方法を提供することにあ
る。 An object of the present invention is to provide a method for manufacturing a die for punching circuit patterns, which solves the problems inherent in the conventional method and makes it possible to easily obtain a die of consistently high quality through a simpler process. It's about doing.
本発明の他の目的は、金型材料表面に所要の回
路パターンを形成する為に必要な第一および第二
の両回路用被覆パターンはこれを簡単に設けるこ
とが可能であつて、然もこれら両被覆パターンの
位置合せ等も迅速に行なえるような新規な方法を
提供することである。 Another object of the present invention is to easily provide both the first and second circuit covering patterns necessary for forming a desired circuit pattern on the surface of the mold material. It is an object of the present invention to provide a new method that can quickly align these two covering patterns.
そのために、本発明の方法によれば、所定の処
理を施した金型材料表面上に所要回路パターンの
縁部ないしは輪郭を占めるようにネガフオトレジ
ストフイルム等の手段を用いて第一の回路用被覆
パターンを形成することから出発し、この被覆パ
〓〓〓〓〓
ターンの上に直ちに該パターンの資質に比して耐
性の弱いポジフオトレジストフイルム等を使用し
て前記所要回路パターンを含み上記第一の回路用
被覆パターンより適度に大きな第二の回路用被覆
パターンを形成することを骨子とするもので、次
いで、上記所要回路パターンに隣接する部分に打
抜き金属箔の逃げ溝を形成するために残余の金属
露出部分をエツチングで除去したのち、上記第二
の回路用被覆パターンを剥離液または露光後に現
像液等で適宜剥離すると共に、斯くして上記第一
の回路用被覆パターン内に露出した金属部分をエ
ツチング除去し、最後に前記第一の回路用被覆パ
ターンを剥離することによつて所要回路パターン
の輪郭を突出した刃物状に形成することを特徴と
するものである。 To this end, according to the method of the present invention, a negative photoresist film or the like is used to form a first circuit pattern so as to occupy the edge or contour of the desired circuit pattern on the surface of the mold material that has been subjected to a predetermined treatment. Starting from forming a covering pattern, this covering pattern
Immediately on top of the turn, a second circuit covering pattern containing the required circuit pattern and having a size moderately larger than the first circuit covering pattern is formed by using a positive photoresist film or the like having a weaker resistance compared to the quality of the pattern. The main point is to form a circuit pattern, and then, after removing the remaining exposed metal part by etching to form an escape groove of the punched metal foil in the part adjacent to the required circuit pattern, the second circuit pattern is removed. The coating pattern for circuits is appropriately peeled off with a stripping solution or a developer after exposure, and the metal portions exposed in the first coating pattern for circuits are removed by etching, and finally the first coating pattern for circuits is removed. The feature is that the outline of the required circuit pattern is formed in the shape of a protruding knife by peeling off.
以下、添附図面に示す一実施例を参照しながら
本発明を更に詳述する。 Hereinafter, the present invention will be described in further detail with reference to an embodiment shown in the accompanying drawings.
第1図1に示す使用すべき金型材料1の表面
は、予め焼入れ熱処理を施して硬度を高める一
方、得られた表面を0.2〜0.3mm程度機械研磨した
のち、たとえば蒸気トリクレンによる脱酸後のリ
ン酸等による酸洗いを行なうなど適宜化学的な整
面処理をしておく。整面処理した金型材料1の表
面が酸化しないうちに、同図2の如く速やかにフ
オトレジスト膜2を塗布する。このフオトレジス
ト膜2は、後述の第3図に示すネガフオトレジス
トフイルム16を用いて露光することによつて、
同図3に示す所要の回路パターンの縁部、すなわ
ち輪郭を十分に占めるような第一の回路用被覆パ
ターン3を形成することが出来る。次いで、同図
4および5の如くこのパターン3を含む金型材料
表面上に一様にポジフオトレジスト膜4を塗布し
たら、この膜4を後述するポジフオトレジストフ
イルム17,18を使用して露光すると、上記被
覆パターン3に積層されたものであつて該パター
ン3より適度に大きな第二の回路用被覆パターン
5を得る。ここで、上記両被覆パターン3および
5の各資質は一定の条件を備えるもので、たとえ
ば、一方の被覆パターン3はゴム系若しくはポリ
ケイ皮酸系のネガタイプフオトレジストを用い、
また、他方の被覆パターン5はジアゾ系のポジタ
イプフオトレジストを適用することによつて、第
一の回路用被覆パターン3を感光硬化せしめる
と、爾後、第二の回路用被覆パターン5の現像液
もしくは剥離液によつて除去されずに適度の耐性
を有するものが好ましい。このような選定条件に
よつて、感光硬化後のネガタイプフオトレジスト
からなる第一の回路用被覆パターン3は、ポジタ
イプフオトレジストからなる第二の回路用被覆パ
ターン5に用いるアルカリ現像液に侵される虞が
無くなるので、以下に説明する本発明の工程を好
適に実施することが可能となる。 The surface of the mold material 1 to be used shown in FIG. Appropriate chemical surface treatment such as pickling with phosphoric acid or the like is carried out. As shown in FIG. 2, a photoresist film 2 is quickly applied to the surface of the mold material 1, which has been subjected to surface preparation treatment, before it is oxidized. This photoresist film 2 is formed by exposing it to light using a negative photoresist film 16 shown in FIG. 3, which will be described later.
It is possible to form the first circuit covering pattern 3 that sufficiently occupies the edge, that is, the outline, of the required circuit pattern shown in FIG. 3. Next, as shown in FIGS. 4 and 5, a positive photoresist film 4 is uniformly coated on the surface of the mold material including this pattern 3, and this film 4 is exposed using positive photoresist films 17 and 18, which will be described later. Then, a second circuit covering pattern 5 which is laminated on the covering pattern 3 and is appropriately larger than the covering pattern 3 is obtained. Here, each of the qualities of the above-mentioned covering patterns 3 and 5 has certain conditions. For example, one covering pattern 3 uses a rubber-based or polycinnamic acid-based negative type photoresist,
The other coating pattern 5 is formed by applying a diazo positive type photoresist to photocuring the first circuit coating pattern 3, and then applying a developer for the second circuit coating pattern 5. Alternatively, it is preferable to use a material that is not removed by a stripping solution and has appropriate resistance. Under these selection conditions, the first circuit coating pattern 3 made of a negative type photoresist after photocuring is eroded by the alkaline developer used for the second circuit coating pattern 5 made of a positive type photoresist. Since the fear is eliminated, it becomes possible to suitably implement the steps of the present invention described below.
上記の如くして得られる第1図5の被覆パター
ン5の隣接域に露出した金属部分は、その後同図
6のように所要深さまでエツチング除去されて打
抜き金属箔の逃げ溝6を形成される。このとき用
いるエツチング液は通常約50℃に加熱した約37゜
Beの塩化第二鉄液が一般的であるが、フオトレ
ジスト即ちこの第二の回路用被覆パターン5を侵
さない他のエツチング液を使用することも可能で
ある。次に、被覆パターン5としてのポジタイプ
フオトレジスト膜を全面露光し、かつ現像液を用
いてこのポジタイプフオトレジスト膜のみを除去
すると、同図7のように第一の回路用被覆パター
ン3が現われることとなる。ここで使用した現像
液は、該被覆パターン3としてのネガタイプフオ
トレジストを侵すことはないので、同図3より形
成された被覆パターン3は、そのまま保持され
る。その場合、使用するネガタイプフオトレジス
トがポジタイプフオトレジストの剥離液に耐性が
あると、全面露光の必要はなく、同図6のエツチ
ング後ただちに剥離液でポジタイプフオトレジス
ト膜を除去することができる。例えば、ポジタイ
プフオトレジストにシツプレイ社のAZ(商品
名)を用いかつ、ネガタイプフオトレジストにコ
ダツク社のKTFR(商品名)を用いる場合におい
ては、AZがメチルエチルケトンにより容易に
剥離可能であるから、適正な時間処理することに
より、KTFRによる回路用被覆パターン3に不都
合な損傷を与える虞はなくなる。上記方法によ
り、ポジタイプフオトレジスト膜を剥離してパタ
ーン3内の金型材料は、同図8の如く所要深さま
でエツチング除去されるので、そこに陥部7を形
成することができる。該陥部7は0.1mm程度の深
さを必要とするものであり、そのときサイドエツ
チ部のオーバーハング部(バリ部)8も僅かであ
るが形成される。次に上記パターン3としてネガ
タイプフオトレジストを指定剥離液を用いて除去
〓〓〓〓〓
すると所要回路パターンの輪郭に合致した刃部9
を形成することが出来る。同図9。この刃部9に
は、オーバーハング部8を残すようになるが、こ
れは、短時間エツチング液に浸漬することにより
除去できる。このようなオーバーハング部は、化
学反応が迅速に行なわれるので、他の部分に悪影
響を与えることなく行なうことが可能である。ま
た、上記オーバーハング部を僅少にとどめるに
は、エツチング液にサイドエツチ防止剤を添加す
ると効果的である。これは、金型の金属壁面とキ
レート化合物を形成し、エツチング液のスプレー
圧の小さな壁面部のエツチングスピードがスプレ
ー圧の高い底部のそれに比し、遅いという特性に
基づくものである。上記によりオーバーハング部
を除去して得られる第1図9のものは、そのまま
金型として使用に供することが出来る。 The metal portion exposed in the area adjacent to the covering pattern 5 of FIG. 1 obtained as described above is then etched away to a required depth as shown in FIG. . The etching solution used at this time is usually heated to about 50°C and heated to about 37°C.
A Be ferric chloride solution is common, but other etching solutions that do not attack the photoresist or this second circuit coating pattern 5 can be used. Next, when the entire surface of the positive type photoresist film as the covering pattern 5 is exposed and only this positive type photoresist film is removed using a developer, the first circuit covering pattern 3 is formed as shown in FIG. It will appear. Since the developer used here does not attack the negative type photoresist forming the covering pattern 3, the covering pattern 3 formed from FIG. 3 is maintained as it is. In that case, if the negative type photoresist used is resistant to the stripping solution of the positive type photoresist, there is no need to expose the entire surface to light, and the positive type photoresist film can be immediately removed with the stripping solution after the etching shown in FIG. 6. . For example, when using Shippley's AZ (trade name) as a positive type photoresist and Kodatsuk's KTFR (trade name) as a negative type photoresist, it is appropriate to use AZ because it can be easily removed with methyl ethyl ketone. By performing the treatment for a certain period of time, there is no possibility that the KTFR circuit covering pattern 3 will be damaged. By the above method, the positive type photoresist film is peeled off and the mold material in the pattern 3 is etched away to a required depth as shown in FIG. 8, so that a recess 7 can be formed there. The recess 7 requires a depth of about 0.1 mm, and at this time, an overhang (burr) 8 of the side etching is also formed, although it is slight. Next, remove the negative type photoresist as pattern 3 using the specified stripping solution.
Then, the blade part 9 matches the outline of the required circuit pattern.
can be formed. Figure 9. An overhang 8 is left on the blade 9, but this can be removed by dipping it in an etching solution for a short time. In such an overhang portion, the chemical reaction can be carried out quickly, so that it can be carried out without adversely affecting other parts. Further, in order to keep the overhang portion to a small amount, it is effective to add a side etch inhibitor to the etching solution. This is based on the characteristic that a chelate compound is formed with the metal wall surface of the mold, and the etching speed of the wall surface portion where the spray pressure of the etching solution is low is slower than that of the bottom portion where the spray pressure is high. The mold shown in FIG. 1 obtained by removing the overhang portion as described above can be used as a mold as it is.
上記において、第一および第二の両回路用被覆
パターン3,5を形成する為には、第2図に示す
ように、予め被覆パターン3に対応するネガフイ
ルム16を一枚、また被覆パターン5に対応する
ポジフイルム17および18を各一枚それぞれ製
作しておく。ネガフイルム16は、第3図1から
も明らかなとおり、所要回路パターンOの側縁部
すなわち輪郭線1から両側にそれぞれXmm広げた
線画パターンNをを有すべく構成する一方、ネガ
フイルム17は第2図2および第3図2のとお
り、所要回路パターンOの輪郭線1からYmmだけ
隔つた線を中心に両側にそれぞれXmm広げた線画
パターンP1となし、他方のネガフイルム18につ
いては、同様に輪郭線1から一様にYmmだけ広げ
線画パターンP2となるように構成されている。X
およびYの値は、第6図の如く製造すべき金型の
大きさによつて定めることができ、たとえば次式
で規定することができる。 In the above, in order to form both the first and second circuit covering patterns 3 and 5, as shown in FIG. Positive films 17 and 18 corresponding to the above are prepared in advance. As is clear from FIG. 3, the negative film 16 is constructed to have a line drawing pattern N extending by X mm on both sides from the side edge of the desired circuit pattern O, that is, from the contour line 1, while the negative film 17 is As shown in FIG. 2 2 and FIG. 3 2, a line drawing pattern P 1 is formed by extending X mm on both sides of a line separated by Y mm from the contour line 1 of the required circuit pattern O. Regarding the other negative film 18, Similarly, the contour line 1 is uniformly expanded by Y mm to form a line drawing pattern P2 . X
The values of Y and Y can be determined depending on the size of the mold to be manufactured as shown in FIG. 6, and can be defined, for example, by the following equation.
X=C/E+D/2 Y=B/E+D/2 ただし、上式は下記を条件とする。 X=C/E+D/2 Y=B/E+D/2 However, the above formula is subject to the following conditions.
2C/E<×<A
ここに、A:所要回路パターン寸法
B:打抜き金属箔の逃げ溝6の深さ
C:陥部7の深さ
D:刃部9の先端所要寸法
E:エツチングフアクター
上記の如きネガおよびポジの各フイルム16,
17,18は、それぞれに対応するマスターフイ
ルム10の反転時における露出条件を適宜操作す
ることによつて容易に得ることが可能である。第
4図および第5図はその一方法を示すものであつ
て、適当な厚みをもつ透明ポリエステルフイルム
11をマスターフイルム10と未露光フイルム1
2との間に介在せしめてこれらをサンドイツチ状
に一体化した後、露光すると、前記各線画パター
ンNまたはP1,P2の加減調整は極めて容易とな
る。かかる線幅の調整は、介在させるポリエステ
ルフイルム11の厚さを適当に変えることによつ
て達成でき、たとえば、厚さ100μmのポリエス
テルフイルム11を使用する場合には、結果的に
110μmの線幅の細りまたは太りを得ることが可
能である。なお、露光量制御によつて、更にほぼ
30μm以下の微量程度で線幅調整を行なうことも
出来る。 2C/E<x<A Here, A: Required circuit pattern dimensions B: Depth of relief groove 6 of punched metal foil C: Depth of recess 7 D: Required size of tip of blade portion 9 E: Etching factor Negative and positive films 16 as described above,
17 and 18 can be easily obtained by suitably manipulating the exposure conditions when reversing the corresponding master film 10. 4 and 5 show one method, in which a transparent polyester film 11 having an appropriate thickness is placed between a master film 10 and an unexposed film 1.
If these are integrated into a sandwich pattern by being interposed between them and exposed to light, it becomes extremely easy to adjust the adjustment of each of the line drawing patterns N or P 1 and P 2 . Such adjustment of the line width can be achieved by appropriately changing the thickness of the intervening polyester film 11. For example, when using a polyester film 11 with a thickness of 100 μm, the result is
It is possible to obtain line width thinning or thickening of 110 μm. In addition, by controlling the exposure amount, even more
It is also possible to adjust the line width by a minute amount of 30 μm or less.
上記方法により、線幅を加減したフイルムは、
ネガフイルム16を作る為に第5図のように所要
回路パターン幅よりXmm細くしたポジフイルム1
4とXmm太くしたネガフイルム15を用意する。
この2種のフイルムを同図の如く膜面同志を合わ
せて露光することにより、ポジフイルム14とネ
ガフイルム15との差のパターンが未露光フイル
ム12上に、所要回路パターンの輪郭線1を中心
とする線幅2Xmmのパターンとして形成される。
また、ポジフイルム17を得るには、同様に所要
回路パターン幅よりYmm太らせた部分を中心とし
て、Xmm細らせたポジフイルム14とXmm太らせ
たネガフイルム15により所要回路パターン幅よ
りYmm太らせた部分を中心とする線幅2Xmmのパ
ターンを形成できる。 The film whose line width has been adjusted by the above method is
To make negative film 16, positive film 1 is made thinner by X mm than the required circuit pattern width as shown in Figure 5.
Prepare negative film 15 that is 4 and X mm thick.
By exposing these two types of films with their film surfaces aligned as shown in the figure, a pattern corresponding to the difference between the positive film 14 and the negative film 15 is formed on the unexposed film 12 with the outline 1 of the desired circuit pattern as the center. It is formed as a pattern with a line width of 2Xmm.
In order to obtain the positive film 17, similarly, centering on the part that is Ymm thicker than the required circuit pattern width, use the positive film 14 that is Xmm thinner and the negative film 15 that is Xmm thicker to make the area Ymm thicker than the required circuit pattern width. It is possible to form a pattern with a line width of 2Xmm centered on the raised area.
次に、所要回路パターンよりYmm太らせたポジ
フイルム18を同様に作る。そして、金型材料上
に浸漬法もしくは、スピンナーあるいはスプレー
等により、ネガタイプフオトレジストを約4〜5
μm塗布したのちプリベークを経て、ネガフイル
ム16により、所要回路パターンの輪郭線1を中
心とし、線幅2Xmmの線画パターンを露光して指
定現像液で現像すれば、第1図3を得ることがで
きる。同様に、ポジタイプフオトレジスト4を約
〓〓〓〓〓
5〜7μm塗布したのち、プリベークを経て上記
のポジフイルム17により上記ネガタイプフオト
レジストにより形成された線画のパターン3上に
位置合せをし、その上に上記のポジフイルム18
を位置合せし、この2枚のポジフイルムにより露
光して指定現像液により現像することにより、上
記パターン3上に、これを被覆する積層型の回路
用被覆パターン5を形成できる。 Next, a positive film 18 that is Ymm thicker than the required circuit pattern is made in the same manner. Then, about 4 to 5 minutes of negative type photoresist is applied onto the mold material by dipping, spinner, spraying, etc.
1.3 is obtained by applying a .mu.m coating, pre-baking, exposing a line pattern with a line width of 2Xmm centering on the outline 1 of the desired circuit pattern using the negative film 16, and developing it with a specified developer. can. Similarly, apply positive type photoresist 4 to approximately 〓〓〓〓〓
After coating 5 to 7 μm, the above-mentioned positive film 17 is aligned on the line drawing pattern 3 formed by the above-mentioned negative type photoresist through pre-baking, and the above-mentioned positive film 18 is applied on top of the above-mentioned positive film 17.
By aligning the two sheets of positive film and developing with a designated developer, a layered circuit covering pattern 5 can be formed on the pattern 3.
本発明の方法によれば、上述のとおり、先ず第
一および第二の両回路用被覆パターンを形成した
後、直ちに打抜き金属箔のための逃げ溝を設ける
ようにしたので、従来の如く予めかかる溝を形成
した部分に樹脂を埋込む等の作業を不要とするの
みならず、上記両パターンの形成は簡単かつ正確
なものとすることが可能である。それ故、工適数
も可及的に少なくして能率よく高品質の金型を製
造することが出来る。 According to the method of the present invention, as described above, after forming both the first and second circuit covering patterns, an escape groove for the punched metal foil is immediately provided. Not only does the work of filling the grooved portion with resin become unnecessary, but also the formation of both of the patterns described above can be made simple and accurate. Therefore, it is possible to efficiently manufacture high-quality molds by reducing the number of man-hours as much as possible.
第1図1〜9は、本発明のプロセスを説明する
為の概念図、第2図1〜3は、第一および第二の
両回路用被覆パターンを形成する際に用いるネガ
およびポジの両フイルムの構成図、第3図1,2
は第2図のための説明図、第4図および第5図は
第2図の各フイルムを製作する一例を示す図、第
6図は完成した金型の部分拡大図である。
1……金型材料、3……第一の回路用被覆パタ
ーン、5……第二の回路用被覆パターン、6……
打抜き金属箔の逃げ溝、7……陥部、8……刃
部、10……マスターフイルム、11……ポリエ
ステルフイルム、12……未露光フイルム、16
……ネガフイルム、17……ポジフイルム、18
……ポジフイルム。
〓〓〓〓〓
1 to 9 are conceptual diagrams for explaining the process of the present invention, and FIGS. 2 1 to 3 show both negative and positive patterns used in forming both the first and second circuit covering patterns. Film composition diagram, Figure 3 1, 2
2 is an explanatory diagram for FIG. 2, FIGS. 4 and 5 are diagrams showing an example of manufacturing each of the films shown in FIG. 2, and FIG. 6 is a partially enlarged view of a completed mold. 1... Mold material, 3... First circuit covering pattern, 5... Second circuit covering pattern, 6...
Relief groove of punched metal foil, 7... Recessed part, 8... Blade part, 10... Master film, 11... Polyester film, 12... Unexposed film, 16
... Negative film, 17 ... Positive film, 18
...Positive film. 〓〓〓〓〓
Claims (1)
型の製造方法において、金型材料の硬化処理して
整面した表面上に所要回路パターンの縁部を占め
るべき第一の回路用被覆パターンを形成し、該第
一の回路用被覆パターン上に上記所要回路パター
ンより大きな第二の回路用被覆パターンを形成
し、次いで金型材料表面に露出する金属部分を除
去して打抜き金属箔の逃げ溝を形成し、上記第二
の回路用被覆パターンを剥離して上記第一の回路
用被覆パターンで囲まれた金属露出部分を所要深
さに除去したのち、該第一の回路用被覆パターン
を剥離することの各工程を備えることを特徴とす
る回路パターン打抜き用金型の製造方法。1. In a method of manufacturing a mold for punching and molding a circuit pattern from metal foil, a first circuit covering pattern that occupies the edge of the required circuit pattern is formed on the hardened and smoothed surface of the mold material. , forming a second circuit covering pattern larger than the required circuit pattern on the first circuit covering pattern, and then removing the metal portion exposed on the surface of the mold material to form an escape groove for the punched metal foil; and, after peeling off the second circuit covering pattern and removing the exposed metal portion surrounded by the first circuit covering pattern to a required depth, peeling off the first circuit covering pattern. A method for manufacturing a die for punching a circuit pattern, comprising the steps of:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11684376A JPS5341769A (en) | 1976-09-28 | 1976-09-28 | Method of producing mold for punching circuit pattern |
US05/791,289 US4135964A (en) | 1976-09-28 | 1977-04-27 | Method of manufacturing die for embossing circuit pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11684376A JPS5341769A (en) | 1976-09-28 | 1976-09-28 | Method of producing mold for punching circuit pattern |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5341769A JPS5341769A (en) | 1978-04-15 |
JPS6127740B2 true JPS6127740B2 (en) | 1986-06-26 |
Family
ID=14696989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11684376A Granted JPS5341769A (en) | 1976-09-28 | 1976-09-28 | Method of producing mold for punching circuit pattern |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5341769A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62199537A (en) * | 1986-02-28 | 1987-09-03 | Hino Motors Ltd | Automatic transmission |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63102898A (en) * | 1986-10-21 | 1988-05-07 | 臼井 英次 | Cutting tooth form made of steel |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52136486A (en) * | 1976-05-12 | 1977-11-15 | Nippon Mektron Kk | Method of fabricating die for punching circuit pattern |
-
1976
- 1976-09-28 JP JP11684376A patent/JPS5341769A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52136486A (en) * | 1976-05-12 | 1977-11-15 | Nippon Mektron Kk | Method of fabricating die for punching circuit pattern |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62199537A (en) * | 1986-02-28 | 1987-09-03 | Hino Motors Ltd | Automatic transmission |
Also Published As
Publication number | Publication date |
---|---|
JPS5341769A (en) | 1978-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4534984B2 (en) | Method for producing metal photoetched product | |
US4033831A (en) | Method of making a bi-metal screen for thick film fabrication | |
GB1578777A (en) | Die and method of making the same | |
JPS6127740B2 (en) | ||
US4135964A (en) | Method of manufacturing die for embossing circuit pattern | |
JPS63153889A (en) | Method of forming pattern of printed board | |
JP2004221450A (en) | Printed board and its manufacturing method | |
JP2000176896A (en) | Manufacture of cutting die and cutting die | |
JPS6039223B2 (en) | Manufacturing method of circuit pattern punching mold | |
JP2002076575A (en) | Method of manufacturing substrate for semiconductor device | |
JPS6039224B2 (en) | Manufacturing method for circuit pattern punching mold | |
JP2000176897A (en) | Trimming die and manufacture thereof | |
JP2004204251A (en) | Metal etched product and manufacturing method therefor | |
JPH0348498B2 (en) | ||
US3940273A (en) | Sequential peeling for mask preparation for fabrication of microwave circuits | |
JP3378708B2 (en) | Manufacturing method of diffraction grating | |
JPS5864616A (en) | Manufacture of thin film magnetic head | |
JPH0447886B2 (en) | ||
JP2005264283A (en) | Metal etching product and its production method | |
JPH0313588A (en) | Production of thin metal parts | |
JPS589414B2 (en) | How to make masks for photofabrication | |
JPS5952707B2 (en) | Manufacturing method for molding molds | |
JPS6026294B2 (en) | Photo etching method | |
JPH0685431A (en) | Manufacture of film wiring substrate | |
JPS5952558B2 (en) | Method for manufacturing dies for forming printed wiring circuits |