JPS61270912A - Comparator circuit - Google Patents

Abstract

PURPOSE:To input an input signal even from any polarity of power supply with respect to the common by providing two emitter followers of opposite polarity to each other to a pre-stage of a differential comparator, and controlling interlockingly the base potential of the emitter followers. CONSTITUTION:NPN, PNP emitter follower transistors (TRs) 1, 2 are provided to the pre-stage of a strobe comparator 13. When a power supply V2 is negative, a switch 9 is thrown to the position (a) and a switch 11 is thrown to the position (c), a PNP TR 6 is turned off and an NPN TR 5 is turned on because a bias power 12 is fed to its base. Then the emitter follower circuit comprising the TR 1, a diode 3, the TR 5 and a resistor 7 is operated. In this case, a signal fed to an input terminal VIN1 is subject to level shift and impedance conversion and outputted to a terminal A. When the power supply V1 is positive, switches 8, 11 are thrown oppositely and the circuit acts like an emitter follower circuit comprising the TR 2, the diode 4, the TR 6 and a resistor 8.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、並列型Ａ／Ｄコンバータ等に用いられる差動
形のコンパレータ回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a differential comparator circuit used in parallel A/D converters and the like.

従来の技術 従来のコンパレータ回路では第３図に示すように、差動
増幅回路とラッチ回路で構成されるストローブコンパレ
ータ回路１３０入力段としてレベルシフトおよびインピ
ーダンス変換を目的のためにエミッタフォロア回路がよ
く設けられる。通常これらのコンパレータ回路１３はＥ
ＣＬレベルで動作させるために、第３図に示すように電
源は■εＥに一５ｖあるいは−５，２Ｖを印加する。そ
の場合入力信号レベルはＯｖである接地電位を基準にし
て、その電位から一１ｖないし一２ｖのダイナミックレ
ンジでＶＩＮに印加される。その入力信号をトランジス
タ１、ダイオード３でレベルシフトしてストローブコン
パレータ回路１３の入力端子Ａ及びＢに印加する。こう
することによって差動入力トランジスタ２３．２４を飽
和させることなく、動作させることができるわけである
。第３図中５及び７はそれぞれ定電流源としてのトラン
ジスタ及び抵抗である。またトランジスタ２５．２６は
差動増幅された信号をラッチするためのラッチトランジ
スタ対、２１．２２は負荷抵抗、２７．２８は端子ｃｐ
。2. Description of the Related Art In conventional comparator circuits, as shown in FIG. 3, an emitter follower circuit is often provided as the input stage of a strobe comparator circuit 130 consisting of a differential amplifier circuit and a latch circuit for the purpose of level shifting and impedance conversion. It will be done. Usually these comparator circuits 13 are E
In order to operate at the CL level, the power supply applies -5V or -5.2V to ■εE as shown in FIG. In this case, the input signal level is applied to VIN in a dynamic range of 11v to 12v from the ground potential which is Ov. The input signal is level-shifted by transistor 1 and diode 3 and applied to input terminals A and B of strobe comparator circuit 13. By doing so, the differential input transistors 23 and 24 can be operated without being saturated. In FIG. 3, 5 and 7 are a transistor and a resistor, respectively, as constant current sources. Also, transistors 25 and 26 are a pair of latch transistors for latching differentially amplified signals, 21 and 22 are load resistors, and 27 and 28 are terminals cp
.

■に印加されるサンプリングパルスによって差動モード
とラッチモードを切り換えるためのスイッチングトラン
ジスタ、２９及び３０は定電流源としてのトランジスタ
及び抵抗である。また第３図ではエミッタフォロア回路
と端子Ａ側の入力についてのみ記載しであるが、同様の
エミッタフォロア回路が端子Ｂ側にも接続されている。Switching transistors 29 and 30 for switching between differential mode and latch mode by the sampling pulse applied to (2) are transistors and resistors as constant current sources. Further, although only the emitter follower circuit and the input on the terminal A side are shown in FIG. 3, a similar emitter follower circuit is also connected to the terminal B side.

発明が解決しようとする問題点 ところで、第３図の従来例の］ンバレータ回路をＡ／Ｄ
コンパレータに用いた場合、その出力レベルをＴＴＬレ
ベルにし、かつ正の単一電源（例えば＋５Ｖ）で動作さ
せようとすると、ＶＥεをグランドレベルに、グランド
レベルを＋５■のＶｃｃ電源にする必要がある。この時
、入力信号レベルは＋５■を基準にして入力されること
になり、ＶＣＣ電圧が変動する可能性のあることを考え
れば、入力信号がＶｃｃ以上になる場合も発生する。Problems to be Solved by the Invention By the way, the inverter circuit of the conventional example shown in FIG.
When used as a comparator, if you want to set its output level to TTL level and operate with a single positive power supply (for example, +5V), it is necessary to set VEε to ground level and set the ground level to +5■ Vcc power supply. . At this time, the input signal level is input with reference to +5■, and considering that the VCC voltage may fluctuate, the input signal may be higher than Vcc.

本発明はかかる点に鑑みてなされたもので、簡単な構成
で、コンパレータ回路を用いるＡ／Ｄ回路コンパレータ
等の出力形式がＥＣＬまたはＴＴＬレベルのいずれの場
合の電源系統にも適用できるようにしたコンパレータ回
路を提供することを目的としている。The present invention has been made in view of this point, and has a simple configuration that can be applied to power supply systems in which the output format of an A/D circuit comparator using a comparator circuit is either ECL or TTL level. The purpose is to provide a comparator circuit.

問題点を解決するための手段 本発明は上記問題点を解決するもので、ＮＰＮトランジ
スタで構成したエミッタフ４０ア回路とＰＮＰトランジ
スタで構成したエミッタフォロア回路の出力端を共通に
して差動コンパレータ回路の入力端子に接続し、それぞ
れのエミッタフォロア回路の電流源トランジスタのベー
ス電位を互いに連動して制御することにより、一方のエ
ミッタフォロア回路のみを駆動するようにしたものであ
る。Means for Solving the Problems The present invention solves the above-mentioned problems, and uses a differential comparator circuit in which the output ends of an emitter follower circuit made of NPN transistors and an emitter follower circuit made of PNP transistors are shared. By connecting to the input terminal and controlling the base potentials of the current source transistors of the respective emitter follower circuits in conjunction with each other, only one of the emitter follower circuits is driven.

作用 本発明は上記した構成により、正電源、負電源いずれの
場合にも入力信号レベルをグランドレベルを基準として
印加できるようになし、かついずれの場合にも差動コン
パレータへの入力レベルを一定にして、差動人力トラン
ジスタが飽和しない動作領域に入力レベルをシフトする
ものである。Effect of the Invention With the above-described configuration, the present invention makes it possible to apply the input signal level based on the ground level in both cases of positive power supply and negative power supply, and to keep the input level to the differential comparator constant in both cases. In this way, the input level is shifted to an operating region where the differential human power transistor does not saturate.

実施例 以下本発明の一実施例を図面に基づいて説明する。第１
図は本発明のコンパレータ回路の一実施例を示す回路図
である。第１図において、１はＮＰＮエミッタフォロア
トランジスタ、２はＰＮＰエミッタフォロアトランジス
タ、３．４はレベルシフトダイオード、５．６は定電流
回路用のＮＰＮ及びＰＮＰトランジスタ、７，８は電流
値を決める抵抗である。９．１１はスイッチ、１０．１
２はバイアス電源、１３は第３図に示した従来例と同一
の差動形式のストローブコンパレータ回路である。EXAMPLE An example of the present invention will be described below based on the drawings. 1st
The figure is a circuit diagram showing one embodiment of the comparator circuit of the present invention. In Figure 1, 1 is an NPN emitter follower transistor, 2 is a PNP emitter follower transistor, 3.4 is a level shift diode, 5.6 is an NPN and PNP transistor for a constant current circuit, and 7 and 8 are resistors that determine the current value. It is. 9.11 is a switch, 10.1
2 is a bias power supply, and 13 is a differential type strobe comparator circuit which is the same as the conventional example shown in FIG.

各々エミッタフォロア回路の出力は共通接続され、スト
ローブコンパレータ１３の一方の入力端子へへ接続され
ている。またスイッチ９．１１は連動して動作し、スイ
ッチ９がａ側に接続される時はスイッチ１１はＣ側に接
続される。この時はＰＮＰトランジスタ６はオフ状態、
ＮＰＮＩ−ランジスタ５はそのベースにバイアス電源１
２で与えられるバイアス電圧が印加されてオン状態とな
り、トランジスタ１、ダイオード３、トランジスタ５、
抵抗７で形成されるＮＰＮエミッタフォロア回路が作動
し、トランジスタ２、ダイオード４、トランジスタ６、
抵抗８で形成されるＰＮＰエミッタフォロア回路は作動
しない。したがって、この時はトランジスタ１のベース
に接続される入力端子ＶｔＮｔ　に印加された信号は第
２図＜ａ　＞に示されるようにレベルシフトとインピー
ダンス変換が行われて端子Ａに出力される。スイッチ９
がｂ側に接続され、スイッチ１１がｄ側に接続される時
は、上記の動作の逆で、ＰＮＰエミッタフォロア回路が
差動し、第２図（ｂ）に示されるようにトランシタ２の
ベースに接続される入力端子ＶＩＮ２に印加された信号
がレベルシフ１−とインピーダンス変換が行なわれて端
子Ａに出力される。すなわち、電源端子Ｖ１をグランド
レベルとし、■２を例えば−５■のような負電源として
使する時は、スイッチ９゜１１をそれぞれａ、Ｃ側へ接
続してＮＰＮエミッタフォロア回路を作動させ、他方ｖ
１を＋５ｖのような正電源とし、ｖ２をグランドレベル
として使用する時はスイッチ９，１１をそれぞれす、ｄ
側へ接続してＰＮＰエミッタフォロア回路を作動させる
ことによって、ＥＣＬ系、ＴＴＬ系のいずれの電源系統
でも、一つの回路で、入力信号レベルをグランドレベル
を基準として動作させることが可能となるものである。The outputs of each emitter follower circuit are commonly connected and connected to one input terminal of the strobe comparator 13. Further, the switches 9 and 11 operate in conjunction with each other, and when the switch 9 is connected to the A side, the switch 11 is connected to the C side. At this time, the PNP transistor 6 is in the off state.
NPNI - transistor 5 has bias power supply 1 at its base
A bias voltage given by 2 is applied and turns on, transistor 1, diode 3, transistor 5,
The NPN emitter follower circuit formed by resistor 7 is activated, transistor 2, diode 4, transistor 6,
The PNP emitter follower circuit formed by resistor 8 is not activated. Therefore, at this time, the signal applied to the input terminal VtNt connected to the base of the transistor 1 undergoes level shift and impedance conversion as shown in FIG. 2<a>, and is output to the terminal A. switch 9
When the switch 11 is connected to the b side and the switch 11 is connected to the d side, the above operation is reversed, and the PNP emitter follower circuit is differentially connected to the base of the transistor 2 as shown in Fig. 2(b). The signal applied to the input terminal VIN2 connected to the terminal A is subjected to level shift 1- and impedance conversion and is output to the terminal A. That is, when the power supply terminal V1 is set to the ground level and ■2 is used as a negative power supply such as -5■, the switches 9 and 11 are connected to the a and C sides, respectively, and the NPN emitter follower circuit is activated. On the other hand v
When using 1 as a positive power supply such as +5V and v2 as a ground level, switch switches 9 and 11 respectively.
By connecting it to the side and activating the PNP emitter follower circuit, it is possible to operate both ECL and TTL power systems with one circuit, with the input signal level referenced to the ground level. be.

なお、実施例では９．１１は単なるスイッチとしたが、
もちろんトンジスタで構成した電気的スイッチにするこ
とも可能である。In addition, in the example, 9.11 was a simple switch, but
Of course, it is also possible to use an electric switch composed of transistors.

発明の効果 以上本発明によれば、きわめて簡単な回路構成で、電源
の正負にかかわらず、グランドレベルを基準とする入力
信号レベルで動作するコンパレータ回路を実現できるも
のである。Effects of the Invention According to the present invention, it is possible to realize a comparator circuit that operates at an input signal level with the ground level as a reference, regardless of whether the power supply is positive or negative, with an extremely simple circuit configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例におけるコンパレータ回路を
示す回路図、第２図は本実施例の作用を説明するための
波形図、第３図は従来のコンパレータ回路を示す回路図
である。 １・・・ＮＰＮエミッタフォロアトランジスタ、２・・
・ＰＮＰエミッタフォロアトランジスタ、５・・・定電
流回路用ＮＰＮトランジスタ、６・・・定電流回路用Ｐ
ＮＰｔ−ランジスタ、９．１１・・・スイッチ、１０゜
１２・・・バイアス電源、１３・・・ストローブコンパ
レータ代理人　　　森　　本　　義　　仏 画１図 ／−ＭＩＮヱξブノ７ｔｈアトランシ′ス！２　−−　
／’ＮＦＬｈｉ７ｆＯ７）うｙＳ’７７５−一友を掴蓼
ｆｄｆ）Ｎｐｙ（ランシ゛スダ６−−一支ｔＡ、ＦＥｒ
ｌｌＡｒｖｔｐトランシ゛スダｆ、／ｆ−−−スΔツチ ｌｐ、１２−−−バイアに電う東 第２図 （−ＫＷン ア （↑りＶ） （θＶ）FIG. 1 is a circuit diagram showing a comparator circuit according to an embodiment of the present invention, FIG. 2 is a waveform diagram for explaining the operation of this embodiment, and FIG. 3 is a circuit diagram showing a conventional comparator circuit. 1...NPN emitter follower transistor, 2...
・PNP emitter follower transistor, 5... NPN transistor for constant current circuit, 6... P for constant current circuit
NPt-transistor, 9.11...Switch, 10゜12...Bias power supply, 13...Strobe comparator representative Yoshi Morimoto Buddhist painting 1/-MINヱξBuno 7th atrancy! 2 ---
/'NFLhi7fO7) UyS'775-Grab Kazutomo fdf) Npy (Rancisda 6--IchishitA, FEr
llArvtp transducer f, /f---Status lp, 12---Electric power to via via East 2nd figure (-KW an (↑R V) (θV)

Claims (1)

【特許請求の範囲】[Claims] １、ＮＰＮトランジスタで構成した第１のエミッタフォ
ロア回路とＰＮＰトランジスタで構成した第２のエミッ
タフォロア回路を有し、前記それぞれのエミッタフォロ
ア回路の出力端子同士を共通接続して差動コンパレータ
回路の入力端子に接続し、前記それぞれのエミッタフォ
ロア回路の電流源トランジスタのベース電位を制御する
ことによって、任意の一方のエミッタフォロア回路のみ
を作動させるように構成したコンパレータ回路。1. It has a first emitter follower circuit composed of an NPN transistor and a second emitter follower circuit composed of a PNP transistor, and the output terminals of the respective emitter follower circuits are commonly connected to each other to input the differential comparator circuit. A comparator circuit connected to the terminal and configured to operate only one of the emitter follower circuits by controlling the base potential of the current source transistor of each of the emitter follower circuits.