JPS61267825A - Retrieving system for character string - Google Patents
Retrieving system for character stringInfo
- Publication number
- JPS61267825A JPS61267825A JP60101978A JP10197885A JPS61267825A JP S61267825 A JPS61267825 A JP S61267825A JP 60101978 A JP60101978 A JP 60101978A JP 10197885 A JP10197885 A JP 10197885A JP S61267825 A JPS61267825 A JP S61267825A
- Authority
- JP
- Japan
- Prior art keywords
- character string
- data
- external storage
- storage device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
外部記憶装置上に記録されたデータの中から検索したい
文字列をＤＭＡ転送中に検出できるようにコンパレータ
やレジスタ、フリップ・フロップを用いた文字列検索回
路を設け、検索速度を向上させた文字列検索方式である
。[Detailed Description of the Invention] [Summary] A character string search circuit using comparators, registers, and flip-flops is provided to detect a desired character string from data recorded on an external storage device during DMA transfer. This is a character string search method that improves search speed.
本発明は、文字列検索回路の中に所望の文字列をセット
し、データバス上を流れる文字列が所望の文字列である
か否かを文字列検索回路により調べる文字列検索方式に
関するものである。The present invention relates to a character string search method in which a desired character string is set in a character string search circuit and the character string search circuit checks whether or not a character string flowing on a data bus is the desired character string. be.
小規模な情報処理装置が普及し、個人的に使用されるデ
ータベースやワードプロセッサが広まっている。データ
ベースやワードプロセッサの特徴にキーワード検索があ
る。これはデータファイルの中から特定の文字列を探し
出すという機能である。通常、データファイルは外部記
憶装置（ハードディスク、フロッピィ・ディスク等）内
に記録されている。従来技術によればファイル中のデー
タをサーチしようとした場合、外部記憶装置（）ロソピ
イ・ディスク、ハードディスク、磁気テープ装置等）か
ら成る単位（例えば２５６バイト）毎に読み込みを行い
、主記憶上に目的のアドレスのデータを置く。要求のあ
ったファイルの転送が全て終了した後でデータを最初か
ら逐次比較していく方法で行っている。このため特定フ
ァイルにサーチすべきデータ列があるか否かのチェック
には多大な時間を浪費するという欠点があった。Small-scale information processing devices have become widespread, and databases and word processors for personal use have become widespread. Keyword search is a feature of databases and word processors. This is a function that searches for specific character strings within a data file. Typically, data files are recorded in an external storage device (hard disk, floppy disk, etc.). According to the conventional technology, when attempting to search for data in a file, data is read in units (e.g., 256 bytes) from an external storage device (rosopy disk, hard disk, magnetic tape device, etc.), and the data is stored in the main memory. Place the data of the desired address. This is done by sequentially comparing the data from the beginning after all requested file transfers are completed. For this reason, there is a drawback that a great deal of time is wasted in checking whether a particular file contains a data string to be searched.
本発明は、上記の考察に基づくものであって、外部記憶
装置上のデータを主記憶装置上へＤＭＡ（ダイレクト・
メモリ・アクセス）手法により転送する際にデータ・バ
ス上を流れるデータをハードウェア的に監視し、これに
よりデータを効率よく検索出来る文字列検索方式を提供
することを目的としている。The present invention is based on the above consideration, and uses DMA (direct transfer) to transfer data on an external storage device onto the main storage device.
The purpose of this invention is to provide a character string search method that can efficiently search data by monitoring data flowing on a data bus using hardware during transfer using a memory access method.
そしてそのため本発明の文字列検索方式は、データ・バ
ス、アドレス・バス、ダイレクト・メモリ・アクセス・
コントローラ及び外部記憶装置を持つマイクロプロセッ
サ制御の情報処理機器において、検索する文字データを
セットするレジスタ、前記レジスタのデータと前記デー
タ・バス上のデータを比較するコンパレータ及び該コン
パレータの比較結果を保持するフリップ・フロップをそ
れぞれｎ個持つ文字列検索回路によって、外部記憶装置
上のｎ語よりなる文字列をダイレクト・メモリ・アクセ
ス転送中に一致検出を可能とすることを特徴とするもの
である。For this reason, the character string search method of the present invention uses a data bus, an address bus, a direct memory access
In a microprocessor-controlled information processing device having a controller and an external storage device, a register for setting character data to be searched, a comparator for comparing data in the register with data on the data bus, and holding the comparison results of the comparator. The present invention is characterized in that a character string search circuit having n flip-flops each makes it possible to detect a match during direct memory access transfer of a character string consisting of n words on an external storage device.
以下、本発明を図面を参照しつつ説明する。第１図は本
発明の情報処理装置の概要を示す図である。第１図にお
いて、■は磁気テープ装置、２は磁気ディスク装置、３
はフロッピィ・ディスク装置、４はダイレクト・メモリ
・アクセス・コントローラ（以下、ＤＭＡＣという）、
５は中央処理装置、６はデコーダ、７はレジスタ、８は
文字列検索回路、ＭＳは主記憶をそれぞれ示している。Hereinafter, the present invention will be explained with reference to the drawings. FIG. 1 is a diagram showing an outline of an information processing apparatus according to the present invention. In Figure 1, ■ is a magnetic tape device, 2 is a magnetic disk device, and 3 is a magnetic tape device.
is a floppy disk device, 4 is a direct memory access controller (hereinafter referred to as DMAC),
5 is a central processing unit, 6 is a decoder, 7 is a register, 8 is a character string search circuit, and MS is a main memory.
ＤＭＡＣ４は、外部記憶装置側からのＤＭＡ要求ＤＲＱ
を受は取ると、ボルト（ＨＡＬＴ）要求ＨＲＱを中央処
理装置５に送り、応答信号ＨＬＤＡが返ってくると、応
答信号ＤＡＣＫを外部記憶装置側に送り、ＤＭＡ転送を
開始する。中央処理装置５は、文字列検索回路８を動作
状態とするために所定のアドレ不や制御信号を予めアド
レス・バス及び制御線上に送出すると共に、データ・バ
ス上に所望の文字列を送出する。デコーダ６は、これら
の信号を受信すると、文字列検索回路８を初期状態にす
るための信号を送出すると共に、レジスタ７を介してイ
ネーブル信号ＵＮＡＢＬＥを送出する。DMAC4 receives DMA request DRQ from external storage device side.
When it receives, it sends a bolt (HALT) request HRQ to the central processing unit 5, and when a response signal HLDA is returned, it sends a response signal DACK to the external storage device side and starts DMA transfer. The central processing unit 5 sends a predetermined address and control signal onto the address bus and control line in advance to put the character string search circuit 8 into operation, and also sends a desired character string onto the data bus. . When decoder 6 receives these signals, it sends out a signal for putting character string search circuit 8 into an initial state, and also sends out enable signal UNABLE via register 7.
文字列検索回路８は、外部記憶装置から読み出された文
字列と中央処理装置によって指定された文字列とを比較
し、両者が一致する場合にはその旨を割込みで以て中央
処理装置５に報告する。なお、Ａｓはアドレス・ストロ
ーブ信号、ＤＳはデータ・ストローブ信号、Ｒ／Ｗは読
み／書き指示信号をそれぞれ示している。The character string search circuit 8 compares the character string read from the external storage device with the character string designated by the central processing unit, and if the two match, the character string search circuit 8 notifies the central processing unit 5 of this with an interrupt. Report to. Note that As represents an address strobe signal, DS represents a data strobe signal, and R/W represents a read/write instruction signal.
第２図は第１図の文字列検索回路の１実施例のブロック
図である。第２図において、９−１ないし９−ｎはコン
パレータ、１０−１ないし１０−ｎはラッチ、１１−１
ないし１１−ｎはフリップ・フリップ、１２はアドレス
・ラッチ、１３はゲート、１４は割込みラッチ、１５と
１６はＡＮＤ回路、１７−１ないし１７−ｎはＯＲ回路
、１８−２ないし１８−ｎはＡＮＤ回路、１９ないし２
１はインバータ回路をそれぞれ示している。文字列検索
回路８は、コンパレータ９−１ないし９−ｎ１ラッチ１
０−１ないし１０−ｎ、フリップ・フロップ１１−１な
いし１１− ｎ ｓアドレス・ラッチ１２、割込みラッ
チ１４等から構成されている。中央処理装置５は検索し
たい文字列（１文字８ビツトとして最大ｎ文字）を文字
列検索回路８内のラッチ１０−１ないし１０−ｎへ書き
込む。この文字列はラッチ１０−１ないし１０−ｎに記
憶される。このとき同時にｎ個のフリップ・フロップ１
１−１ないし１１−ｎは全てリセットされる。次に検索
を許すためのレジスタ７をセットする。この後は通常の
データ転送シーケンスを開始する（ＤＭＡＣ４のレジス
タのセット、周辺装置のセットなど）。即ち、外部記憶
装置側の周辺装置からＤＭＡ要求が出るとＤＲＱがＤＭ
ＡＣ４に知らされる。FIG. 2 is a block diagram of one embodiment of the character string search circuit shown in FIG. In FIG. 2, 9-1 to 9-n are comparators, 10-1 to 10-n are latches, and 11-1
to 11-n are flip flips, 12 is an address latch, 13 is a gate, 14 is an interrupt latch, 15 and 16 are AND circuits, 17-1 to 17-n are OR circuits, 18-2 to 18-n are AND circuit, 19 to 2
1 indicates an inverter circuit, respectively. The character string search circuit 8 includes comparators 9-1 to 9-n1 latch 1.
0-1 to 10-n, flip-flops 11-1 to 11-ns, an address latch 12, an interrupt latch 14, and the like. The central processing unit 5 writes a character string to be searched (maximum n characters, assuming 8 bits per character) to latches 10-1 to 10-n in the character string search circuit 8. This character string is stored in latches 10-1 to 10-n. At this time, n flip-flops 1
1-1 to 11-n are all reset. Next, register 7 is set to allow searching. After this, a normal data transfer sequence starts (setting the DMAC4 register, setting peripheral devices, etc.). That is, when a DMA request is issued from a peripheral device on the external storage device side, DRQ is
AC4 is informed.
ＤＭＡＣ４は中央処理装置５ヘホルト（ＨＲＱ）を出力
し、中央処理装置５がホルトしたことを示す応答信号（
ＨＬＤＡ）を受は取ると、このあとＤＭＡＣ４はＤＡＣ
Ｋを出力してＤＭＡ転送を開始する。The DMAC 4 outputs a halt (HRQ) to the central processing unit 5, and a response signal (HRQ) indicating that the central processing unit 5 has halted.
HLDA), then DMAC4 becomes DAC.
Output K and start DMA transfer.
文字列ｒＡＢｃＪを検索する場合について文字列検索回
路８の動作を説明する。文字列検索回路８内のラッチ１
０−１ないし１０−ｎへの書込みは［＊＊＊・・・＊Ａ
ＢＣＪのｎ文字で行う。「＊」が書き込まれると、「＊
ビット・フラグ」がセットされ、如何なるデータであっ
ても「一致」と判断される。The operation of the character string search circuit 8 will be described when searching for the character string rABcJ. Latch 1 in string search circuit 8
Writing to 0-1 to 10-n is [＊＊＊...*A
Do it with the n character of BCJ. When "*" is written, "*"
A "bit flag" is set, and any data is determined to be a "match."
ラッチ１Ｏ−ｎ−２にはｒ ＡＪ 、１Ｏ−ｎ−１には
ｒＢＪ、１０−ｎには「Ｃ」というように記憶される。r AJ is stored in the latch 1O-n-2, rBJ is stored in the latch 1O-n-1, and "C" is stored in the latch 10-n.
このときフリップ・フロップ１１−１ないし１１−ｎは
全てリセットされている。データ・バス上をデータが流
れ出すと、データが有効であることを示すストローブ信
号ＤＳのサイクルでデータがラッチ情報と一致したか否
かがフリップ・フロップで監視される。At this time, all flip-flops 11-1 to 11-n have been reset. When data flows on the data bus, a flip-flop monitors whether the data matches the latch information during the cycle of the strobe signal DS, which indicates that the data is valid.
「＊ビット・フラグ」がセットされている第１番目のフ
リップ・フロップ１１−１ないし第ｎ−３番目のフリッ
プ・フロップ１ｌ−ｎ−３は常にセットされている状態
となる。始めてｒＡＪを見出した時点で第ｎ−２番目の
フリップ・フロップ１ｌ−ｎ−２がセットされ、引続き
ｒＢＪが転送されて来ると、第ｎ−１番目のフリップ゛
・フロップ゛１ｌ−ｎ−１がセットされる。このとき第
ｎ−２番目のフリップ・フロップ１ｌ−ｎ−２はリセッ
ト状態となる。即ち、フリップ・フロップはシフトレジ
スタのような動作をする。The first flip-flop 11-1 to the (n-3)th flip-flop 1l-n-3 in which the "*bit flag" is set are always set. When rAJ is found for the first time, the n-2nd flip-flop 1l-n-2 is set, and when rBJ is subsequently transferred, the n-1th flip-flop 1l-n-1 is set. is set. At this time, the (n-2)th flip-flop 1l-n-2 enters the reset state. That is, a flip-flop operates like a shift register.
引き続いてｒＡＪが転送されて来たとすると、第ｎ番目
のフリップ・フロップ１１−ｎはセットされず「不一致
」ということになる。但しｒＡＪであるため第ｎ−２番
目のフリップ・フロップ１ｌ−ｎ−２はセットされる。If rAJ is subsequently transferred, the n-th flip-flop 11-n will not be set, resulting in a "mismatch." However, since it is rAJ, the (n-2)th flip-flop 1l-n-2 is set.
今度はｒＢＪ、ｒｃＪと引き続いて転送されて来たとす
ると、第ｎ番目のフリ７プ・フリップ１１−ｎまでセッ
トされ、最終的に論理「１」信号が割込発生回路１４へ
と伝えられる。このとき同時に「一致」を認めた時点の
アドレス（主記憶アドレス）がアドレスラッチ１２にラ
ッチされるので、後から何処で一致が成立したのかを読
み出すことが出来る。なお、外部記憶装置から読み出さ
れたデータは全て主記憶ＭＳに書き込まれるものとして
いる。ＤＭＡサイクル終了後に中央処理装置５は割込み
処理によりアドレス・ランチ１２内のアドレス情報を読
み出し、割込み要因をクリアする。Now, if rBJ and rcJ are transferred successively, up to the n-th flip-flop 11-n are set, and finally a logic "1" signal is transmitted to the interrupt generation circuit 14. At this time, since the address (main memory address) at the time when the "match" is recognized is latched into the address latch 12, it is possible to read out where the match was established later. It is assumed that all data read from the external storage device is written to the main memory MS. After the DMA cycle ends, the central processing unit 5 reads the address information in the address launch 12 by interrupt processing and clears the interrupt cause.
以上が第２図の文字列検索回路についての説明であるが
、データ・バスを１６ビツトなどに拡張すると、一層高
速な処理が可能であり、またＤＭＡ回路を含みＤＭＡを
行いながら一致検出を行うことも可能である。The above is an explanation of the character string search circuit shown in Figure 2, but if the data bus is expanded to 16 bits, even faster processing is possible, and it also includes a DMA circuit to perform match detection while performing DMA. It is also possible.
以上の説明から明らかなように、本発明によれば、中央
処理装置に負担をかけることなく、所望の文字列の検索
を効率よく行うことができる。As is clear from the above description, according to the present invention, it is possible to efficiently search for a desired character string without placing a burden on the central processing unit.
第１図は本発明の情報処理装置の概要を示す図、第２図
は第１図の文字列検索回路の１実施例のブロック図であ
る。
１・・・磁気テープ装置、２・・・磁気ディスク装置、
３・・・フロッピィ・ディスク装置、４・・・ダイレク
ト・メモリ・アクセス・コントローラ、５・・・中央処
理装置、６・・・デコーダ、７・・・レジスタ、８・・
・文字列検索回路、ＭＳ・・・主記憶、９−１ないし９
−ｎ・・・コンパレータ、１０−１ないし１０−ｎ・・
・ラッチ、１１−１ないし１１−ｎ・・・フリップ・フ
ロップ、１２・・・アドレス・ラッチ、１３・・・ゲー
ト、１４・・・割込みラッチ、１５と１６・・・ＡＮＤ
回路、１７−１ないし１ｌ−ｔｒ・ＯＲ回路、１８−２
な１ｉ’ シ１Ｂ−ｎ・・・ＡＮＤ回路、１９ないし２
１・・・インバータ回路。FIG. 1 is a diagram showing an outline of the information processing apparatus of the present invention, and FIG. 2 is a block diagram of one embodiment of the character string search circuit of FIG. 1. 1... Magnetic tape device, 2... Magnetic disk device,
3... Floppy disk device, 4... Direct memory access controller, 5... Central processing unit, 6... Decoder, 7... Register, 8...
・Character string search circuit, MS...main memory, 9-1 to 9
-n...Comparator, 10-1 to 10-n...
・Latch, 11-1 to 11-n...Flip-flop, 12...Address latch, 13...Gate, 14...Interrupt latch, 15 and 16...AND
Circuit, 17-1 to 1l-tr/OR circuit, 18-2
1i' 1B-n...AND circuit, 19 to 2
1...Inverter circuit.
Claims (1)
アクセス・コントローラ及び外部記憶装置を持つマイク
ロプロセッサ制御の情報処理機器において、検索する文
字データをセットするレジスタ、前記レジスタのデータ
と前記データ・バス上のデータを比較するコンパレータ
及び該コンパレータの比較結果を保持するフリップ・フ
ロップをそれぞれｎ個持つ文字列検索回路によって、外
部記憶装置上のｎ語よりなる文字列をダイレクト・メモ
リ・アクセス転送中に一致検出を可能とすることを特徴
とする文字列検索方式。Data bus, address bus, direct memory
In a microprocessor-controlled information processing device having an access controller and an external storage device, there is provided a register for setting character data to be searched, a comparator for comparing data in the register with data on the data bus, and a comparison result of the comparator. A character string search characterized in that a character string search circuit each having n flip-flops for holding can detect a match in a character string consisting of n words on an external storage device during direct memory access transfer. method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60101978A JPS61267825A (en) | 1985-05-13 | 1985-05-13 | Retrieving system for character string |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60101978A JPS61267825A (en) | 1985-05-13 | 1985-05-13 | Retrieving system for character string |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61267825A true JPS61267825A (en) | 1986-11-27 |
Family
ID=14314945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60101978A Pending JPS61267825A (en) | 1985-05-13 | 1985-05-13 | Retrieving system for character string |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61267825A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990010912A1 (en) * | 1989-03-14 | 1990-09-20 | Kabushiki Kaisha Dainichi | Data retrieval device and data editing apparatus using this device |
| US5319574A (en) * | 1988-12-27 | 1994-06-07 | Fujitsu Limited | Status change monitoring apparatus |
-
1985
- 1985-05-13 JP JP60101978A patent/JPS61267825A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5319574A (en) * | 1988-12-27 | 1994-06-07 | Fujitsu Limited | Status change monitoring apparatus |
| WO1990010912A1 (en) * | 1989-03-14 | 1990-09-20 | Kabushiki Kaisha Dainichi | Data retrieval device and data editing apparatus using this device |
| US5321843A (en) * | 1989-03-14 | 1994-06-14 | Kabushiki Kaisha Dainichi | Information retrieval apparatus and information editing system using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2547424B2 (en) | Digital data processing system | |
| KR880000299B1 (en) | Cash apparatus | |
| KR920010950B1 (en) | Device and method of accessing information | |
| US6904499B2 (en) | Controlling cache memory in external chipset using processor | |
| US6173353B1 (en) | Method and apparatus for dual bus memory transactions | |
| US3611315A (en) | Memory control system for controlling a buffer memory | |
| US5136714A (en) | Method and apparatus for implementing inter-processor interrupts using shared memory storage in a multi-processor computer system | |
| JPS60124754A (en) | Buffer storage control system | |
| JPS61267825A (en) | Retrieving system for character string | |
| US6442645B1 (en) | Pre-decode conditional command generation for reduced SDRAM cycle latency | |
| JP3061106B2 (en) | Bus bridge and computer system having the same | |
| EP0501621A2 (en) | Address prediction and verification for burst cycle data reads | |
| JPS58134336A (en) | Word searching device | |
| JPS61237145A (en) | Controlling system for store buffer | |
| CA1300275C (en) | Destination control logic for arithmetic and logic unit for digital data processor | |
| JPS59218692A (en) | Control system of logical buffer memory | |
| JP3242474B2 (en) | Data processing device | |
| JPS6381557A (en) | Dual port memory | |
| JPS63103342A (en) | Main memory controller | |
| JPS6136854A (en) | Memory switching device | |
| JPS6051151B2 (en) | data processing system | |
| JPS62259158A (en) | Interruption request circuit | |
| JPH0261746A (en) | Dma control system | |
| JPS5842546B2 (en) | Store control method | |
| JPH03271859A (en) | Information processor |