JPS6126329U

JPS6126329U - CMOS driver through current reduction circuit

Info

Publication number: JPS6126329U
Application number: JP11000484U
Authority: JP
Inventors: 等落合
Original assignee: セイコーインスツルメンツ株式会社
Priority date: 1984-07-20
Filing date: 1984-07-20
Publication date: 1986-02-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図と第３図は本考案の実施例を勇す回路図、第２図
は従来例を示す回路図である。Ｃ・・・源信号、ＳＮ・・・ＮＯＲ回路の出力信号、ｓ
ｐ・・・ＮＡＮＤ回路の出力信号、ＩＶ，，ＩＶ２・
・・ともにインバータ、ＴＤＮ・・・Ｎチャンネルトラ
ンジスタ、ＴＤＰ・・・Ｐチャネルトランジスタ、ＳＮ
とＳＰ・・・インバータＩＶと■Ｖ２の各出力信号、Ｖ
ＤｐとＶｓｓ・・・正と負の各電源電圧、ＰＤ
１〜ＰＤ，・・・ともにプリドライバ、０・・・ＣＭＯ
Ｓドライバの出力端子。1 and 3 are circuit diagrams showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional example. C...source signal, SN...output signal of NOR circuit, s
p...NAND circuit output signal, IV,, IV2.
...Both are inverters, TDN...N channel transistor, TDP...P channel transistor, SN
and SP...each output signal of inverter IV and ■V2, V
Dp and Vss...Positive and negative power supply voltages, PD
1~PD,...Both are predrivers, 0...CMO
S driver output terminal.

Claims

【実用新案登録請求の範囲】[Scope of utility model registration request]

（１）Ｐ及びＮチャンネル絶縁ゲート電界効果トランジ
スタで構成されるＣＭＯＳ電子回路において、源信号を
一方の入力端で受けＣＭＯＳドライバのＰチャネルトラ
ンジスタのゲートへ第１の信号を出力するＮＡＮＤ解路
、前記源信号を一方の入力端で受け前記ＣＭＯＳドライ
バーのＮチャネルトランジスタのゲートへ第２の信号を
出力するＮＯＲ回路、前記第１の信号を受け前記ＮＯＲ
回路の他方の入力端へ出力する第１のインパータ、前記
第２の信号を受け前記ＨＡＮＤ回路の他方の入力端へ出
力する第２のインバータからなり、前記第１及び第２の
インバータの各反転電圧を前記ＣＭＯＳドライバのＰ及
びＮチャネルトランジスタの各閾値電圧にそれそれより
近づけたことを特徴とするＣＭＯＳドライバの貫通電流
低減回録路。(1) In a CMOS electronic circuit composed of P and N channel insulated gate field effect transistors, a NAND circuit receives a source signal at one input terminal and outputs a first signal to the gate of the P channel transistor of the CMOS driver; a NOR circuit that receives the source signal at one input terminal and outputs a second signal to the gate of the N-channel transistor of the CMOS driver;
It consists of a first inverter that outputs to the other input terminal of the circuit, a second inverter that receives the second signal and outputs it to the other input terminal of the HAND circuit, and each inverter of the first and second inverters A through current reduction circuit for a CMOS driver, characterized in that the voltage is brought closer to each threshold voltage of the P and N channel transistors of the CMOS driver.

（２）チャネルの幅と長さについて幅／長を考え、前記
幅／長をそれぞれ４以上及ひ１／４以下のＰ及びＮチャ
ネルトランジスタからなる前記第１のインバータ、前記
幅／長をそれぞれ１／［下及び４以上のＰ及びＮチャネ
ルトランジスタからなる前記第２のインバータを有する
実用新案登録請求の範囲第１項記載のｃＭｏｓドライバ
の貫通電流低減回路。(2) Regarding the width and length of the channel, the width/length is considered, and the first inverter is composed of P and N channel transistors whose width/length is 4 or more and 1/4 or less, respectively. 1/[The cMOS driver through-current reduction circuit according to claim 1, wherein the second inverter comprises four or more P and N channel transistors.