JPS61262930A - Dividing device - Google Patents

Abstract

PURPOSE:To perform the division at a high speed with use of a small number of memories by providing a pre-processing circuit, an address generating circuit, an initial value memory, etc. and also using the optimum initial value. CONSTITUTION:A divisor alpha and a dividend beta are supplied to a pre-processing circuit 2 of a dividing circuit and a mantissa part (a) of the divisor alpha is delivered. At the same time, the product beta.P<-e> of an inverted exponent part P<-e> of an exponent part P<e> of the divisor alpha and the dividend beta is delivered. Then the upper m-digits of the part (a) is delivered from an address generating circuit 4 which supplies the part (a) from the circuit 2. the output of the circuit 4 is supplied to an initial value memory 6 and the initial value X0 of the mem ory 6 is applied to an arithmetic circuit 8. The circuit 8 performs an operation Xn=Xn-1(2-aX0-1) between the value X0 and the part (a). Then a multiplier 11 multiplies the product beta.P<-e> given from the circuit 2 by the output of the circuit 8. Thus a high-speed division is carried out.

Description

【発明の詳細な説明】 （産東上の利用分野） 本発明は、例えば計算機等において，２つの浮動小数点
数の曲を，乗算及び加減算のみを用いて要求される精度
まで求めるだめの除算方式である。[Detailed Description of the Invention] (Field of Application of Santo) The present invention is a division method for calculating two floating point numbers to the required precision using only multiplication and addition/subtraction, for example in a computer. be.

（従来技術） 従来は，オツトー・スパニ日ル（　Ｏｔｔｏ　８ｐａｎ
ｉｏｌ）著、［コンピューター・アリスメティック，ロ
ジッジ・アンド・デザイン（　Ｃｏｍｐｕｔｏｒ　Ａｒ
ｉｔｈｍｅｔｉｃＬｏｇｉｃ　ａｎｄ　Ｄｅｓｉｇｎ　
）　Ｊ，　　ジョン●ワイリー●アトド・サンズ（　Ｊ
ｏｈｎ　Ｗｉｌｅｙ　＆　８ｏｎｓ　）社，ｌ７３〜１
９１ページにある様な方法をとっていた。(Prior art) Conventionally, Otto 8pan
iol), Computer Arithmetic, Logige and Design (Computer Ar
itmeticLogic and Design
) J, John ● Wiley ● Atodo Sons ( J
Ohn Wiley & 8ons), l73~1
I used the method shown on page 91.

つまり商β／αを求めるのにｉを，αの仮数部ａの逆数
−を、ある範囲に対してｆ　（Ｘ）＝−　一ａ　＝　０
をＸの初期値Ｘ　から出発してニュートン法により求め
ていた。In other words, to find the quotient β/α, i is the reciprocal of the mantissa part a of α, and for a certain range, f (X) = - 1a = 0
was determined by Newton's method starting from the initial value of X.

（従来技術の問題点） 従来の方法では，初期値Ｘ。とじて最適なものが用いら
れていなかった０例えば２進表示で２　＜ａ〈１に対し
て逆数を求めるのに，逆数の正量１〈１く２の左端のイ
直ｘ０：１をニー−トン法の出発値としている。これは
最大誤差の意味でも．平均誤差の意味でも最適ではなく
、必要以上の反復数、または初期値Ｘ。のテーブルとし
て必要以上のメモリーを用いなければならない口 （発明の目的） 本発明は、上記の問題点を解決するために正量内での最
適な初期値Ｘ。を採用し、より高速でより少ないメモリ
ーで除算を行なう除算装憶を提供することを目的とする
コ （発明の構成） 本発明によれば。(Problems with conventional technology) In the conventional method, the initial value X. For example, to find the reciprocal of 2 < a < 1 in binary notation, we need to find the leftmost i-direction x 0:1 of the positive quantity 1 < 1 × 2 of the reciprocal. - Used as the starting value for the ton method. This also means maximum error. It is not optimal in the sense of average error either, the number of iterations is more than necessary, or the initial value X. (Objective of the Invention) The present invention solves the above problem by determining the optimal initial value X within a fixed amount. According to the present invention, it is an object of the present invention to provide a division storage that employs the above method and performs division at higher speed and with less memory.

（−１除数α、被除数βが入力され、αの仮数部ａを出
力するとともにαの指数部ｐｅの符号を反転したｐ−８
とβとの積β・ｐ−ｅを出力する前処理回路。(-1 divisor α and dividend β are input, output the mantissa part a of α, and invert the sign of the exponent part pe of α, p-8
A preprocessing circuit that outputs the product β·pe of β and β.

（ｂ）、前記ａが入力され、ａの上位ｍ桁（ｍは整数）
を出力するアドレス発生回路。(b), the above a is input, and the upper m digits of a (m is an integer)
Address generation circuit that outputs.

（ｃｌ。前記アドレス発生回路出力が供給され初期値ｘ
０を出力する初期値メモリ。(cl. The output of the address generation circuit is supplied and the initial value x
Initial value memory that outputs 0.

（ｄ）、前記Ｘｏ及び前記ａが供給され、Ｘｎ’：”Ｘ
ｎ−１（’２−ａｘｎ−１）なる演算を行なう演算回路
。(d), the Xo and the a are supplied, and Xn': "X
An arithmetic circuit that performs an operation n-1 ('2-axn-1).

（ｃ）、前記β・ｐ−ｅ及び前記演算回路出力とを乗算
する乗算器、 とから構成される装置 ゛　（発明のノ収埋） 浮動小数点数β，α（α／ｏ）の商β／αを求めるも０
）とする、α／０の場合は（一β）／（一α）として計
算する。(c) a multiplier that multiplies the β·pe and the output of the arithmetic circuit; /α is found but 0
), and in the case of α/0, it is calculated as (1β)/(1α).

α〉０とし，ｐ進表示（ｐは正の整数）でｃｌ α”ａＸｐ　　、　　−く龜＜１　　　　　　　　ｔｔ
ｌ仮数部ａはｐ進ｎ桁とする３つまり でａｉは整数で０くａｉくｐ−１（ｔ■しａｉ〆０）、
ｅは指数部であるり 第２図の様に除数αの逆数ｄを求め，被除数βとの乗算
によ）、曲β／αを求める。Let α〉0, and in p-adic representation (p is a positive integer) cl α”aXp, -ku <1 tt
The mantissa part a is p-adic n digits. 3 In other words, ai is an integer 0 x ai x p-1 (t■ and ai〆0),
e is the exponent part (as shown in FIG. 2), find the reciprocal d of the divisor α, and multiply it by the dividend β) to find the curve β/α.

αの逆数は，αの仮数部ａの逆数−と、指数部ｅの符号
を反転する事により。The reciprocal of α is obtained by inverting the reciprocal of the mantissa part a of α and the sign of the exponent part e.

よシ得る。Good luck.

（　ａ　（１　０１範囲にある仮数部ａの逆数を求める
のにａの仮数部の上位ｍ桁を続み，その値に対してあら
かじめ用意してある初期値のテーブルから８に対応する
初期値１ を読む，但し，初期イ直テーブルは一から間隔δごとに
１一δまでのＳの値に対してＸ。の値を用意している，
ここでＯくδく１−一である。(a (1 To find the reciprocal of the mantissa part a in the 01 range, continue with the upper m digits of the mantissa part of a, and find the initial value corresponding to 8 from the table of initial values prepared in advance for that value. 1, however, the initial direct table prepares the values of
Here Okuδku1-1.

次に第２図の様にＸ。を初期値として、反復ｘ＆＝ｘｌ
−１　（　２　　ａｘｊ−１　）　　ｉ＝ｌ，　２ｇ　
・・・、　ｋ　（６）を必要な回数にだけ行う。Next, make an X as shown in Figure 2. As the initial value, iterate x&=xl
-1 (2 axj-1) i=l, 2g
..., k (6) is performed only as many times as necessary.

−１くε（ｃ〉０は必要とされる精度）となる様にとる
。あるいは（６）の計ｎを行うたびにｊ　Ｘｉ−Ｘｌ−
１ｊを計算し，Ｃより小さくなう友ところで反復を終了
する様にする。-1 x ε (c>0 is the required accuracy). Or, every time (6) is performed, j Xi−Xl−
1j is calculated, and the iteration is stopped when it becomes smaller than C.

倚られたｘｋそ一の値として求める藺 介＝βＸ　ｘｋ　Ｘ　ｐ−ｅ（７） を侍る。What is the value of xk that was swallowed? Intermediate = βX xk X p-e (7) attend.

０　＜　ｓ　＜、　ａ　＜、　ｓ十δなるａの逆数Ｘを
求めるのに ＝１一 ｆｈｒｌ　　ｘａ＝０　　　　　　　　　　　（８１と
なるＸをニュートン法 最適値は后１＜ｘ。＜ーの軛囲に存在する。0 < s <, a <, To find the inverse number do.

ｉ回目の反復時の’ｘｉの誤差６１は １　　　　　　　　　　　’　　　　　　　　　１εｔ
（ａ＋ｘｏ）””ｌ”ｉ］ｌ””ｌＸｔ−ｔ（２　ａＫ
，−ｔ）一τ１一責１・１−・→１′→・ｉ−、 エａ２’ｌ，　、、、、２　−１（　ｘｏ＋−１　）２
’次に誤差の平均について評価してみる。The error 61 of 'xi at the i-th iteration is 1' 1εt
(a+xo)""l"i]l""lXt-t(2 aK
, -t) 1τ1 1・1−・→1′→・i−, Air a2′l, ,,,,2 −1( xo+−1 )2
'Next, let's evaluate the average error.

ａはｓくａくｓ＋δで一様に分布しているとすると、ｘ
、の誤差の期待値は ７、（ｘＯ）＝８ｆ：＋ａεＨ（ａ、ｘｏ）ｄａ（ｍ＋
ａ　）　ｇｏ−１〉０　、１−ｓｘｏ＞０だから、従っ
て平均誤差’１（ｘｏ）い＝１．２．・・・）は■ 次にｓくａくｓ＋δでのＸｉの最大誤差Ｅｌ（ｘｏ）＝
ｍａｘ　　　　ｇ（（ａ、ｘｏ）ｆ論するコ−（：、ａ
（−ｓ十δ （１０）式よル 従って。Assuming that a is uniformly distributed as s×s+δ, then x
, the expected value of the error is 7, (xO)=8f:+aεH(a,xo)da(m+
a) Since go-1>0 and 1-sxo>0, the average error '1(xo)=1.2. ...) is ■ Next, the maximum error of Xi at s + δ El (xo) =
max g((a, xo)f(:, a
(-s0δ According to equation (10), therefore.

従って、最大誤差はａ＝ｓかａ　＝＝　Ｂ＋δでおこる
。Therefore, the maximum error occurs at a=s or a==B+δ.

・そこでＤＢ（ｘｏ）＝６ｒ　（ｒ−十Ｊ　−ｘ　ｏ）
−εＩ（ｊ、ｘｏ）とおくと。・So DB(xo) = 6r (r - 1 J - x o)
-εI(j, xo).

フ〈ｘｏ＜マではｘ。（ｓ＋δ）−１＞０及びｘ。５−
１（従って、 従うて Ｅｉ（Ｘ６）＝ｍａｘ　　εｉ　（ａ　ｅ　ｔｏ　）ｓ
　＜ａ＜ｓ　−１−８ 従ってｘｉの最大誤算Ｆｌｉ（Ｘｏ）はＸ。＝ｘｏ＊で
最小値をとる。x in fu〈xo〉ma. (s+δ)-1>0 and x. 5-
1 (Therefore, Ei (X6) = max εi (a e to )s
<a<s −1-8 Therefore, the maximum miscalculation Fli(Xo) of xi is X. Take the minimum value at =xo*.

だから 小とみなして艮い。that's why It is treated as small.

（実施例） 第１図は本発明の一実施例を示すブロック図である口 同図において、信号＃Ｊ１より除数α、被除数βが前処
理回路２に供給されるＯ前処理回路２においてはαの仮
数部ａを取り出し信号線３を介してアドレス発生回路４
１及び演算回路８に供給するＯまた前処理回路２は、α
の指数部ｅの符号部を反転した値ｐ−ｅとβとの積β×
ｐ−ｅを信号Ｎ１０により乗算器１１に供給する０ アドレス発生回路４は、信号線３により供給されたαの
仮数部ａの上位ｍ桁を取り出し、初期値メモリ６へアド
レス信号として供給する。初期値メモリ６には、′ｆＪ
２図を用いて説明した初期値Ｘ。(Embodiment) FIG. 1 is a block diagram showing an embodiment of the present invention. In the same figure, in the preprocessing circuit 2, the divisor α and the dividend β are supplied to the preprocessing circuit 2 from the signal #J1. The mantissa part a of α is taken out and sent to the address generation circuit 4 via the signal line 3.
1 and the arithmetic circuit 8. Also, the preprocessing circuit 2 supplies α
The product β×
The 0 address generation circuit 4 which supplies pe to the multiplier 11 by the signal N10 takes out the upper m digits of the mantissa part a of α supplied by the signal line 3 and supplies them to the initial value memory 6 as an address signal. The initial value memory 6 contains 'fJ
Initial value X explained using Figure 2.

のテーブルメモリがｉｉＦき込まれており、信号線５に
より供給されるアドレスにしたがって初期値Ｘ。A table memory of iiF is loaded, and the initial value X is set according to the address supplied by the signal line 5.

を、演算回路８に出力する。is output to the arithmetic circuit 8.

演算回ｗ！Ｉ８においては、信号Ｉｆｌｉ！３によりａ
か、信号線７によりＸ。が供給されており、まずｘｌ＝
ｘｏ（２−ａｘｏ）なる演算が行なわれ、結果が信号線
９により、乗算器１１に出力される。また演算結果は信
号線９により演算回路８にフィードバックされ、次の逐
次計算に供される。乗算器１１においては、信号線ｌＯ
より供給されるβ×ｐ−ｅと。Calculation time lol! At I8, the signal Ifli! a by 3
Or X by signal line 7. is supplied, and first xl=
An operation xo(2-axo) is performed, and the result is output to the multiplier 11 via the signal line 9. Further, the calculation results are fed back to the calculation circuit 8 through the signal line 9, and are used for the next sequential calculation. In the multiplier 11, the signal line lO
β×pe supplied by

信号＃！９により供給される−の近似値との乗算がなさ
れ、除算結果β／αの近似値が信号線１２に出力される
〇 ここで第２図で２進の数表現（ｐ＝２　）の場合を考え
、仮数部の桁数ｎ＝２４とする。仮数部の逆数の要求さ
れる精度は２　　キロ、０Ｘ１０　　と考えるＯ 第２図の初期値Ｘ。のテーブルメモリーを十分大きくと
り１反復１回（ｋ＝１　）で２　＜ａ　（ｌなる仮数部
ａに対して逆数を求めてみる０ 本発明による場合、用量ｓ　＜ａ　（ｓ＋δに対し従っ
てδ−２−１３ととれば全ての場合に精度の要求は充さ
れる。従って紀２図で…−１３つまり仮数部ａの上位１
３桁の値を読めばよい０デープルメそり−と１．てＶｉ
責くＳ＜１でδ−２きざみには−÷２−１３＝２１２＝
４０９６で十分でちる。signal#! 9 is multiplied by the approximate value of - supplied by 9, and the approximate value of the division result β/α is output to the signal line 12 〇Here, in the case of binary number representation (p = 2) in Figure 2 Considering this, the number of digits in the mantissa part is set to n=24. Consider the required precision of the reciprocal of the mantissa to be 2 kilos, 0x10.O Initial value X in Figure 2. Let's take a sufficiently large table memory and calculate the reciprocal for the mantissa part a of 2 < a (l) in one iteration (k = 1). In the case of the present invention, the dose s < a (for s + δ, therefore δ -2-13 satisfies the accuracy requirement in all cases. Therefore, in Ki 2 diagram...-13, that is, the upper 1 of the mantissa part a.
0 dimple mesori, which only requires reading a 3-digit value, and 1. TeVi
For S<1, in δ-2 increments, -÷2-13=212=
4096 is enough.

一方、従来の方式で、初期凪として例えばｘｏ−石コを
とると、最大誤差 とするには少くともδ＝２　　としなくてはならｌ　。On the other hand, in the conventional method, if we take, for example, xo-seki as the initial calm, we must set at least δ=2 to obtain the maximum error l.

ずテーブルサイズは百τ２　　　＝２　　＝８１９２と
なり１曲射本発１り」Ｏ）２倍のメモリーを必要とする
。The table size will be 100τ2 = 2 = 8192, which means that one song will be shot one time.O) Double the memory will be required.

次に２進２４桁で要求精度は２　　とする。第２図で−
ｚ＜、ａ＜　１なる仮数部ａの逆数を求めるの（ｓ：；
、δ−７）でニー−トン法の反復を必要な回数に行う構
成をとる。Next, the required precision is 2 with 24 binary digits. In Figure 2 -
Find the reciprocal of the mantissa part a such that z<, a<1 (s:;
, δ-7), the Neaton method is repeated as many times as necessary.

従来のものとしてはＸ。＝−＝１．Ｏｆ考える。The conventional one is X. =-=1. Of thinking.

、、１　δ 仮数部ａが２　＜ａ　（ｌで一体に分布しているとして
（数値積分により）求めたｘ１θＪ平均誤差を表１に示
す。また表２にＸ１０′）最大誤差を示す。,,1 δ The mantissa part a is 2 < a (Table 1 shows the average error of x1θJ obtained (by numerical integration) assuming that the mantissa part a is uniformly distributed with l. Also, Table 2 shows the maximum error of X10′).

以子７１・パ白 〔表１〕ｉ回反復時の平均誤差　！、（Ｘｏ）〔表２１
ｉ回反復時の最大誤差　Ｅ　Ｈ（ｘ　ｏ　）表１．　２
かられかる様にＰｈｆ望の種度２　　を達成するのに本
発明の方法によれば４回の反復で十分である〇一方、従
来の方法によると５回の反復が必費で、酸Ｎ針は本発明
の方法の２割増である。Iko 71/Pahaku [Table 1] Average error when repeated i times! , (Xo) [Table 21
Maximum error during i iterations E H (x o ) Table 1. 2
According to the method of the present invention, four repetitions are sufficient to achieve the desired Phf species degree of 2, whereas in the conventional method, five repetitions are necessary, and the acid N needles are 20% more than the method of the present invention.

（発明の効果） 以上述べた通り、本発明によれば最適な初期値を用いる
ことができるため、高速な除算を行なうことができる除
算装置を提供することができる０(Effects of the Invention) As described above, according to the present invention, an optimal initial value can be used, so a division device capable of performing high-speed division can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の詳細な説明するための図である。 図において。 ２・・・前処理回路、４・・・アドレス発生回路、６・
・・初期値メモリ、８・・・演算回路、１１・・・乗算
器、をそれぞれ示す〇 州　２　図 ｄの数８滉FIG. 1 is a block diagram showing one embodiment of the invention, and FIG. 2 is a diagram for explaining the invention in detail. In fig. 2... Preprocessing circuit, 4... Address generation circuit, 6.
... Initial value memory, 8... Arithmetic circuit, 11... Multiplier, respectively. 2 Number 8 in Figure d

Claims (1)

【特許請求の範囲】 （ａ）、除数α、被除数βが入力され、αの仮数部ａを
出力するとともにαの指数部ｐ＾ｅの符号と反転したｐ
＾−＾ｅとβとの積β・ｐ＾−＾ｅを出力する前処理回
路、（ｂ）、前記ａが入力され、ａの上位ｍ桁（ｍは整
数）を出力するアドレス発生回路、 （ｃ）、前記アドレス発生回路出力が供給され初期値ｘ
＿ｏを出力する初期値メモリ、 （ｄ）、前記ｘ＿ｏ及び前記ａが供給されｘ＿ｎ＝ｘ＿
ｎ＿−＿１（２−ａｘ＿ｎ＿−＿１）なる演算を行なう
演算回路。 （ｅ）、前記β・ｐ＾−＾ｅ及び前記演算回路出力とを
乗算する乗算器、 とから構成される除算装置。[Scope of Claims] (a) A divisor α and a dividend β are input, and the mantissa part a of α is output, and p is inverted from the sign of the exponent part p^e of α.
a preprocessing circuit that outputs the product β p^-^e of ^-^e and β; (b) an address generation circuit that receives the above a and outputs the upper m digits of a (m is an integer); (c), the output of the address generation circuit is supplied and the initial value x
an initial value memory that outputs _o, (d), the x_o and the a are supplied, and x_n=x_
An arithmetic circuit that performs an operation n_-_1 (2-ax_n_-_1). (e) a multiplier that multiplies the β·p^-^e and the output of the arithmetic circuit;