JPS61260342A - Bus extender - Google Patents
Bus extenderInfo
- Publication number
- JPS61260342A JPS61260342A JP60102455A JP10245585A JPS61260342A JP S61260342 A JPS61260342 A JP S61260342A JP 60102455 A JP60102455 A JP 60102455A JP 10245585 A JP10245585 A JP 10245585A JP S61260342 A JPS61260342 A JP S61260342A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- control circuit
- input
- output
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報処理システムのバスエクステンダに関し、
特にシステムバスと入出力制御装置との間に介在させた
バスエクステンダによＱ１システムの動作中に入出力制
御装置に異常が発生した場合にシステムの動作を停止さ
せることなく異常の発生したパッケージのみを交換する
方式に関する。[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a bus extender for an information processing system;
In particular, if an error occurs in the input/output controller during operation of the Q1 system, the bus extender interposed between the system bus and the input/output controller allows only the package in which the error occurred to occur without stopping system operation. Regarding the method of exchanging.
（従来の技術）
従来、情報処理システムにおいてシステムバス上に複数
の入出力制御装置が接続されている場合には上記複数の
入出力制御装置のいずれかに異常が発生するとシステム
バスからシステム全体への電源の供給を停止し、正常な
パッケージへ交換した後、再度、システム全体の立上げ
を行うように構成されていた。(Prior Art) Conventionally, in an information processing system, when multiple input/output control devices are connected on a system bus, if an abnormality occurs in any of the multiple input/output control devices, the system bus is connected to the entire system. The configuration was such that the power supply to the package was stopped, the package was replaced with a normal package, and then the entire system was started up again.
（発明が解決しようとする問題点）
上述した従来の情報処理システムにおいては、７ユテム
パス上の電源ラインがシステムバスニ接続され九すべで
の装置に供給されているので、システムバス上に接続さ
れている装置のいずれかに異常が発生し九場合、一枚の
不良パッケージを交換する九めにすべての装置への電源
の供給を停止し、システムとしての動作を停止しなけれ
ばならないと云う欠点があつ几。(Problems to be Solved by the Invention) In the conventional information processing system described above, the power lines on the 7 unit paths are connected to the system bus and supplied to all nine devices. The disadvantage is that if an abnormality occurs in any of the devices in the system, the power supply to all devices must be stopped and the system must stop operating before replacing the single defective package. It's hot.
本発明の目的は、情報処理システムにおいて中央処理ｉ
置からシステムバスを介して入出力制御装置をチェック
するとき、上記中央処理装置によって上記入出力制御装
置に異常が認められたならば上記中央処理装置からの命
令を受けて状態出力データをデコードし、電源の接続〆
切断、およびバス上の信号線の接続／切断など金制却し
、システムバスから入出力制御装置へ電源を接続するか
、あるいは両者間を切断し、システムバスと入出力制御
装置との間をアドレスバス、データバス、および制御バ
ス金倉して接続／切断し、さらに入出力制御装置パッケ
ージの抜挿しの検出を行うことによって上記欠点を除去
し、動作中における異常のチェックと不良パッケージの
交換とが容易に行えるよ、うに構成したバスエクステン
ダを提供することにある。An object of the present invention is to provide a central processing i in an information processing system.
When checking the input/output control device from the device via the system bus, if the central processing unit detects an abnormality in the input/output control device, the CPU decodes the status output data in response to a command from the central processing unit. , disconnect the power supply, and connect/disconnect the signal lines on the bus, connect the power supply from the system bus to the input/output control device, or disconnect the two, and connect the system bus and the input/output control device. The above drawbacks are eliminated by connecting/disconnecting the address bus, data bus, and control bus with the device, and also detecting the insertion and removal of the input/output control device package, making it possible to check for abnormalities during operation. To provide a bus extender configured so that defective packages can be easily replaced.
（問題点を解決するための手段）
本発明によるバスエクステンダはバス制御回路と、シー
ケンス制御回路と、電源制御回路と、ドライバ／レシー
バ制御回路と、抜挿し検出回路とを具備して構成したも
のである。(Means for Solving the Problems) A bus extender according to the present invention includes a bus control circuit, a sequence control circuit, a power supply control circuit, a driver/receiver control circuit, and an insertion/removal detection circuit. It is.
バス？ＩＩＩＪ １１回路は、情報処理システムにおい
て中央処理装置からシステムバスを介して入出力制御装
置ｔをチェックするときに、中央処理装置によって入出
力制御装置に異常が認められた場合に使用され、異常の
検出されたときに中央処理装置からの命令を受取る九め
のものである。bus? The IIIJ 11 circuit is used when an abnormality is detected in the input/output control device by the central processing unit when checking the input/output control device t via the system bus from the central processing unit in the information processing system. It is the ninth that receives instructions from the central processing unit when detected.
シーケンス制御回路はバス制御回路より出力され九デー
タを解読して、電源の接続〆切断、およびシステムバス
上の信号線の接続／切断全制御するためのものである。The sequence control circuit decodes the nine data output from the bus control circuit, and controls the connection/disconnection of the power supply and the connection/disconnection of signal lines on the system bus.
電源制御回路はシーケンス制御回路からの１ｆｆｌＪ御
信号により、システムバス力λら入出力制ｇＩＩＪ装置
への電源の接続／切断を実行するためのものである。The power supply control circuit connects/disconnects the power from the system bus power λ to the input/output control gIIJ device in accordance with the 1fflJ control signal from the sequence control circuit.
ドライバ／レシーバ制御回路は、制御信号によりステム
バスとの間でアドレスバス、データバス、および制御バ
スの接続および切断を実行するためのものである。The driver/receiver control circuit connects and disconnects the address bus, data bus, and control bus to and from the stem bus using control signals.
抜挿し検出回路は、入出力制御装置のパッケージの抜挿
しを検出するためのものである。The insertion/extraction detection circuit is for detecting insertion/extraction of the package of the input/output control device.
（実施例） 次に、本発明について図面を参照して詳細に説明する。(Example) Next, the present invention will be explained in detail with reference to the drawings.
第１図は、本発明によるバスエクステンダの一実施例を
示すブロック図である。第１図において、１は中央処理
装置、２はシステムバス、３はアドレスバス、４はデー
タバス、５ハｆｆｒｌｌバス、６はシステムバス２とイ
ンターフェースを行うためのバス制御回路、７はシーケ
ンス制御回路、８はアドレスバス６、データバス４．お
よび制御バス５の接続／切断を行うためのドライバ／レ
シーバ制御回路、９はシステムバス２からの電源の接続
／切断を行うための電源制御回路、１０はパッケージＯ
抜挿しを検出するためＯ抜挿し検出回路１１１は入出力
制御装置、１２はバスエクステンダ１１３Ｖｉ電源ライ
ンである。FIG. 1 is a block diagram showing one embodiment of a bus extender according to the present invention. In FIG. 1, 1 is a central processing unit, 2 is a system bus, 3 is an address bus, 4 is a data bus, 5 is a ffrll bus, 6 is a bus control circuit for interfacing with the system bus 2, and 7 is a sequence control circuit. circuit, 8 is an address bus 6, a data bus 4. and a driver/receiver control circuit for connecting/disconnecting the control bus 5, 9 a power supply control circuit for connecting/disconnecting the power from the system bus 2, 10 a package O
In order to detect insertion/extraction, an O insertion/extraction detection circuit 111 is an input/output control device, and 12 is a bus extender 113Vi power line.
次に、第１図にしたがって本実施例の動作を説明する。Next, the operation of this embodiment will be explained according to FIG.
中央処理装置１による入出力制御装置１１のチェックに
より入出力制御装置：ｔｌｌにハードウェア上Ｏ異常が
認められた場合、中央処理装置１よりパスエクステンダ
１２に対して異常が検出されたこと全通仰し、上記通知
内容はバス制御回路６によって受取られてシーケンス制
御回路７に対して田方される。バス制御回路６からの出
力信号全受取った７−ケンス制御回路７はドライバ／レ
シーバ制御回路８に対して、システムバス２と入出力制
御装置１１との間のバスを切断するための制御信号を出
力する。制御信号を受取ったドライバ／レシーバ制御回
路８は、入出力制御装置１１に対シテシステムバス２か
らのアドレスバス３．７’−タパス４．および制御バス
５を切断した状態にする。If the central processing unit 1 checks the input/output control device 11 and detects a hardware error in the input/output control device: tll, the central processing unit 1 will notify the path extender 12 that an error has been detected. The above notification contents are received by the bus control circuit 6 and sent to the sequence control circuit 7. After receiving all the output signals from the bus control circuit 6, the 7-en control circuit 7 sends a control signal to the driver/receiver control circuit 8 to disconnect the bus between the system bus 2 and the input/output control device 11. Output. The driver/receiver control circuit 8 that has received the control signal sends the input/output control device 11 to the address bus 3.7'-tapus 4.7' from the city system bus 2. and disconnects the control bus 5.
次に、シーケンス制御回路７から電源制御回路９に対し
て制御信号を出力し、システムバス２から入出力制御装
置１１に対して供給される電源ライン１３を切断するよ
うに指示する。上記制御信号全受取った電源１１ｔｌＪ
御回路９は、入出力制御ｆｃ置１１へ接続されている１
！源ライン１３を切断する。Next, the sequence control circuit 7 outputs a control signal to the power supply control circuit 9, instructing it to disconnect the power line 13 supplied from the system bus 2 to the input/output control device 11. Power supply 11tlJ that received all the above control signals
The control circuit 9 is connected to the input/output control fc unit 11.
! The source line 13 is cut.
この時点で、入出力制御装置１１けシステムバス２かも
切離された状態となり、バスエクステンダ１２により抜
挿し可能な状態となる。こＯ状態のとき、異常の認めら
れた入出力制御装置１１のパッケージをバスエクステン
ダ１２より抜取り、正常なパッケージと交換する。上記
抜挿し動作は抜挿し検出回路１０１Ｃよって検出され、
シーケンス制御回路７に対して抜挿しの情報が出力され
る。At this point, the input/output control device 11 and the system bus 2 are also disconnected, and can be inserted and removed using the bus extender 12. When in the O state, the package of the input/output control device 11 in which an abnormality has been found is removed from the bus extender 12 and replaced with a normal package. The above-mentioned insertion/extraction operation is detected by the insertion/extraction detection circuit 101C,
Insertion/extraction information is output to the sequence control circuit 7.
正常なパッケージと交換した後、抜挿し検出回路１０か
ら挿入完了の情報出力を受けたシーケンス制御回路７で
は、電源制御回路９に対してシステムバス２から入出力
制御装置１１へ供給される電源ライン１６を接続するた
めの制闘信号金出力するＯ上記制御信号を受は念電源制
御回路９は、シス７１− ／＜ス２から入出力制御ｖｃ
置１ｆへ電源ラインヲ廖続し・１システムバス２から電
源の供給全再開する。After replacing the package with a normal package, the sequence control circuit 7 receives the insertion completion information output from the insertion/removal detection circuit 10 and connects the power supply control circuit 9 to the power supply line supplied from the system bus 2 to the input/output control device 11. When receiving the above control signal, the psychic power control circuit 9 outputs a control signal for connecting the system 71-/<system 2 to input/output control vc.
Connect the power line to the 1st floor and fully restart the power supply from the 1 system bus 2.
ｉ！！源の供給を受は九人出力制御装置１１に対して、
シーケンス制（財）回路７は装置初期化のためのｒＦＩ
ＩＪ御信号を副信号ス５上に出力し、ドライバ／レシー
バ制御回路８と入出力制御装置１１との初期化を指示す
る。上記制御信号を受取った入出力制御装置１１は自身
の初期化を行い、初期化の終了時にシーケンス１ｆｆｌ
制御回路７に対して初期化の終了を示すデータを側倒パ
ス５を介して出力する。上記初期化の終了を示すデータ
を受取ったシーケンス制御回路７は、ドライバ／レシー
バ制御回路８に対して制御信号を出力し、システムバス
２と入出力制御装置１１との間でバスの接続を行うよう
に指示する。上記制御信号全受取ったドライバ／レシー
バ回路８は、システムバス２ＫＷ続されたアドレスバス
６、データバス４．および制御バス５金入出力制御装置
ｊｊＫ対して接続した状態にする。この時点で、交換さ
れた入出カ純御装置１１はシステムバス２と接続され、
動作可能な状態になる。i! ! The power source is supplied to the nine-person output control device 11,
The sequence system circuit 7 is an rFI for device initialization.
The IJ control signal is outputted onto the sub signal line 5 to instruct the initialization of the driver/receiver control circuit 8 and the input/output control device 11. The input/output control device 11 that received the above control signal initializes itself, and at the end of the initialization, the sequence 1ffl
Data indicating the end of initialization is output to the control circuit 7 via the sideways path 5. The sequence control circuit 7 that has received the data indicating the completion of the initialization outputs a control signal to the driver/receiver control circuit 8 and connects the bus between the system bus 2 and the input/output control device 11. instruct them to do so. The driver/receiver circuit 8 that has received all of the control signals is connected to an address bus 6, a data bus 4 . and the control bus is connected to the gold input/output control device jjK. At this point, the replaced input/output pure control device 11 is connected to the system bus 2,
becomes operational.
次に１シ一ケンス制御回路７は中央処理装置１に対する
割込み要求をバス制御回路６に対して出力し、上記割込
み要求出力を受は九バス制御回路６はシステムバス２の
使用権を獲得して中央処理装置１に対して割込み？発生
する。斯かる割込みにより、中央処理装置１はパスエク
ステンダ１２■下位に接続されている人出カ制Ｎ＠ｆ！
！、１１の交換が終了し、入出力制御装置１１が使用可
能な状態にあることを知ることができ、人出力制御装置
１１に対して命令を出力することが可能となる。Next, the 1-sequence control circuit 7 outputs an interrupt request for the central processing unit 1 to the bus control circuit 6, and upon receiving the interrupt request output, the 9-bus control circuit 6 acquires the right to use the system bus 2. Interrupt central processing unit 1? Occur. Such an interrupt causes the central processing unit 1 to control the number of people connected to the path extender 12■.
! , 11 has been completed, it can be known that the input/output control device 11 is ready for use, and it becomes possible to output commands to the human output control device 11.
（発明の効果ン
本発明には以上説明し念ように、システムバスと入出力
制御装置との間に介在させた上記バスエクステンダによ
り、システム動作中に入出力制御装置によって異常が発
生した場合にも、システムの動作を停止させることなく
、容易に異常の発生し九人出力制御装置のみを交換する
ことができると云う効果がある。(Effects of the Invention) As explained above, the bus extender interposed between the system bus and the input/output control device can be used to prevent abnormalities from occurring in the input/output control device during system operation. Also, there is an advantage that if an abnormality occurs, only the output control device can be easily replaced without stopping the operation of the system.
５Ｉ１図は、本発明によるバスエクステンダの一実施例
を示すブロック図である。
１・・・中央処理装置
２・・・システムバス
３拳・・アドレスバス
４・・−データバス
５１１−拳制御バス
６拳・争バス制御回路
７拳番・シーケンス制御回路
ａ・・ｅドライバ／レシーバ制御回路
９・・・電源制御回路
１０１１−争抜挿し検出回路
１１・・・入出力制御回路
１２・ｅ・バスエクステンダ
１６・−−１ｔ源ラインFIG. 5I1 is a block diagram illustrating one embodiment of a bus extender according to the present invention. 1...Central processing unit 2...System bus 3...Address bus 4...-Data bus 511-Fist control bus 6-Fist/War bus control circuit 7-Fist number/Sequence control circuit a...e driver/ Receiver control circuit 9...power supply control circuit 1011-misplacement detection circuit 11...input/output control circuit 12・e・bus extender 16・--1t source line
Claims (1)
スを介して入出力制御装置をチェックするときに、前記
中央処理装置によつて前記入出力制御装置に異常が認め
られた場合に使用され、前記異常の検出されたときに前
記中央処理装置からの命令を受取るためのバス制御回路
と、前記バス制御回路より出力されたデータを解読して
、電源の接続／切断、および前記システムバス上の信号
線の接続／切断を制御するためのシーケンス制御回路と
、前記シーケンス制御回路からの制御信号により前記シ
ステムバスから前記入出力制御装置への前記電源の接続
／切断を実行するための電源制御回路と、前記制御信号
により前記システムバスとの間でアドレスバス、データ
バス、および制御バスの接続および切断を実行するため
のドライバ／レシーバ制御回路と、前記入出力制御装置
のパッケージの抜挿しを検出するための抜挿し検出回路
とを具備して構成したことを特徴とするバスエクステン
ダ。In an information processing system, when an input/output control device is checked from a central processing unit via a system bus, it is used when an abnormality is detected in the input/output control device by the central processing unit, and the method is used to detect the abnormality. a bus control circuit for receiving instructions from the central processing unit when the system bus is executed; and a bus control circuit for decoding the data output from the bus control circuit, connecting/disconnecting the power supply, and connecting signal lines on the system bus. a sequence control circuit for controlling /disconnection; a power supply control circuit for connecting/disconnecting the power supply from the system bus to the input/output control device according to a control signal from the sequence control circuit; A driver/receiver control circuit for connecting and disconnecting an address bus, a data bus, and a control bus to and from the system bus using signals; and a driver/receiver control circuit for detecting insertion and removal of a package of the input/output control device. A bus extender comprising a plug-in detection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102455A JPS61260342A (en) | 1985-05-14 | 1985-05-14 | Bus extender |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102455A JPS61260342A (en) | 1985-05-14 | 1985-05-14 | Bus extender |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61260342A true JPS61260342A (en) | 1986-11-18 |
Family
ID=14327940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60102455A Pending JPS61260342A (en) | 1985-05-14 | 1985-05-14 | Bus extender |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61260342A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH048147U (en) * | 1990-05-09 | 1992-01-24 | ||
| JP2010277317A (en) * | 2009-05-28 | 2010-12-09 | Fujitsu Ltd | Memory control system and memory control device |
-
1985
- 1985-05-14 JP JP60102455A patent/JPS61260342A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH048147U (en) * | 1990-05-09 | 1992-01-24 | ||
| JP2010277317A (en) * | 2009-05-28 | 2010-12-09 | Fujitsu Ltd | Memory control system and memory control device |
| US8307244B2 (en) | 2009-05-28 | 2012-11-06 | Fujitsu Limited | Storage system and storage control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61260342A (en) | Bus extender | |
| JP3420919B2 (en) | Information processing device | |
| JPH04340630A (en) | Multiprocessor system | |
| JP2861595B2 (en) | Switching control device for redundant CPU unit | |
| JPH06175868A (en) | Duplex computer fault monitoring method | |
| JP2001175545A (en) | Server system, fault diagnosing method, and recording medium | |
| JP2706027B2 (en) | Programmable controller | |
| JPS6113627B2 (en) | ||
| JP2000112591A (en) | System and method for preventing malfunction of control system due to non-connection of connection cable | |
| JP2778691B2 (en) | Bus monitoring circuit | |
| JPS58203561A (en) | Controlling device of external storage | |
| JPH08272706A (en) | Peripheral equipment system | |
| JPS62140155A (en) | Automatic switching circuit for data bus of device | |
| JPH05298136A (en) | Method for starting redundant information system | |
| JPH0454747A (en) | Data transfer system | |
| JPH0730616A (en) | Communication control equipment | |
| JPH04336614A (en) | Scsi system | |
| JPH06202766A (en) | Power source controller | |
| JPH01219938A (en) | Bus trouble detector | |
| JPS62220031A (en) | Inter-system communication system | |
| JPH0993308A (en) | Fault diagnostic system for communication channel in ordering management system | |
| JPS59123946A (en) | System control system | |
| JPS6133562A (en) | Extended bus system | |
| JPS6260041A (en) | Input and output control system | |
| JPS6224301A (en) | Process input and output device |