JPS6124253A - 半導体パツケ−ジ構造 - Google Patents
半導体パツケ−ジ構造Info
- Publication number
- JPS6124253A JPS6124253A JP14429284A JP14429284A JPS6124253A JP S6124253 A JPS6124253 A JP S6124253A JP 14429284 A JP14429284 A JP 14429284A JP 14429284 A JP14429284 A JP 14429284A JP S6124253 A JPS6124253 A JP S6124253A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- substrate
- coating
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体チップの電極端子をはんだによシ多層
プリント基板上の電極端子に接合した後、樹脂によシ被
覆した半導体チップのパッケージ構造に関する。
プリント基板上の電極端子に接合した後、樹脂によシ被
覆した半導体チップのパッケージ構造に関する。
従来、Siチップの端子を基板の端子にはんだ付する手
法としてCCB (Controlled CCo11
apseBondin )法が知られでいる。CCBチ
ップを塔載したパッケージ構造として、第6図(2)に
示すように、A I 20s基板2上の端子へのはんだ
付4が一般的であり、チップ1の周囲をA/=のキャッ
プ3及び樹脂5で封止するAxi31pin タイプ
6のパッケージが知られている。第6図(ト)に示すよ
うに、温度サイクル条件が同一ならばSiチップの熱膨
張係数(α=2ゴXIO’/C)とA’203 の熱膨
張係数(α=6.8X10−’/F)との差、及び距離
(d)が、はんだバンプを破壊することによシこの実装
における熱疲労寿命を決定する。プロセス等のばらつき
を考慮すると、最外周のけんだバンプ間距離dとして6
ttanφ(チップ寸法は約4.5〜5、 Otsm
O)で、厳しい条件下で十五年の寿命が限界であること
を確認している。しかし、SIチップ寸法の大型化、多
端子化の要求が強く、例えば、8〜10闘0チツプに対
しても、千五年の寿命を保証するには、さらに高信頼性
のパッケージが要求されている。
法としてCCB (Controlled CCo11
apseBondin )法が知られでいる。CCBチ
ップを塔載したパッケージ構造として、第6図(2)に
示すように、A I 20s基板2上の端子へのはんだ
付4が一般的であり、チップ1の周囲をA/=のキャッ
プ3及び樹脂5で封止するAxi31pin タイプ
6のパッケージが知られている。第6図(ト)に示すよ
うに、温度サイクル条件が同一ならばSiチップの熱膨
張係数(α=2ゴXIO’/C)とA’203 の熱膨
張係数(α=6.8X10−’/F)との差、及び距離
(d)が、はんだバンプを破壊することによシこの実装
における熱疲労寿命を決定する。プロセス等のばらつき
を考慮すると、最外周のけんだバンプ間距離dとして6
ttanφ(チップ寸法は約4.5〜5、 Otsm
O)で、厳しい条件下で十五年の寿命が限界であること
を確認している。しかし、SIチップ寸法の大型化、多
端子化の要求が強く、例えば、8〜10闘0チツプに対
しても、千五年の寿命を保証するには、さらに高信頼性
のパッケージが要求されている。
しかし、第7図に示すように、耐湿性を向上させ石目的
でチップ周辺にシリコンゲル7を被穆した構造の熱疲労
寿命は、裸チップの構造に比べ、約20チ低下すること
が温度サイクル試験で確認された。
でチップ周辺にシリコンゲル7を被穆した構造の熱疲労
寿命は、裸チップの構造に比べ、約20チ低下すること
が温度サイクル試験で確認された。
本発明の目的は、浸水経路を長く、複雑にすることによ
シ、浸水を防ぎ、耐湿性を向上させた半導体パッケージ
構造を提供するにある。
シ、浸水を防ぎ、耐湿性を向上させた半導体パッケージ
構造を提供するにある。
発明者らは、Siチップ周囲を樹脂で被覆することによ
シ、裸チップよυも数倍の熱疲労寿命に耐えるパッケー
ジを可能にすることを見出した。
シ、裸チップよυも数倍の熱疲労寿命に耐えるパッケー
ジを可能にすることを見出した。
この構造はD I P (Dual In1ine P
ackage)と異なシ、耐浸水性にも優れているが、
さらに、耐浸水性を向上させるため、従来、浸水経路と
されている界面(樹脂と基板)を長く複雑にすることに
よシ、進入を阻止させるものである。
ackage)と異なシ、耐浸水性にも優れているが、
さらに、耐浸水性を向上させるため、従来、浸水経路と
されている界面(樹脂と基板)を長く複雑にすることに
よシ、進入を阻止させるものである。
さらに、アルミキャップをかぶせ、外部を新たな樹脂で
封止することによ#)、8jチツプに対しては二重の樹
脂封止であることから、本発明のノくツケージは、従来
パッケージ以上の耐湿性構造を可能にする。
封止することによ#)、8jチツプに対しては二重の樹
脂封止であることから、本発明のノくツケージは、従来
パッケージ以上の耐湿性構造を可能にする。
以下、本発明を実施例に基づいて説明する。
まず、本発明の被覆樹脂材料について説明する。
エポキシ樹脂の熱膨張係数αは約100XIO−’/C
であシ、半導体チップ、例えば、Siチップの熱膨張係
数αsi = 3 X I CV’/Cや、有機多層板
、例えば、ガラスエポキシ基板の熱膨張係数αPa”1
2.5 X 10−’/l:’ に比べて大きい。一
般に、耐熱疲労性を向上させるには、熱膨張係数が半導
体チップや基板のそれに近い被覆樹脂を適用することが
望ましい。
であシ、半導体チップ、例えば、Siチップの熱膨張係
数αsi = 3 X I CV’/Cや、有機多層板
、例えば、ガラスエポキシ基板の熱膨張係数αPa”1
2.5 X 10−’/l:’ に比べて大きい。一
般に、耐熱疲労性を向上させるには、熱膨張係数が半導
体チップや基板のそれに近い被覆樹脂を適用することが
望ましい。
そこで、エポキシ樹脂もしくはポリイミド樹脂に石英粉
のような、熱膨張係数の小さな無機材料を混入して低膨
張化する。例えば、体積にして50係の石英粉を混入す
ると、熱膨張係数αは約25xto−’/cに低下する
。しかし、混入率を高くするに従って樹脂の粘度が高く
なシ、流動性が低下すると、被覆工程で、はんだバンプ
周囲の空隙部に樹脂が侵入しにくくなって、空隙部が残
ったシ、基板との密着性が低下したシ、被覆の作業性が
低下する問題が生じる。この結果、逆に、耐熱疲労性及
び耐湿性が低下してしまうことがある。また、混入率を
高くすると樹脂の柔軟性が低下して、基板及びSiチッ
プとの接着部に応力が集中するため、この応力によシ基
板及びSiチップが破損されてしまうことがある。
のような、熱膨張係数の小さな無機材料を混入して低膨
張化する。例えば、体積にして50係の石英粉を混入す
ると、熱膨張係数αは約25xto−’/cに低下する
。しかし、混入率を高くするに従って樹脂の粘度が高く
なシ、流動性が低下すると、被覆工程で、はんだバンプ
周囲の空隙部に樹脂が侵入しにくくなって、空隙部が残
ったシ、基板との密着性が低下したシ、被覆の作業性が
低下する問題が生じる。この結果、逆に、耐熱疲労性及
び耐湿性が低下してしまうことがある。また、混入率を
高くすると樹脂の柔軟性が低下して、基板及びSiチッ
プとの接着部に応力が集中するため、この応力によシ基
板及びSiチップが破損されてしまうことがある。
従って、単に低膨張化材を混入して低膨張化するだけで
は、耐熱疲労性の向上に限度があるためさらに、その流
動性及び柔軟性を改善する必要がある。
は、耐熱疲労性の向上に限度があるためさらに、その流
動性及び柔軟性を改善する必要がある。
そこで、本発明は低膨張化材に加えて球形である粒状の
弾性材料、例えば、ポリブタジェン、ポリイソプレン、
シリコーン等のゴム粒子を分散混入し、これによって柔
軟性及び流動性を向上させようとするものである。つま
シ、被覆樹脂内のゴム粒子は応力緩衝材として作用する
ので柔軟性が向上して応力集中や歪が緩和される、これ
によりて耐熱疲労性を向上させる。寸だ、粒状のゴム粒
子の作用によって流動性を向上させる。
弾性材料、例えば、ポリブタジェン、ポリイソプレン、
シリコーン等のゴム粒子を分散混入し、これによって柔
軟性及び流動性を向上させようとするものである。つま
シ、被覆樹脂内のゴム粒子は応力緩衝材として作用する
ので柔軟性が向上して応力集中や歪が緩和される、これ
によりて耐熱疲労性を向上させる。寸だ、粒状のゴム粒
子の作用によって流動性を向上させる。
しかし、ゴム粒子の混入率にも最適な範囲がある。例工
ば、粒径1μmレベルのポリブタジェンからなるゴム粒
子を混入した場合、エポキシ樹脂に対するゴム粒子の重
量比を100対20以上(以下、型理部又は部と称し、
例えば20部以上′と表現する)にすると、ゴム粒子の
分散が不均一になってしまい、ポリブタジェンの熱膨張
係数αけ約80 X 10=/Cと大きいので、混入後
の被樟樹脂の熱膨張係数αが犬となってしまい、耐熱疲
労性を低下させる原因となる。また、流動性向上の効果
も、飽和現象があるので大幅向上は期待できない。
ば、粒径1μmレベルのポリブタジェンからなるゴム粒
子を混入した場合、エポキシ樹脂に対するゴム粒子の重
量比を100対20以上(以下、型理部又は部と称し、
例えば20部以上′と表現する)にすると、ゴム粒子の
分散が不均一になってしまい、ポリブタジェンの熱膨張
係数αけ約80 X 10=/Cと大きいので、混入後
の被樟樹脂の熱膨張係数αが犬となってしまい、耐熱疲
労性を低下させる原因となる。また、流動性向上の効果
も、飽和現象があるので大幅向上は期待できない。
これらのことを、実施例を用いて行なった実験結果に基
づいて説明する。第1表に、エポキシ樹 −脂
を主材料とし、粒径的1μmの石英粉を低膨張化材とし
て、粒径的1μmのポリブタジェンの均一なゴム粒子を
緩衝材と゛し、それらの混入率の異なる種々の樹脂によ
シ被覆した半導体装置を試料として、前述と同一の温度
サイクル試験を行なった判定結果を示す。なお、基板、
Siチップ及びはんだバングは第6図の図示において、
Siチップを一個としたものと同一構成のものとし、樹
脂の厚さ、樹脂の面積は同一とし、判定は樹脂被覆を施
こさない裸チップのものと比較して、早いサイクルで故
障に至った試料を不合格としてX印で示し、合格したも
のについては故障率を基準に、優れている順に○、Δ印
で示した。なお、試験条件は一55〜150c、1〜/
hの温度サイクルである。
づいて説明する。第1表に、エポキシ樹 −脂
を主材料とし、粒径的1μmの石英粉を低膨張化材とし
て、粒径的1μmのポリブタジェンの均一なゴム粒子を
緩衝材と゛し、それらの混入率の異なる種々の樹脂によ
シ被覆した半導体装置を試料として、前述と同一の温度
サイクル試験を行なった判定結果を示す。なお、基板、
Siチップ及びはんだバングは第6図の図示において、
Siチップを一個としたものと同一構成のものとし、樹
脂の厚さ、樹脂の面積は同一とし、判定は樹脂被覆を施
こさない裸チップのものと比較して、早いサイクルで故
障に至った試料を不合格としてX印で示し、合格したも
のについては故障率を基準に、優れている順に○、Δ印
で示した。なお、試験条件は一55〜150c、1〜/
hの温度サイクルである。
また、被覆樹脂には硬化温度を低くするための添加材、
例えば、硬化促進剤としてイミダシルを5重量%、硬化
剤としてジシアンアミドを1部重i獣シランカップリン
グ剤を2重量%等を混入し、硬化温度1aOt、硬化時
間を一時間とした。
例えば、硬化促進剤としてイミダシルを5重量%、硬化
剤としてジシアンアミドを1部重i獣シランカップリン
グ剤を2重量%等を混入し、硬化温度1aOt、硬化時
間を一時間とした。
第1表に示す判定結果から、低膨張化材と緩衝材の混入
効果について考察する。まず、ポリブタジェンの混入率
が0部、即ち、石英粉のみを混入した試料は、全て裸チ
ップのものよシ悪い判定結第1表 果となっているが、樹脂被覆された試料相互間で定量的
に比較すると、石英粉の混入率を高めるにつれて熱疲労
寿命が増大することを実験で確認している。但し、石英
粉の混入によシ流動性が低下して、Siチップ下とはん
だバンプの周囲への浸透が悪くなるので、この点からみ
て、石英粉の混入率は65体積チが限界である。
効果について考察する。まず、ポリブタジェンの混入率
が0部、即ち、石英粉のみを混入した試料は、全て裸チ
ップのものよシ悪い判定結第1表 果となっているが、樹脂被覆された試料相互間で定量的
に比較すると、石英粉の混入率を高めるにつれて熱疲労
寿命が増大することを実験で確認している。但し、石英
粉の混入によシ流動性が低下して、Siチップ下とはん
だバンプの周囲への浸透が悪くなるので、この点からみ
て、石英粉の混入率は65体積チが限界である。
一方、ポリブタジェンは若干混入するだけで、急激に故
障率が低下し、緩衝材及び流動化材としての効果が顕著
に表われ、耐熱疲労性で裸チップよシも優れた特性が得
られた。但し、ポリブタジェン混入率を高くすると、前
述のように、その分散が不均一となシ、耐熱疲労性が低
下する。
障率が低下し、緩衝材及び流動化材としての効果が顕著
に表われ、耐熱疲労性で裸チップよシも優れた特性が得
られた。但し、ポリブタジェン混入率を高くすると、前
述のように、その分散が不均一となシ、耐熱疲労性が低
下する。
これらのこと及び第1表から、石英粉の混入率は30〜
60体積チ、ポリブタジェンゴム粒子の混入率#′i1
〜20部の範囲に選定することによシ、裸チ゛ツブよシ
も優れた耐熱疲労性のものとすることができる。例えば
、石英粉50体積チ、ポリブタジェン5部を混入したも
のの耐熱疲労性(寿命)は、裸チップの二倍以上であシ
、信頼性が大幅に向上した。
60体積チ、ポリブタジェンゴム粒子の混入率#′i1
〜20部の範囲に選定することによシ、裸チ゛ツブよシ
も優れた耐熱疲労性のものとすることができる。例えば
、石英粉50体積チ、ポリブタジェン5部を混入したも
のの耐熱疲労性(寿命)は、裸チップの二倍以上であシ
、信頼性が大幅に向上した。
なお、低膨張化材としては石英の他、炭酸カルシウム、
炭化シリコン、窒化シリコン、又は、酸化ベリリウム混
入の炭化シリコン等のように、いわゆる熱膨張係数の小
さな無機材料が適用可能であり、同一の効果が得られる
。この低膨張化材の粒径も、上述の実施例の1μmに限
られるものではない。
炭化シリコン、窒化シリコン、又は、酸化ベリリウム混
入の炭化シリコン等のように、いわゆる熱膨張係数の小
さな無機材料が適用可能であり、同一の効果が得られる
。この低膨張化材の粒径も、上述の実施例の1μmに限
られるものではない。
また、弾性材としてはポリブタジェンゴム粒子の他、シ
リコンゴム粒子等のように、いわゆる弾性の大きなゴム
粒子が適用可能であシ、その粒径にも、1μmVC限ら
れるものではない。
リコンゴム粒子等のように、いわゆる弾性の大きなゴム
粒子が適用可能であシ、その粒径にも、1μmVC限ら
れるものではない。
また、樹脂の中にカーボンブラックを約0.2チ入れる
ことによシ、信頼性に影響を与えないで黒色に着色させ
ることができる。樹脂は長時間使用すると表面が劣化し
て変色する。このため、特性は変らなくとも不安感をい
だかせることになる。
ことによシ、信頼性に影響を与えないで黒色に着色させ
ることができる。樹脂は長時間使用すると表面が劣化し
て変色する。このため、特性は変らなくとも不安感をい
だかせることになる。
そこで黒色、もしくは、赤色(ベンガラ混入)に着色さ
せることによシ、劣化による変色が目立たず、安心して
使用することができる利点がある。
せることによシ、劣化による変色が目立たず、安心して
使用することができる利点がある。
次に、樹脂被覆の形状について説明する。
前述したように、石英粉等の低膨張化材を混入して本、
エポキシ樹脂つ熱膨張係数αは基板やSiチップに比べ
てまだ大きな値である。そして、それらの部材間の熱膨
張量の差によシ生じる応力によってSiチップ、はんだ
バンプ、基板、又は、それらの部材の接続部が破損され
る。実験によると、はんだバンプとSiチップとの接続
部が、繰返し応力に対して最も弱いことが分かった。
エポキシ樹脂つ熱膨張係数αは基板やSiチップに比べ
てまだ大きな値である。そして、それらの部材間の熱膨
張量の差によシ生じる応力によってSiチップ、はんだ
バンプ、基板、又は、それらの部材の接続部が破損され
る。実験によると、はんだバンプとSiチップとの接続
部が、繰返し応力に対して最も弱いことが分かった。
そこで、その接続部に発生する応力を低減することがで
きる樹脂被覆の形状、即ち、Siチップ上面の被覆厚み
と、Siチップ周辺部の被覆幅について、有限要素法に
よシ求めた。
きる樹脂被覆の形状、即ち、Siチップ上面の被覆厚み
と、Siチップ周辺部の被覆幅について、有限要素法に
よシ求めた。
即ち、Siチップ上面の被覆厚みtm+としたとき、は
んだバンプとSiチップの接続部にかかる最大応力(破
損に関係する引張応力)を求め、第8医員に裸チップに
おける最大引張応力に対する比率として示した。なお、
第8図囚、(OK示すように、基板、Siチップは6鴫
角、はんだバンプは球欠体形状のものとし、樹脂被覆は
全体幅を15篇角一定としたものをモデルとし、図示矢
印の方向の最大応力を求めたものである。矢印の位置に
おける応力は、温度が室温から1001:’に変化した
ときは引張応力となシ、室温から−401:に変化した
ときは圧縮応力になる。
んだバンプとSiチップの接続部にかかる最大応力(破
損に関係する引張応力)を求め、第8医員に裸チップに
おける最大引張応力に対する比率として示した。なお、
第8図囚、(OK示すように、基板、Siチップは6鴫
角、はんだバンプは球欠体形状のものとし、樹脂被覆は
全体幅を15篇角一定としたものをモデルとし、図示矢
印の方向の最大応力を求めたものである。矢印の位置に
おける応力は、温度が室温から1001:’に変化した
ときは引張応力となシ、室温から−401:に変化した
ときは圧縮応力になる。
第8図に)から明らかなように、樹脂8の被覆厚みtが
増すにつれて、Siチップ1とはんだバンプ4の接続部
にかかる最大引張応力が大きくなシ、被覆厚みtけ薄い
ほどよいが、機械的保護及q耐湿性保護から許容最小厚
みが制限され、tは0.1〜1.OwIRの範囲で選定
することが望ましい。
増すにつれて、Siチップ1とはんだバンプ4の接続部
にかかる最大引張応力が大きくなシ、被覆厚みtけ薄い
ほどよいが、機械的保護及q耐湿性保護から許容最小厚
みが制限され、tは0.1〜1.OwIRの範囲で選定
することが望ましい。
一方、第9医員にSiチップの周辺に形成される樹脂被
覆の幅t、/aと、接続部にかかる最大応力との関係を
示す。なお、モデルは第9図■、 (C)に示すように
第8図■、(Qと同様のものであシ、被覆厚さtを1.
5.w一定、8iチツプの幅を2a。
覆の幅t、/aと、接続部にかかる最大応力との関係を
示す。なお、モデルは第9図■、 (C)に示すように
第8図■、(Qと同様のものであシ、被覆厚さtを1.
5.w一定、8iチツプの幅を2a。
Siチップ端縁から被覆外縁までの寸法、即ち、Siチ
ップ周辺域に形成される被覆の幅をtとした。
ップ周辺域に形成される被覆の幅をtとした。
第9図囚に示すようにt/aが増すにつれて最大引張応
力が減少する傾向にある。このことは、周辺域の被覆幅
tが広くなると、被覆幅tの中心(図示o、o’ )よ
シ内側力被覆が温度上昇時に内側方向に伸び、とれによ
ってSiチップに対して圧縮方向に応力が作用すると考
えられる。なお、このことは計算によって゛確認してい
る。
力が減少する傾向にある。このことは、周辺域の被覆幅
tが広くなると、被覆幅tの中心(図示o、o’ )よ
シ内側力被覆が温度上昇時に内側方向に伸び、とれによ
ってSiチップに対して圧縮方向に応力が作用すると考
えられる。なお、このことは計算によって゛確認してい
る。
従って t/ aを大にすれば最大引張応力を減少する
ことができる。即ち、被覆樹脂の熱膨張係数が大であっ
ても、被覆形状を適切なものとすることによシ、裸チッ
プのものよυも耐熱疲労性を向上させることができる。
ことができる。即ち、被覆樹脂の熱膨張係数が大であっ
ても、被覆形状を適切なものとすることによシ、裸チッ
プのものよυも耐熱疲労性を向上させることができる。
しかし、t/a≧2.0以上にしても、最大引張応力の
彼減効果が小さくなる反面、基板と樹脂被覆との接着部
が破損しやすくなること、及び高密度実装を考慮すると
、17aは0.5〜1.0が望ましい範囲である。−例
を示せば、Siチップ上面の被覆厚み0.3 ms。
彼減効果が小さくなる反面、基板と樹脂被覆との接着部
が破損しやすくなること、及び高密度実装を考慮すると
、17aは0.5〜1.0が望ましい範囲である。−例
を示せば、Siチップ上面の被覆厚み0.3 ms。
t/aは0.8とすれば無理な力がかからない構造にな
る。
る。
以上の実施例を組合わせることによって、一層耐熱疲労
性に優れたものになる。本発明で述べている高信頼性構
造とは、被覆の材料、形状共に適正の域にあることであ
り、一方が欠けると裸チップの寿命以下になるおそれが
でる。
性に優れたものになる。本発明で述べている高信頼性構
造とは、被覆の材料、形状共に適正の域にあることであ
り、一方が欠けると裸チップの寿命以下になるおそれが
でる。
力お、半導体チップの半導体素子が形成されている面は
、はんだバンプが接合されている面であるが、一般にこ
の面には5i02又はポリイミドなどの薄膜によシ保護
されている。しかし、はんだバンプが接合されている部
分はそれらの薄膜が形成されていないため、耐湿性の問
題について考察する。一般に知られているDIP型の第
1θ図に示す樹脂モールド半導体装置では、リードフレ
ームのタブ9上にSiチップ1の裏面をはんだ付され、
素子10側の端子はAu線11を熱圧着法で接続し、そ
の全体を樹脂モールドした構造となっている。ところが
、リード線11と樹脂12との界面を伝わって水分が侵
入し、さらにAu線11を伝わって8iチツプ1上のA
t配線13を腐食させて、断線する故障が良く見られる
。
、はんだバンプが接合されている面であるが、一般にこ
の面には5i02又はポリイミドなどの薄膜によシ保護
されている。しかし、はんだバンプが接合されている部
分はそれらの薄膜が形成されていないため、耐湿性の問
題について考察する。一般に知られているDIP型の第
1θ図に示す樹脂モールド半導体装置では、リードフレ
ームのタブ9上にSiチップ1の裏面をはんだ付され、
素子10側の端子はAu線11を熱圧着法で接続し、そ
の全体を樹脂モールドした構造となっている。ところが
、リード線11と樹脂12との界面を伝わって水分が侵
入し、さらにAu線11を伝わって8iチツプ1上のA
t配線13を腐食させて、断線する故障が良く見られる
。
しかし、第1図に示すように、本発明による構造では、
基板上の樹脂被覆部分14にDIPのリードのような引
出し線が無いこと、基板2と樹脂8も同系統の樹脂材で
おること等から、界面を伝わる水分の浸入がD I−P
構造に比べて少ないことが予想される。さらに、はんだ
(pb 5SSn。
基板上の樹脂被覆部分14にDIPのリードのような引
出し線が無いこと、基板2と樹脂8も同系統の樹脂材で
おること等から、界面を伝わる水分の浸入がD I−P
構造に比べて少ないことが予想される。さらに、はんだ
(pb 5SSn。
pb−60%an等)4電A4材に比べ耐食性に優れ、
総じて耐湿性−に優れている。さらに厳しい耐湿性を要
求される場合は、第1図に示すように、チップ周囲の基
板の表面に溝15を設けることによシ、界面を伝わる水
分の浸入を少なくさせることが可能である。凹部はフラ
イス等による機械的加工が一般的であるが、レーザ等を
用いる方法でも可能である。また、凹部は多いほどその
効果がある。溝の形状は四角だけでなく、多角、円でも
良い。
総じて耐湿性−に優れている。さらに厳しい耐湿性を要
求される場合は、第1図に示すように、チップ周囲の基
板の表面に溝15を設けることによシ、界面を伝わる水
分の浸入を少なくさせることが可能である。凹部はフラ
イス等による機械的加工が一般的であるが、レーザ等を
用いる方法でも可能である。また、凹部は多いほどその
効果がある。溝の形状は四角だけでなく、多角、円でも
良い。
第2図はA l t Os基板に適用した例で、レーザ
で溝加工しても良いが、ここでは印刷で作り上げた凸部
の例を示す。
で溝加工しても良いが、ここでは印刷で作り上げた凸部
の例を示す。
このように作られたパッケージは既にDIP以上に耐湿
性に優れた構造であるが、さらに耐湿性の向上を目的と
して、第3図に示すように、基板上の被覆された8iチ
ツプを覆うようKAtキャップ3をかぶせ、さらにスル
ーホールを介して入出力ピンをはんだ付けした基板の裏
面、及びAtキャップと基板間とのすき間5をうめるよ
うに耐浸水性のエポキシもしくはシリコン系の樹脂を被
覆することによF)、Siチップに対し・て二重被覆と
した。そして、従来の第7図に示した高信頼CCBパッ
ケージよシも、同等以上の、耐湿性をもつ優れた低コス
トパッケージを可能にすることができる。
性に優れた構造であるが、さらに耐湿性の向上を目的と
して、第3図に示すように、基板上の被覆された8iチ
ツプを覆うようKAtキャップ3をかぶせ、さらにスル
ーホールを介して入出力ピンをはんだ付けした基板の裏
面、及びAtキャップと基板間とのすき間5をうめるよ
うに耐浸水性のエポキシもしくはシリコン系の樹脂を被
覆することによF)、Siチップに対し・て二重被覆と
した。そして、従来の第7図に示した高信頼CCBパッ
ケージよシも、同等以上の、耐湿性をもつ優れた低コス
トパッケージを可能にすることができる。
樹脂の被覆方法を第4図に示す。まず、チップ1の片側
に一定情の円柱状の樹脂19を載せ、基板を傾けた状態
で炉20の中を通す(130CX10−)と、チップ下
の空洞部21は完全に樹脂19で満たされる(第4図@
)。その後、第5図に示す外枠18を取シつけ、新たに
同一組成の樹脂8を添加して、加圧し130C,lhの
条件で硬化すると、第4図(Oに示すパッケージが出来
る。
に一定情の円柱状の樹脂19を載せ、基板を傾けた状態
で炉20の中を通す(130CX10−)と、チップ下
の空洞部21は完全に樹脂19で満たされる(第4図@
)。その後、第5図に示す外枠18を取シつけ、新たに
同一組成の樹脂8を添加して、加圧し130C,lhの
条件で硬化すると、第4図(Oに示すパッケージが出来
る。
なお、熱処理中に真空脱泡すれば、更に耐湿性に優れた
パッケージとなる。
パッケージとなる。
この他、界面での樹脂の密着性を向上させる目的で有機
多層板表面を化学的に荒す処理を行なうことも効果があ
る。
多層板表面を化学的に荒す処理を行なうことも効果があ
る。
なお、Siチップのはんだバンプ組成はp−、b −5
%Snとし、赤外線加熱法でSiチップ周囲を遮へい“
して接続した。ビンのはんだ付けはpb−60’168
nの共晶系のはんだを用いて、はんだの温度階層性をも
たせた。また、pb−sn共晶系はんだ組成をSiチッ
プのはんだバンプとすることも可能である。この場合、
ピン付けにpb−1048n等の高温はんだを用い、さ
らに、このパッケージをプリント板等にはんだ付けする
場合は、再度、pb−fJn共晶系はんだ、もしくは、
さらに、低融点はんだを使用すればよい。
%Snとし、赤外線加熱法でSiチップ周囲を遮へい“
して接続した。ビンのはんだ付けはpb−60’168
nの共晶系のはんだを用いて、はんだの温度階層性をも
たせた。また、pb−sn共晶系はんだ組成をSiチッ
プのはんだバンプとすることも可能である。この場合、
ピン付けにpb−1048n等の高温はんだを用い、さ
らに、このパッケージをプリント板等にはんだ付けする
場合は、再度、pb−fJn共晶系はんだ、もしくは、
さらに、低融点はんだを使用すればよい。
ビン構造の場合のピッチは、Siチップのけんだバンプ
ピッチを254μmとすれば、一つおきめ場合、508
μmにつおきの場合、762μmになる。これらは、基
板に整合層を層けることで可能である。
ピッチを254μmとすれば、一つおきめ場合、508
μmにつおきの場合、762μmになる。これらは、基
板に整合層を層けることで可能である。
本発明によれば、浸水性を阻止することができるので耐
湿性に優れた効果がちシ、また、有機多層板を使用でき
るので、低コストで高信頼性が期待できる。
湿性に優れた効果がちシ、また、有機多層板を使用でき
るので、低コストで高信頼性が期待できる。
第1図は本発明の一実施例の断面図(4)平面図(B)
、第2図はA l t Os基板に適用した場合の断面
図、第3図は複数チップ塔載に応用した場合の断面図(
4)と平面図■、第4図は樹脂被覆プローセスを示す断
面図、第5図は平坦化プロセスの断面図、第6図は従来
例の樹脂被覆なしの断面図、第7図はシリコンゲルを被
覆した従来例の断面図、第8図は樹脂被覆の厚さの効果
を示すための説明図■と断面図(13,C)、第9図は
樹脂被覆の幅の効果を第1 口 (A> (B〕 $2 図 第3 固 第1A 固 (c) $5 図 第6 凶 (A) ¥7目 茅8 図 (ハ) CB) 茅3z、9 (B) (c) □ 茅 IO目 、31I It ゾ
、第2図はA l t Os基板に適用した場合の断面
図、第3図は複数チップ塔載に応用した場合の断面図(
4)と平面図■、第4図は樹脂被覆プローセスを示す断
面図、第5図は平坦化プロセスの断面図、第6図は従来
例の樹脂被覆なしの断面図、第7図はシリコンゲルを被
覆した従来例の断面図、第8図は樹脂被覆の厚さの効果
を示すための説明図■と断面図(13,C)、第9図は
樹脂被覆の幅の効果を第1 口 (A> (B〕 $2 図 第3 固 第1A 固 (c) $5 図 第6 凶 (A) ¥7目 茅8 図 (ハ) CB) 茅3z、9 (B) (c) □ 茅 IO目 、31I It ゾ
Claims (1)
- 【特許請求の範囲】 1、半導体チップと、この半導体チップの載置される基
板と、この基板と前記半導体チップとの対向する電極端
子間に形成されたはんだバンプと、このはんだバンプ周
囲の空隙部を充填し、且つ、前記半導体チップを包囲し
て形成された樹脂被覆とからなる半導体装置において、 前記基板の表面上の前記半導体チップ周辺部に凹凸部を
設けたことを特徴とする半導体パッケージ構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14429284A JPS6124253A (ja) | 1984-07-13 | 1984-07-13 | 半導体パツケ−ジ構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14429284A JPS6124253A (ja) | 1984-07-13 | 1984-07-13 | 半導体パツケ−ジ構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6124253A true JPS6124253A (ja) | 1986-02-01 |
Family
ID=15358673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14429284A Pending JPS6124253A (ja) | 1984-07-13 | 1984-07-13 | 半導体パツケ−ジ構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6124253A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0553845A1 (en) | 1992-01-30 | 1993-08-04 | Kao Corporation | Plastic molding having luster and method of molding the same |
US5384484A (en) * | 1992-03-10 | 1995-01-24 | Frama Ag | Electronic read-only memory module |
US5530289A (en) * | 1993-10-14 | 1996-06-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US5628919A (en) * | 1993-12-13 | 1997-05-13 | Matsushita Electric Industrial Co., Ltd. | Methods for producing a chip carrier and terminal electrode for a circuit substrate |
US5886876A (en) * | 1995-12-13 | 1999-03-23 | Oki Electric Industry Co., Ltd. | Surface-mounted semiconductor package and its manufacturing method |
EP1204301A2 (de) * | 2000-10-23 | 2002-05-08 | Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. | Aufbau zur Bildung einer Eingangsschaltung zur Aufnahme und Verarbeitung eines elektrischen Signals |
US6555399B1 (en) * | 1991-03-26 | 2003-04-29 | Micron Technology, Inc. | Double-packaged multichip semiconductor module |
-
1984
- 1984-07-13 JP JP14429284A patent/JPS6124253A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6555399B1 (en) * | 1991-03-26 | 2003-04-29 | Micron Technology, Inc. | Double-packaged multichip semiconductor module |
US7259450B2 (en) | 1991-03-26 | 2007-08-21 | Micron Technology, Inc. | Double-packaged multi-chip semiconductor module |
EP0553845A1 (en) | 1992-01-30 | 1993-08-04 | Kao Corporation | Plastic molding having luster and method of molding the same |
US5397610A (en) * | 1992-01-30 | 1995-03-14 | Kao Corporation | Plastic molding having luster and method of molding the same |
US5384484A (en) * | 1992-03-10 | 1995-01-24 | Frama Ag | Electronic read-only memory module |
US5475260A (en) * | 1992-03-10 | 1995-12-12 | Frama Ag | Electronic read-only module |
US5530289A (en) * | 1993-10-14 | 1996-06-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US5628919A (en) * | 1993-12-13 | 1997-05-13 | Matsushita Electric Industrial Co., Ltd. | Methods for producing a chip carrier and terminal electrode for a circuit substrate |
US5640051A (en) * | 1993-12-13 | 1997-06-17 | Matsushita Electric Industrial Co., Ltd. | Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex |
US5886876A (en) * | 1995-12-13 | 1999-03-23 | Oki Electric Industry Co., Ltd. | Surface-mounted semiconductor package and its manufacturing method |
EP1204301A2 (de) * | 2000-10-23 | 2002-05-08 | Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. | Aufbau zur Bildung einer Eingangsschaltung zur Aufnahme und Verarbeitung eines elektrischen Signals |
EP1204301A3 (de) * | 2000-10-23 | 2004-03-24 | Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co.KG. | Aufbau zur Bildung einer Eingangsschaltung zur Aufnahme und Verarbeitung eines elektrischen Signals |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5864178A (en) | Semiconductor device with improved encapsulating resin | |
JP3648277B2 (ja) | 半導体装置 | |
US4970575A (en) | Semiconductor device | |
US7061119B1 (en) | Tape attachment chip-on-board assemblies | |
JPH0412027B2 (ja) | ||
JPS6124253A (ja) | 半導体パツケ−ジ構造 | |
US6225379B1 (en) | Epoxy resin composition for bonding semiconductor chips | |
JP2786734B2 (ja) | 半導体装置 | |
US6265768B1 (en) | Chip scale package | |
US20020167804A1 (en) | Polymeric encapsulation material with fibrous filler for use in microelectronic circuit packaging | |
JPH0491443A (ja) | 半導体装置の製造方法 | |
JPH0639563B2 (ja) | 半導体装置の製法 | |
US8368215B2 (en) | Semiconductor device and method of manufacturing the same | |
JPS6124255A (ja) | 半導体パツケ−ジ構造 | |
TW589724B (en) | Semiconductor device | |
JPH11340380A (ja) | 半導体装置 | |
JPS61230344A (ja) | 樹脂封止型半導体装置 | |
JPS6063951A (ja) | 半導体装置 | |
JPS62210651A (ja) | 樹脂封止型半導体装置 | |
JPH01143346A (ja) | 半導体装置 | |
JPH09172110A (ja) | 半導体装置 | |
JPH09260433A (ja) | 半導体装置の製法およびそれによって得られた半導体装置 | |
US20220344236A1 (en) | Package and electronic device | |
CN113352771B (zh) | 热敏打印头及其制造方法 | |
KR19990036775A (ko) | 봉입 재료 및 그를 사용한 리드-온-칩 구조 반도체 장치 |