JPS61237523A - Error correction method - Google Patents
Error correction methodInfo
- Publication number
- JPS61237523A JPS61237523A JP7888285A JP7888285A JPS61237523A JP S61237523 A JPS61237523 A JP S61237523A JP 7888285 A JP7888285 A JP 7888285A JP 7888285 A JP7888285 A JP 7888285A JP S61237523 A JPS61237523 A JP S61237523A
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- error correction
- error
- data
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばレーザー光により、光ディスクから
読み取られたディジタルデータの誤り訂正に適用される
誤り訂正方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an error correction method applied to error correction of digital data read from an optical disk using, for example, a laser beam.
この発明は、ディジタル信号の２次元配列の相異なる方
向例えば縦方向及び斜め方向に、第１の誤り訂正符号系
列（ＣＩ系列）と第２の誤り訂正符号系列（Ｃ２系列）
とにより２重に符号化されたデータの誤り訂正方法であ
って、
ＣＩ系列によるＣｔ復号と、Ｃ２系列によるＣ２復号と
からなる訂正処理を行うステップと、この訂正処理を１
回以上の可変な回数、行わせる制御ステップとを設ける
ことにより、
空き時間を有効に利用して、誤り訂正能力の向上を図る
ようにしたものである。This invention provides a first error correction code series (CI series) and a second error correction code series (C2 series) in different directions, such as the vertical direction and the diagonal direction, of a two-dimensional array of digital signals.
A method for correcting errors in data doubly encoded by
By providing a control step that is performed a variable number of times or more, free time can be used effectively and error correction capability can be improved.
ディジタルデータを光ディスク、光磁気ディスク等の記
録媒体から読み出す場合、
データでない部分が再生又は処理されている時間、読み
取りヘッドのサーチ時間、ホストプロセッサからの待ち
命令等の空き時間が必ずある。従来では、この空き時間
の多少にかかわらず、誤り訂正処理のための時間が一定
の時間とされている。When reading digital data from a recording medium such as an optical disk or magneto-optical disk, there is always idle time such as time during which non-data parts are being reproduced or processed, search time for the read head, and waiting commands from the host processor. Conventionally, the time for error correction processing is set to be a constant time regardless of the amount of free time.
また、誤り訂正符号として、ディジタルオーディオディ
スク（所謂コンパクトディスク）で使用されているＣＩ
ＲＣ訂正符号が知られている。ＣＩＲＣ訂正符号は、デ
ィジタルオーディオ信号の各データが０１系列及びＣ２
系列の２個の誤り訂正符号系列に含まれている。符号化
は、最初にＣ２符号の符号化を行い、次に、インターリ
ーブ処理を行い、更に、Ｃ１符号の符号化を行うことで
なされる。復号は、２この符号化と逆に、Ｃ１符号の復
号、ディインターリーブ処理、Ｃ２復号の順序でなされ
る。復号の際には、Ｃ１復号により形成されたポインタ
がＣ２復号において使用される。In addition, CI, which is used in digital audio discs (so-called compact discs), is used as an error correction code.
RC correction codes are known. In the CIRC correction code, each data of the digital audio signal is 01 series and C2
It is included in the two error correction code sequences of the sequence. Encoding is performed by first performing C2 code encoding, then performing interleaving processing, and further performing C1 code encoding. Decoding is performed in the reverse order of this encoding: C1 code decoding, deinterleaving processing, and C2 decoding. During decoding, the pointer formed by C1 decoding is used in C2 decoding.
このＣＩＲＣ訂正符号は、Ｃ１復号及びＣ２復号からな
る訂正処理を繰り返す回数を多（するほど、訂正できる
エラーを多くできる。With this CIRC correction code, the more times the correction process consisting of C1 decoding and C2 decoding is repeated, the more errors can be corrected.
従来の誤り訂正方法では、空き時間が有る場合でも、誤
り訂正処理が一定時間でなされていた。In conventional error correction methods, error correction processing is performed in a fixed period of time even when there is free time.
従って、訂正処理の繰り狼し回数を多くするほど、訂正
できる誤りが増大するにもかかわらず、一定の繰り返し
回数とされていたため、誤り訂正能力が充分に発揮され
なかった。Therefore, although the number of errors that can be corrected increases as the number of repetitions of the correction processing increases, the number of repetitions is fixed, so that the error correction ability is not fully demonstrated.
この発明の目的は、空き時間を利用して訂正処理の繰り
返し回数をなるべく多くすることができ、誤り訂正能力
が向上された誤り訂正方法を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an error correction method that can increase the number of repetitions of correction processing using free time and has improved error correction capability.
この発明は、ディジタル信号の２次元配列の相異なる方
向に、第１の誤り訂正符号系列（Ｃ１系列）と第２の誤
り訂正符号系列（Ｃ２系列）とが形成され、ディジタル
信号の各シンボルがＣＩ系列と０２系列とにより２重に
符号化されたデータ系列を復号する誤り訂正方法におい
て、Ｃ１系列によるＣ１復号と、Ｃ２系列によるＣ２復
号とからなる訂正処理を行うステップと、訂正動作のた
めに使用できる時間に応じて、１回以上の可変な回数の
訂正処理を行わせる制御ステップと
からなることを特徴とする誤り訂正方法である。In this invention, a first error correction code sequence (C1 sequence) and a second error correction code sequence (C2 sequence) are formed in different directions of a two-dimensional array of digital signals, and each symbol of the digital signal is In an error correction method for decoding a data sequence doubly encoded using a CI sequence and a 02 sequence, a step of performing a correction process consisting of C1 decoding using a C1 sequence and C2 decoding using a C2 sequence; This error correction method is characterized by comprising a control step of performing correction processing a variable number of times, one or more, depending on the time available for the error correction.
訂正動作のために使用できる時間に応じた１回以上の回
数、Ｃ１復号及びＣ２復号からなる訂正処理を行うこと
ができる。従って、空き時間が多く、訂正動作のために
使用できる時間が長い場合には、訂正処理の回数を多く
することができる。The correction process consisting of C1 decoding and C2 decoding can be performed one or more times depending on the time available for the correction operation. Therefore, if there is a lot of free time and a long time available for correction operations, the number of correction operations can be increased.
また、空き時間が少ない時でも、少なくとも１回の誤り
訂正処理を行うことができる。Further, even when there is little free time, error correction processing can be performed at least once.
以下、この発明の一実施例について、図面を参照して説
明する。この一実施例は、ディジタルデータを光ディス
ク或いは光磁気ディスクから再生し、ディスクの再生デ
ータの誤りを訂正する場合に、この発明を適用したもの
である。An embodiment of the present invention will be described below with reference to the drawings. In this embodiment, the present invention is applied to the case where digital data is reproduced from an optical disk or a magneto-optical disk and errors in the reproduced data of the disk are corrected.
ディスクの１セクターに記録されるデータの符号構成を
第１図に示す。データの１シンボルが１バイトとされて
いる。セクタ一番号を示す１バイトと５１２バイトのデ
ータとの計５１３バイトのディジタルデータが（１９バ
イト×２７バイト）の２次元的に配列され、このデータ
の２次元配列の縦方向及び斜め方向に関して、Ｃ１系列
及びＣ２系列が形成されている。符号化は、Ｃ２符号化
及びＣ１符号化の順序でなされる。FIG. 1 shows the code structure of data recorded in one sector of a disk. One symbol of data is assumed to be one byte. A total of 513 bytes of digital data, including 1 byte indicating the sector number and 512 bytes of data, is arranged two-dimensionally (19 bytes x 27 bytes), and regarding the vertical and diagonal directions of the two-dimensional arrangement of this data, A C1 series and a C2 series are formed. Encoding is done in the order of C2 encoding and C1 encoding.
Ｃ２系列は、隣接するシンボルであって、１バイトずつ
下に位置する斜め方向の１９バイトのデータと４バイト
の０２パリテイからなり、Ｃ２符号として、（２３，１
９）リード・ソロモン符号が用いられる。Ｃ１系列は、
垂直方向に並ぶ２３バイトのデータ（４バイトの０２パ
リテイを含む）と４バイトの０１パリテイとからなり、
Ｃ１符号として、（２７，２３）リード・ソロモン符号
が使用される。このＣ１系列は、第１図において、斜線
で示すように、記録時には、隣接するもの同士で交互に
メモリから読み出されるインターリーブ処理を受ける。The C2 series consists of 19 bytes of data in the diagonal direction and 4 bytes of 02 parity, which are adjacent symbols located below each byte, and the C2 code is (23, 1
9) Reed-Solomon codes are used. The C1 series is
It consists of 23 bytes of data arranged vertically (including 4 bytes of 02 parity) and 4 bytes of 01 parity,
A (27,23) Reed-Solomon code is used as the C1 code. As shown by diagonal lines in FIG. 1, this C1 series is subjected to interleaving processing in which adjacent data are alternately read out from the memory during recording.
上述のように、５１３バイトのデータに対して、２１６
バイトのパリティが付加され、更に、１０４バイトのヘ
ッダが付加された計８３３バイトのデータが１セクター
として記録される。第２図に示すように、０番目から第
３１番目までの３２個のセクターがディスクの同心円状
に形成されたトラックの１トラツクとして記録される。As mentioned above, for 513 bytes of data, 216
A total of 833 bytes of data, including a byte of parity and a 104 byte header, are recorded as one sector. As shown in FIG. 2, 32 sectors from 0th to 31st sectors are recorded as one track of concentric tracks on the disk.
１セクターの各々は、第２図に示すように、先頭に、１
０４バイトのヘッダが位置し、次に、５１３バイトのデ
ータが位置し、更に次に、２１６バイトのＣ１パリティ
及びＣ２パリティが位置するデータ構成とされている。Each sector has 1 sector at the beginning, as shown in Figure 2.
The data structure is such that a 04-byte header is located, followed by 513-byte data, and then 216-byte C1 parity and C2 parity.
ヘッダ内には、同期信号、アドレス信号としての時間コ
ードなどが含まれている。The header includes a synchronization signal, a time code as an address signal, and the like.
第３図は、ディスクの再生側に設けられた回路構成を示
す。第３図において、１で示す入力端子にディスクから
の再生信号が供給され、データ分離回路２に供給される
。このデータ分離回路２によりディジタル信号に波形整
形されたデータがディジタル復調回路３に供給される。FIG. 3 shows the circuit configuration provided on the reproduction side of the disc. In FIG. 3, a reproduction signal from the disk is supplied to an input terminal indicated by 1, and is supplied to a data separation circuit 2. The data whose waveform has been shaped into a digital signal by the data separation circuit 2 is supplied to the digital demodulation circuit 3.
ディジタル復調回路３は、Ｅ Ｆ Ｍ （Ｅｉｇｈｔ
Ｆｏｕｒｔｅｅｎ Ｍｏｄｕｌａｔｉｏｎ ）変調な
どのディジタル変調の復調を行うものである。The digital demodulation circuit 3 has an E F M (Eight
It demodulates digital modulation such as Fourteen Modulation (Fourteen Modulation) modulation.
ディジタル復調回路３の出力がエラー訂正符号の復号器
４に供給される。復号器４と関連して、ＲＡＭコントロ
ーラ５が設けられている。ＲＡＭコントローラ５は、復
号器４に含まれているＲＡＭに対するコントロール信号
及びアドレス信号を発生し、復号器４において、ディイ
ンターリーブがなされる。また、復号器４からＲＡＭコ
ントローラ５に対して、エラーロケーション、エラーの
大きさくエラーバリュー）、エラーの状態のフラグが供
給される。ＲＡＭコントローラ５は、エラー情報を受は
取って、例えばエラー位置のデータの読み出しを行うよ
うに、復号器４のＲＡＭを制御する。The output of the digital demodulation circuit 3 is supplied to an error correction code decoder 4. In conjunction with the decoder 4 a RAM controller 5 is provided. The RAM controller 5 generates control signals and address signals for the RAM included in the decoder 4, and deinterleaving is performed in the decoder 4. Further, the decoder 4 supplies the RAM controller 5 with an error location, error size (error value), and error status flag. The RAM controller 5 receives the error information and controls the RAM of the decoder 4 so as to read out data at the error position, for example.
復号器４のエラー訂正後のディジタルデータが主メモリ
６に供給される。主メモリ６には、メインコントローラ
７からのコントロール信号が供給される。主メモリ６か
ら読み出されたデータが出力端子８に取り出される。メ
インコントローラ７は、ＲＡＭコントローラ５に送出リ
クエスト信号を与える。この送出リクエスト信号が発生
すると、主メモリ６に貯えられている再生データが読み
出されて出力端子８に取り出される。Digital data after error correction from the decoder 4 is supplied to the main memory 6. Main memory 6 is supplied with control signals from main controller 7 . Data read from main memory 6 is taken out to output terminal 8. The main controller 7 gives a send request signal to the RAM controller 5. When this transmission request signal is generated, the reproduced data stored in the main memory 6 is read out and taken out to the output terminal 8.
一方、ＲＡＭコントローラ５からメインコントローラ７
に対して、再送リクエスト信号が与えられる。この再送
リクエスト信号は、ディスクから再生されたディジタル
データが誤っている場合に発生する。この再送リクエス
ト信号によって、メインコントローラ７は、再度、同じ
アドレスのディジタルデータを再生するように、読み取
りヘッドの位置などを制御する。On the other hand, from the RAM controller 5 to the main controller 7
A retransmission request signal is given to the This retransmission request signal occurs when the digital data reproduced from the disc is incorrect. Based on this retransmission request signal, the main controller 7 controls the position of the read head and the like so as to reproduce the digital data at the same address again.
第４図は、復号器４の一例の構成である。第４図におい
て、１１が１セクターに記録される（２７Ｘ２７＝７２
９バイト）のデータ及びパリティを記憶するためのＲＡ
Ｍである。１２がシンドローム計算回路を示し、１３が
エラー訂正演算回路を示す。これらのＲＡＭＩＩ、
シンドローム計算回路１２．エラー訂正演算回路１３の
間には、共通のデータバス１４が設けられている。FIG. 4 shows an example of the configuration of the decoder 4. As shown in FIG. In Figure 4, 11 is recorded in one sector (27X27=72
RA for storing data (9 bytes) and parity
It is M. 12 represents a syndrome calculation circuit, and 13 represents an error correction calculation circuit. These RAM II,
Syndrome calculation circuit 12. A common data bus 14 is provided between the error correction calculation circuits 13.
シンドローム計算回路１２では、ＲＡＭＩＩから読み出
されたＣ１系列又はＣ２系列の受信データとパリティ検
査行列との乗算がなされ、４個のシンドロームＳｏ、Ｓ
ｔ、ｓ、、ｓ、が生成される。この４個のシンドローム
から下式のＡ、Ｂ、Ｃの夫々が求められる。In the syndrome calculation circuit 12, the received data of C1 series or C2 series read from RAMII is multiplied by a parity check matrix, and four syndromes So, S
t, s,,s, are generated. From these four syndromes, each of A, B, and C in the following equations can be found.
Ａ＝Ｓ、Ｓｔ＋Ｓ、”
Ｂ−３ｔ Ｓｌ ＋Ｓｌｌ Ｓ３
Ｃ”Ｓｌ Ｓｉ ＋Ｓｔ ”
シンドローム計算回路１２は、このＡ、Ｂ、Ｃを用いて
、エラーの状態を判断する。即ち、（ｉ）エラー無し
Ｓｏ ＝Ｏ，Ｓｓ ＝Ｏ，Ａ＝Ｂ＝Ｃ＝０（ｉｉ）１エ
ラー
Ｓ０≠Ｏ，Ｓ：ｌ ≠Ｏ，Ａ＝Ｂ繁Ｃ；０（ｉｉｉ）２
エラー
Ａ≠Ｏ，Ｂ≠Ｏ１Ｃ≠０
（ｉｖ）３エラー以上
上記の（ｉ ） （ｉｉ ） （ｉｉｉ ）以外の
場合Ｃ１系列及びＣ２系列の何れも、２エラーまでの訂
正が可能である。シンドローム計算回路１２は、エラー
の状態がどの状態であるかを示すフラグを発生する。A=S, St+S, "B-3t Sl +Sll S3 C" Sl Si +St " The syndrome calculation circuit 12 uses these A, B, and C to determine the error state. Namely, (i) No error So =O, Ss =O, A=B=C=0 (ii) 1 error S0≠O, S:l ≠O, A=B Frequently C; 0 (iii) 2
Error A≠O, B≠O1C≠0 (iv) 3 or more errors In cases other than (i), (ii), and (iii) above, it is possible to correct up to 2 errors in both the C1 series and the C2 series. The syndrome calculation circuit 12 generates a flag indicating which state is the error state.
シンドローム計算回路１２により形成されたシンドロー
ムがエラー訂正演算回路１３に供給される。このエラー
訂正演算回路１３において、１エラー及び２エラーの訂
正がなされる。エラー訂正演算回路１３において、１エ
ラー及び２エラーの訂正は、エラーロケーション及びエ
ラーバリューを求めることでなされる。このエラー訂正
演算は、ディジタルオーディオディスクの場合と同様で
あるので、その詳細は、省略する。エラー訂正演算回路
１３で求められたエラーロケーション及びエラーバリュ
ーは、訂正演算のために使用されると共に、ＲＡＭコン
トローラ５に供給される。The syndrome formed by the syndrome calculation circuit 12 is supplied to the error correction calculation circuit 13. This error correction calculation circuit 13 corrects one error and two errors. In the error correction calculation circuit 13, correction of one error and two errors is performed by determining the error location and error value. This error correction calculation is the same as that for digital audio discs, so its details will be omitted. The error location and error value determined by the error correction calculation circuit 13 are used for correction calculation and are also supplied to the RAM controller 5.
この発明の一実施例のエラー訂正は、Ｃ１系列をＲＡＭ
ＩＩから読み出して、シンドローム計算回路１２及びエ
ラー訂正演算回路１３により、エラー訂正を行うＣ１復
号と、ディインターリーブを行うように、Ｃ２系列をＲ
ＡＭＩＩから読み出して、シンドローム計算回路１２及
びエラー訂正演算回路１３によりエラー訂正を行うＣ２
復号とからなる。このＣ１復号及びＣ２復号−１Ｊ）ら
なるエラー訂正処理を繰り返して行うことにより、エラ
ー訂正できるシンボル数が増大する。Error correction in one embodiment of this invention is performed by converting the C1 series to RAM.
C1 decoding for error correction and deinterleaving are performed on the C2 series by the syndrome calculation circuit 12 and error correction calculation circuit 13.
C2 which reads from AMII and performs error correction by the syndrome calculation circuit 12 and error correction calculation circuit 13;
It consists of decryption. By repeatedly performing the error correction process consisting of C1 decoding and C2 decoding-1J), the number of symbols that can be error corrected increases.
第５図を参照して、この発明の一実施例の復号動作を説
明する。The decoding operation of one embodiment of the present invention will be described with reference to FIG.
この一実施例は、ＲＡＭコントローラ５の制御のもとで
、第５図のフローチャートに示される訂正動作を行う、
復号動作の最初に、１回目の復号かどうかが調べられる
（ステップ■）、１回目の復号でない場合には、送出リ
クエスト信号が来ているかどうかが調べられる（ステッ
プ■）。この送出リクエスト信号は、メインコントロー
ラ７からＲＡＭコントローラ５に供給される。送出リク
エスト信号により、復号器４内のＲＡＭＩＩから誤り訂
正後のディジタルデータが読み出され、主メモリ６に移
される。This embodiment performs the correction operation shown in the flowchart of FIG. 5 under the control of the RAM controller 5.
At the beginning of the decoding operation, it is checked whether this is the first decoding (step 2). If it is not the first decoding, it is checked whether a transmission request signal has arrived (step 2). This sending request signal is supplied from the main controller 7 to the RAM controller 5. In response to the transmission request signal, error-corrected digital data is read from RAM II in the decoder 4 and transferred to the main memory 6.
１回目の復号の場合及び送出リクエスト信号が来ていな
い場合には、Ｃ１復号がなされる。即ち、ＲＡＭＩＩか
ら読み出されたＣ１系列のシンドロームがシンドローム
計算回路１２により計算され、ＣＩ系列に関して誤りの
有無が調べられる（ステップ■）。誤りが有る場合にの
み、Ｃ１系列を用いた誤りの訂正がなされる（ステップ
■）。In the case of first decoding and when no transmission request signal is received, C1 decoding is performed. That is, the syndrome of the C1 series read from RAMII is calculated by the syndrome calculation circuit 12, and the presence or absence of an error in the CI series is checked (step 2). Only if there is an error, the error is corrected using the C1 sequence (step ■).
Ｃ１復号の後に、１回目の復号かどうかが調べられる（
ステップ■）。１回目の復号でない場合には、送出リク
エスト信号が来ているかどうかが調べられる（ステップ
■）。After C1 decoding, it is checked whether this is the first decoding (
Step ■). If it is not the first decoding, it is checked whether a transmission request signal has arrived (step 2).
１回目の復号の場合及び送出リクエスト信号が来ていな
い場合には、Ｃ２復号がなされる。Ｃ１復号と同様に、
ＲＡＭＩＩから読み出されたＣ２系列のシンドロームが
求められ、Ｃ２系列に関して誤りの有無が調べられる（
ステップ■）。誤りが有る場合にのみ、Ｃ２系列を用い
た誤りの訂正がなされる（ステップ■）。このＣ２系列
に関してのシンドロームから、誤りが無いことが検出さ
れる場合には、１セクタ一分のデータに全く誤りが無い
ことを意味する。従って、この場合には、訂正動作を終
了し、送出リクエスト信号を待っているステップ＠に移
行して、訂正動作を終了する。In the case of first decoding and when no transmission request signal is received, C2 decoding is performed. Similar to C1 decoding,
The syndrome of the C2 series read from RAMII is determined, and the presence or absence of errors in the C2 series is checked (
Step ■). Only if there is an error, the error is corrected using the C2 sequence (step ■). If it is detected that there is no error from the syndrome regarding the C2 series, it means that there is no error at all in one sector of data. Therefore, in this case, the correction operation is ended, and the process moves to step @, where the sending request signal is waited for, and the correction operation is ended.
Ｃ２系列のエラー訂正のステップ■の後に、再びステッ
プ■に戻る。ステップ■又はステップ■において、送出
リクエスト信号がメインコントローラ７からＲＡＭコン
トローラ５に到来している場合には、データ送出のステ
ップ■に移行する。After step (2) of C2 series error correction, the process returns to step (2) again. If the sending request signal has arrived from the main controller 7 to the RAM controller 5 in step (2) or step (2), the process moves to step (2) for data sending.
即ち、復号器４のＲＡＭＩＩから主メモリ６に誤り訂正
後のデータの送出がなされる。That is, data after error correction is sent from RAM II of the decoder 4 to the main memory 6.
このＲＡＭＩＩから誤り訂正後のディジタルデータが読
みだされる場合に、Ｃ２系列のシンドロームが計算され
る（ステップ［相］）。この計算されたシンドロームが
Ｏかどうかが調べられる（ステップ■）。シンドローム
がＯ即ち誤りが無い場合には、送出データが有効なもの
として扱われ、訂正動作の終了のステップ＠に移行する
。もし、ステップ■において、データに誤りがある場合
には、データが無効とされ、ＲＡＭコントローラ５から
メインコントローラ７に再送リクエスト信号が与えられ
る（ステップ０）。再送リクエスト信号がメインコント
ローラ７に供給されることにより、再び同一のアドレス
のデータがディスクから読み出される。When error-corrected digital data is read out from this RAM II, the C2 series syndrome is calculated (step [phase]). It is checked whether this calculated syndrome is O (step ■). If the syndrome is O, that is, there is no error, the transmitted data is treated as valid, and the process moves to step @, which is the end of the correction operation. If there is an error in the data in step (3), the data is invalidated and a retransmission request signal is given from the RAM controller 5 to the main controller 7 (step 0). By supplying the retransmission request signal to the main controller 7, data at the same address is read from the disk again.
上述したように、この一実施例の復号動作は、少なくと
も、Ｃ１復号及びＣ２復号からなる誤り訂正動作を１回
行うと共に、送出リクエスト信号が到来する迄の空き時
間の中で、可能な回数のＣ１復号及びＣ２復号を行うこ
とができる。As mentioned above, in the decoding operation of this embodiment, the error correction operation consisting of C1 decoding and C2 decoding is performed at least once, and the error correction operation is performed as many times as possible in the free time until the transmission request signal arrives. C1 decoding and C2 decoding can be performed.
上述の一実施例と異なり、リード・ソロモン符号以外の
隣接符号などの誤り訂正符号を用いても良い。また、デ
ィジタルデータの２次元配列の縦方向及び横方向に２つ
の系列を形成するようにしても良い。更に、Ｃ１復号で
形成されたシンボル毎の誤りの有無を示すポイントをＣ
２復号で用いる誤り訂正方法に、この発明を適用するこ
とができる。Unlike the above embodiment, an error correction code such as an adjacent code other than the Reed-Solomon code may be used. Alternatively, two series may be formed in the vertical and horizontal directions of the two-dimensional array of digital data. Furthermore, the point indicating the presence or absence of an error for each symbol formed by C1 decoding is
The present invention can be applied to an error correction method used in 2 decoding.
この発明に依れば、データでない部分が再生又は処理さ
れている時間、読み取りヘッドのサーチ時間、ホストプ
ロセッサからの待ち命令等の空き時間の長さに応じた回
数の誤り訂正処理を行うことができる。従って、空き時
間が最も短い場合と対応して、誤り訂正の回数が制限さ
れる従来の誤り訂正方法と比べて、誤り訂正能力を向上
させることができる。According to the present invention, error correction processing can be performed a number of times depending on the length of time during which non-data portions are being reproduced or processed, the search time of the read head, and the length of idle time such as waiting commands from the host processor. can. Therefore, the error correction ability can be improved compared to the conventional error correction method in which the number of error corrections is limited depending on the shortest free time.
また、この発明の一実施例は、前段の復号において、ポ
インタを形成し、このポインタを次段の復号で使用する
のと異なり、ポインタの処理のための時間及びポインタ
の処理のためのハードウェアを不要とできる。従って、
ポインタの処理のための時間を誤り訂正のための時間と
して使用することにより、誤り訂正処理の回数を増すこ
とができ、誤り訂正能力を向上でき、また、ハードウェ
アを簡略とできる。Further, an embodiment of the present invention is different from forming a pointer in the previous stage decoding and using this pointer in the next stage decoding. can be made unnecessary. Therefore,
By using the time for pointer processing as the time for error correction, the number of error correction processes can be increased, error correction capability can be improved, and hardware can be simplified.
第１図はこの発明の一実施例の符号構成の説明に用いる
路線図、第２図はこの発明の一実施例のデータ構成の説
明に用いる路線図、第３図はこの発明の一実施例の構成
を示すブロック図、第４図はこの発明の一実施例の復号
器の構成を示すブロック図、第５図はこの発明の一実施
例の誤り訂正動作の説明に用いるフローチャートである
。
図面における主要な符号の説明
４：復号器、 ５：ＲＡＭコントローラ。
７：メインコントローラ、 １１：ＲＡＭ、
１２： シンドローム計算回路、 １３：エラー訂
正演算回路。FIG. 1 is a route map used to explain the code structure of an embodiment of this invention, FIG. 2 is a route map used to explain the data structure of an embodiment of this invention, and FIG. 3 is an embodiment of this invention. FIG. 4 is a block diagram showing the configuration of a decoder according to an embodiment of the present invention, and FIG. 5 is a flowchart used to explain the error correction operation according to the embodiment of the present invention. Explanation of main symbols in the drawings 4: Decoder, 5: RAM controller. 7: Main controller, 11: RAM,
12: Syndrome calculation circuit, 13: Error correction calculation circuit.
Claims (1)
誤り訂正符号系列と第２の誤り訂正符号系列とが形成さ
れ、上記ディジタル信号の各シンボルが上記第１の誤り
訂正符号系列と上記第２の誤り訂正符号系列とにより、
２重に符号化されたデータ系列を復号する誤り訂正方法
において、上記第１の誤り訂正符号系列による第１の復
号と、上記第２の誤り訂正符号系列による第２の復号と
からなる訂正処理を行うステップと、 訂正動作のために使用できる時間に応じた１回以上の可
変な回数の上記訂正処理を行わせる制御ステップと からなることを特徴とする誤り訂正方法。[Scope of Claims] A first error correction code sequence and a second error correction code sequence are formed in different directions of a two-dimensional array of digital signals, and each symbol of the digital signal corresponds to the first error. With the correction code sequence and the second error correction code sequence,
In an error correction method for decoding a doubly encoded data sequence, a correction process comprising a first decoding using the first error correction code sequence and a second decoding using the second error correction code sequence. and a control step of causing the correction process to be performed a variable number of times, one or more depending on the time available for the correction operation.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60078882A JPH0824269B2 (en) | 1985-04-13 | 1985-04-13 | Error correction method |
| CA000506201A CA1258134A (en) | 1985-04-13 | 1986-04-09 | Error correction method |
| US06/850,109 US4750178A (en) | 1985-04-13 | 1986-04-10 | Error correction method |
| AU56042/86A AU590263B2 (en) | 1985-04-13 | 1986-04-11 | Error correction method |
| DE8686302764T DE3683791D1 (en) | 1985-04-13 | 1986-04-14 | METHOD FOR DIGITAL DATA ERROR CORRECTION. |
| EP86302764A EP0198702B1 (en) | 1985-04-13 | 1986-04-14 | Methods of correcting errors in digital data |
| SG19395A SG19395G (en) | 1985-04-13 | 1995-02-04 | Methods of correcting errors in digital data |
| HK46495A HK46495A (en) | 1985-04-13 | 1995-03-30 | Methods of correcting errors in digital data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60078882A JPH0824269B2 (en) | 1985-04-13 | 1985-04-13 | Error correction method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61237523A true JPS61237523A (en) | 1986-10-22 |
| JPH0824269B2 JPH0824269B2 (en) | 1996-03-06 |
Family
ID=13674181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60078882A Expired - Lifetime JPH0824269B2 (en) | 1985-04-13 | 1985-04-13 | Error correction method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824269B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998058468A1 (en) * | 1997-06-19 | 1998-12-23 | Kabushiki Kaisha Toshiba | Information data multiplexing transmission system, multiplexer and demultiplexer used therefor, and error correcting encoder and decoder |
| WO2000048323A1 (en) * | 1999-02-09 | 2000-08-17 | Sony Corporation | Data transmission system, data receiver, and data transmitting method |
| WO2000048322A1 (en) * | 1999-02-09 | 2000-08-17 | Sony Corporation | Data receiver, data transmission system, and data transmitting method therefor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6096030A (en) * | 1983-10-31 | 1985-05-29 | Mitsubishi Electric Corp | Decoding system |
| JPS61142575A (en) * | 1984-12-17 | 1986-06-30 | Ricoh Co Ltd | Error correction system |
-
1985
- 1985-04-13 JP JP60078882A patent/JPH0824269B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6096030A (en) * | 1983-10-31 | 1985-05-29 | Mitsubishi Electric Corp | Decoding system |
| JPS61142575A (en) * | 1984-12-17 | 1986-06-30 | Ricoh Co Ltd | Error correction system |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6865699B2 (en) | 1997-02-03 | 2005-03-08 | Kabushiki Kaisha Toshiba | Information data multiplex transmission, system, its multiplexer and demultiplexer, and error correction encoder and decoder |
| US7020824B2 (en) | 1997-02-03 | 2006-03-28 | Kabushiki Kaisha Toshiba | Information data multiplex transmission system, its multiplexer and demultiplexer, and error correction encoder and decoder |
| WO1998058468A1 (en) * | 1997-06-19 | 1998-12-23 | Kabushiki Kaisha Toshiba | Information data multiplexing transmission system, multiplexer and demultiplexer used therefor, and error correcting encoder and decoder |
| US6490243B1 (en) | 1997-06-19 | 2002-12-03 | Kabushiki Kaisha Toshiba | Information data multiplex transmission system, its multiplexer and demultiplexer and error correction encoder and decoder |
| WO2000048323A1 (en) * | 1999-02-09 | 2000-08-17 | Sony Corporation | Data transmission system, data receiver, and data transmitting method |
| WO2000048322A1 (en) * | 1999-02-09 | 2000-08-17 | Sony Corporation | Data receiver, data transmission system, and data transmitting method therefor |
| US6681363B1 (en) | 1999-02-09 | 2004-01-20 | Sony Corporation | Data receiver, data transmission system, and data transmitting method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0824269B2 (en) | 1996-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0198702B1 (en) | Methods of correcting errors in digital data | |
| KR960003094B1 (en) | Error correction code generator | |
| US5974580A (en) | Concurrent row/column syndrome generator for a product code | |
| US20040257900A1 (en) | Data recording method, recording medium and reproduction apparatus | |
| JPS6276825A (en) | Code error correcting method | |
| EP0854483B1 (en) | Digital signal reproduction apparatus | |
| JPH0681058B2 (en) | Data transmission / reception method | |
| JPH04222029A (en) | Method for correcting error | |
| JPH0451910B2 (en) | ||
| JP3286205B2 (en) | Data transmission system, error correction device, error correction method, and DVD playback device | |
| JP2004080762A (en) | Method and equipment performing cross interleave reed-solomon code correction | |
| JPS61237523A (en) | Error correction method | |
| JP2001244823A (en) | Device for error correction in process for decoding cross- interleaved reed-solomon code | |
| JP2647646B2 (en) | Error correction method | |
| JP2735230B2 (en) | Rewritable optical disk device | |
| JP4112520B2 (en) | Correction code generation apparatus, correction code generation method, error correction apparatus, and error correction method | |
| EP1111799B1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
| JPH02131625A (en) | Error correction device | |
| JPH0628343B2 (en) | Product code decoding method | |
| JP2605269B2 (en) | Error correction method | |
| JP2561236B2 (en) | Error correction device | |
| JP2622953B2 (en) | Malfunction detection method for digital recording / reproducing equipment | |
| JPH07112160B2 (en) | Decoding method of error correction code | |
| JPS6148233A (en) | Error correcting device | |
| JPH06112845A (en) | Error signal correction device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |