JPS61232618A - 反応性エツチングによるパタ−ン形成方法 - Google Patents

反応性エツチングによるパタ−ン形成方法

Info

Publication number
JPS61232618A
JPS61232618A JP7485185A JP7485185A JPS61232618A JP S61232618 A JPS61232618 A JP S61232618A JP 7485185 A JP7485185 A JP 7485185A JP 7485185 A JP7485185 A JP 7485185A JP S61232618 A JPS61232618 A JP S61232618A
Authority
JP
Japan
Prior art keywords
gas
etching
pattern
thickness
dark space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7485185A
Other languages
English (en)
Inventor
Susumu Asata
麻多 進
Katsumi Mori
克己 森
Shinji Matsui
真二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7485185A priority Critical patent/JPS61232618A/ja
Publication of JPS61232618A publication Critical patent/JPS61232618A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は反応性イオンエツチング方法に関するものであ
る。
(従来の技術) 反応性イオンエツチング方法は現在、半導体の高密度集
積回路に必要な微細寸法パターンを加工する最も重要な
方法の一つとなっている。すなゎち、有機レジストマス
クを用いてS 102 T S I 3 N4 Hシリ
コンや金属等のエツチング加工を行なう。またマスクと
しての有機レジストも一定膜厚と矩形性及び寸法制御性
が要求され、反応性イオンエツチングで加工することが
行なわれている。この様に微細寸法のパターン制御を要
求される工程に反応性イオンエツチングが盛んに導入さ
れるようになってきた。
(発明が解決しようとする問題点) しかしながら、反応性イオンエツチングにおいては、反
応性ガスの性質がイオン性とプラズマ性の共存により複
雑なためパターン形状の制御は経験的になされているの
が現状である。すなわち、放電ガス圧が高い場合はプラ
ズマ性等方エツチングによるパターンサイドエッチが生
じ問題である。
したがって、放電ガス圧を低くしてイオン性の強いすな
わちイ、オンの方向性エツチングを行なうようにするの
が一般的であった。しかしながら、イオン性が強いとマ
スクパターンのエツジIこ凹凸がなくてもしばしば、第
2図の模式図のように有機膜のエツチング層、パターン
22のエツジにすじ状の凹凸24が見られる。凹凸のピ
ッチは一〇1μm以下、凹凸の深さは0205μm以下
である。
このパターンエツジ凹凸は、その後の工程へ悪影響をも
たらし、特に微細加工デバイスや鏡面加工をする光デバ
イス等において問題である。このパターンエツジ凹凸の
成因はイオン@軍に入射角依存性があることや、エツチ
ング物の再付着現象によると推定されているだけで、こ
のパターンエツジ凹凸を減少させる方策は従来知られて
いなかった。
本発明の目的は反応性イオンの方向性エツチングを用い
るパターン形成方法lこおいて、反応性イオンの方向性
を保ちかつ反応性イオンエネルギーを減少させることに
よりパターンエツジに凹凸が形成されないようにするこ
とである。
(発明の構成) 本発明ζこよれば、イオン衝撃の方向性を利用した反応
性イオンエツチングパターン形成方法において、反応性
ガスのプラズマ放電によって生じる陰極暗部の厚さをモ
ニターする窓と目盛板を設け、陰極暗部の厚さをほぼ一
定に保ぢかっ、反応ガスに対しアルコールガスや不活性
ガスを混入してエツチングすることを特徴とするイオン
衝撃緩和エツチングパターン形成方法が得られる。
(発明の原理) 本発明の原理は次のようなものであると考えられる。
陰極暗部の厚さは通常イオン性の強さを示すパラメータ
であることが知られている。すなわち与えられたエネル
ギーをもった反応性ガスイオンは陰極暗部においてほぼ
直進し、途中、反応性ガス分子と衝突しエネルギーを失
いながら試料に到達する。衝突はほぼ弾性的と見なせ、
−回の衝突で初期エネルギーの一定比率でエネルギーが
失なわれるので、試料に到達するときのエネルギーは衝
突回数すなわちガス圧に依存する。ここで反応性ガスに
アルコールガスや不活性ガスを混入した場合、全ガス圧
値は非混入時より大きな値を実現することができ、従っ
て試料にイオンが到達するまでの気体分子との衝突回数
を増加でき、また、混入ガスを選ぶことにより一回の衝
突で失うエネルギーを大きくすることもできる。また詳
細i不明であるが本発明者はこのときエソチンゲパター
ンの側壁は通常の反応性イオンエツチング印加電圧値に
おいてはほぼ垂直であることを見いだした。
従って従来の方法でパターン側壁を垂直になるようにエ
ツチングしようとすると凹凸が生じたが、本発明の方法
ならば垂直でかつ凹凸がないようにできる。
(実施例) 以下に本発明の実施例を図によって説明する。
第1図は本発明の反応イオンエツチング方法を示す装置
概略図である。試料11を石英板上に置き、チェンバー
゛12中に反応性ガス13と混入ガス14を導入し、放
電によって生じる陰極暗部15の厚iを、目盛板16と
ミラー17を用いて窓18を通し調節しながらエツチン
グを行なう。ここでは−素イオンによる有機レジスト膜
のエツチングの一合について示す。試料は有機レジスト
としてノボラック樹脂やPMMAレジストを約1,2μ
mの厚さにハードベークし、幅05μm、厚さ約200
0^のSiや8i0.等のマスクパターンを形成した。
この試料を30 mT’orr (約4Pa)の純酸素
でエツチングしたところ第2図の様に約0.5μm幅の
レジストパターン22の側壁にピッチ0.1μ臀以下、
深さ0.05μm以下のすし状の凹凸24が生じている
のが観察された。これに対し、純酸素の分圧を15 m
Torr(約2Pa)にしメタノールまたはエタノール
ガスを約15 mTorr(約2Pa)混入させた場合
、陰極暗部の厚さは混入前の値とほぼ同じものが得られ
、エツチング結果は、パターンエツジのすし状凹凸の殆
んど見られない0.5μm幅の矩形パターンが得られた
上記の実施例ではメタノールやエタノールを用いたが他
のアルコールでもよい。また不活性ガスたとえばArも
混入ガスとして使うことができる。
(発明の動電) 以上説明したように本発明の反応性イオンエツチングパ
ターン形成方法によれば、パターンエッジを滑らかにす
ることができパターン寸法の制御性もよい。
4、 図面(7) e+iN単fi ii’d、間第゛
1図(1本発明の反応性イオンエツチングパターン形成
方法の実施例を説明するためのエツチング装置概略図、
第2図は従来技術における問題点を示す概略図である。
11・試別、12・・・チェンバー、13・・・反応性
ガス、14 ・混入ガス、15・・・陰極暗部、16・
目盛板、17° ミラー、18・窓、21・・基板、2
2 エツチング層パターン、23 マスクパターン、2
4・・パターンエノンのすし状凹凸。
ラーエンバ− 13斥σC〃゛又

Claims (1)

    【特許請求の範囲】
  1. イオン衝撃の方向性を利用した反応性イオンエッチング
    パターン形成方法において、反応性ガスに対しアルコー
    ルガスや不活性ガスを混入してエッチングすることを特
    徴とする反応性エッチングによるパターン形成方法。
JP7485185A 1985-04-09 1985-04-09 反応性エツチングによるパタ−ン形成方法 Pending JPS61232618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7485185A JPS61232618A (ja) 1985-04-09 1985-04-09 反応性エツチングによるパタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7485185A JPS61232618A (ja) 1985-04-09 1985-04-09 反応性エツチングによるパタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS61232618A true JPS61232618A (ja) 1986-10-16

Family

ID=13559230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7485185A Pending JPS61232618A (ja) 1985-04-09 1985-04-09 反応性エツチングによるパタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS61232618A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6243132A (ja) * 1985-08-20 1987-02-25 Sharp Corp プラズマ処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111229A (en) * 1980-01-25 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Dry etching method of insulation film
JPS59163826A (ja) * 1983-03-08 1984-09-14 Toshiba Corp ドライエツチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111229A (en) * 1980-01-25 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Dry etching method of insulation film
JPS59163826A (ja) * 1983-03-08 1984-09-14 Toshiba Corp ドライエツチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6243132A (ja) * 1985-08-20 1987-02-25 Sharp Corp プラズマ処理方法

Similar Documents

Publication Publication Date Title
US4522681A (en) Method for tapered dry etching
US4253907A (en) Anisotropic plasma etching
US4529860A (en) Plasma etching of organic materials
US20180068852A1 (en) Method of Quasi Atomic Layer Etching
JP3317582B2 (ja) 微細パターンの形成方法
US5201993A (en) Anisotropic etch method
US5256245A (en) Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
JP3215151B2 (ja) ドライエッチング方法
US6004875A (en) Etch stop for use in etching of silicon oxide
JPS6337193B2 (ja)
US10363687B2 (en) Mold and method for manufacturing the same
GB2085809A (en) Plasma-assisted etching process
KR20020017447A (ko) 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법
US5342481A (en) Dry etching method
JPH01208834A (ja) エッチング方法
US5271799A (en) Anisotropic etch method
US6540885B1 (en) Profile control of oxide trench features for dual damascene applications
US20020011462A1 (en) Method of processing organic antireflection layers
TW200425332A (en) Methods of reducing photoresist distortion while etching in a plasma processing system
US4470871A (en) Preparation of organic layers for oxygen etching
JPS61232618A (ja) 反応性エツチングによるパタ−ン形成方法
US20030068898A1 (en) Dry etching method for manufacturing processes of semiconductor devices
US5509995A (en) Process for anisotropically etching semiconductor material
JPS60120525A (ja) 反応性イオンエツチング方法
US5308740A (en) Electrical measurement of sidewall angle